

## RESUMEN DEL PROCESADOR DLX

El DLX es un procesador de tipo RISC académico, aunque inspirado en los primeros RISC y en particular en el MIPS (<http://www.mips.com>). Contiene 32 registros de 32 bits y de propósito general de R0 a R31 (General Purpose Registers, GPR), es decir todos sirven para todo. Las únicas excepciones son el registro R0 que siempre contiene el valor cero, y el R31, que por otras razones que se estudiarán más adelante, no se debe usar. Existen otros registros especiales y de coma flotante (FP) que no se estudian en este curso. Todas las instrucciones ocupan una palabra de 32 bits exactamente, y deben estar alineadas en memoria (ocupar direcciones múltiplo de 4). O sea una instrucción no puede empezar en la dirección 20003 y acabar en la 20006; debe ocupar de la 20000 a la 20003 o bien de la 20004 a la 20007.

JUEGO DE INSTRUCCIONES. En el anexo 1 se tiene una tabla resumen de las instrucciones del DLX y una breve explicación del juego de instrucciones, del cual a continuación explicamos los detalles más importantes.

Transferencia de datos (Ld/St). Son muy simples ya que sólo pueden usar un modo de direccionamiento: Registro base más desplazamiento (puede usarse cualquier registro). Sólo se usa en las de transferencia de datos, y nunca en las ALU, las cuales sólo pueden usar registros o valores inmediatos como operandos. Por ejemplo, si usamos el paréntesis como notación del direccionamiento y el corchete como dirección de memoria, una instrucción de carga sería: LW R1, d16(R3) ;  $R1 \leftarrow [R3+d16]$ , donde R3 es el registro base en esta instrucción y d16 una constante con signo de 16 bits. Evidentemente un tercer operando no tiene sentido en estas instrucciones de transferencia de datos. Un almacenamiento sería: SW d16(R4), R5 ;  $[R4+d16] \leftarrow R5$ . Dado que el registro R0 contiene siempre el valor 0, si se usa R0 como registro base se está accediendo a los primeros 32Kb de la memoria o a los últimos 32KB (si el desplazamiento fuera negativo).

Existen variantes en función de si se lee (Load) un dato con o sin signo, y de si se lee/escrbe una palabra de 32 bits (Word), una media palabra de 16 bits (Half word) o un Byte. Por ejemplo LHU lee de memoria 16 bits sin signo (Unsigned Half): LHU R7, -23(R0) ;  $R7 \leftarrow$  (extensión a 32 bits sin signo de la media palabra de  $[R0-23]$ ) (téngase en cuenta que R0 siempre contiene 0).

Una característica habitual en todos los RISC, y que también se tiene en DLX, es la ausencia de la instrucción genérica de movimiento de datos MOV. Dada la simplicidad del acceso a memoria de éstos, no se permite ningún tipo de movimiento entre datos de memoria (habría que suplirlo con varios Ld/St), pero tampoco existe el MOV entre registros, ni tampoco de un valor inmediato a un registro. Estas últimas instrucciones se sustituyen por cualquier operación que no afecte al registro fuente, por ejemplo:

MOV R3, R4 se convierte en ADD R3, R4, R0 ; ya que R0 siempre vale 0.

O bien MOV R3, R4 se convierte en ADDI R3, R4, 0.

MOV R3, d16 se convierte en ADDI R3, R0, d16 ; ya que R0 siempre vale 0.

Aunque parece que esto va a llevar a una pérdida de tiempo, por tener que realizar una operación de suma donde no haría falta hacerla, se verá cuando se estudie la arquitectura del DLX que no implica ningún retraso o pérdida de rendimiento. Tan sólo se ha requerido la adición de una instrucción para cargar valor inmediato de 16 bits sobre la parte alta (16 bits MSB) de un registro de 32 bits. Por ejemplo, MOV R9, d32 no existe por razones de formato de instrucciones (una constante de 32 bits no cabe en una instrucción de 32 bits), y debe convertirse en:

LHI R9, d16 (altos)

ADDUI R9, R0, d16 (bajos)

Un último comentario: no existen instrucciones específicas para pila (tipo PUSH y POP). Se apuesta en su lugar por un uso masivo de registros, aunque siempre cabe la posibilidad de almacenar en memoria con load/stores e incrementar/decrementar un registro que actúe de puntero a memoria.

Instrucciones ALU. Como se ha visto en los ejemplos anteriores, son de tres operandos y además son todas registro-registro, es decir todo operando es un registro, y ningún operando puede estar en memoria. También se incluyen instrucciones con direccionamiento inmediato: Una constante de 16 bits actúa como segundo operando fuente. Por ejemplo: ALUoper R1,R2,#d16 ;  $R1 \leftarrow R2 \text{ oper } d16$  ; R2 y d16 son fuente, R1 destino. d16 es una constante de 16 bits. Sólo se puede usar en instrucciones ALU, y no en las de transferencia de datos. La almohadilla # puede suprimirse.

Nótese la regularidad de las instrucciones ALU: toda operación simple tiene otras tres variantes (siempre que lo permita). Por ejemplo para la suma con signo ADD, existe:

Suma sin signo ADDU.

Suma con signo y con direccionamiento inmediato (valor de 16 bits) ADDI

Suma sin signo y con direccionamiento inmediato (valor de 16 bits) ADDUI

Evidentemente en una operación lógica (OR, XOR, AND) no tiene sentido el signo. En una multiplicación o división por razones de implementación no existe el direccionamiento inmediato.

Finalmente existen unas instrucciones que valoran o inicializan a cierto o falso (en inglés “set”) un registro destino comparando los dos fuente (sustituyen a las típicas instrucciones de comparación de procesadores como los x86). Están pensadas para instrucciones condicionales, por ejemplo SET if GREATER OR EQUAL (Inicializa comparando si es mayor o igual): SGE R13, R21, R22 ; R13 ←1 if (R21 >= R22). Existen las siguientes:

- LT, if LESS THAN, si menor que
- GT, if GREATER THAN, si mayor que
- LE, if LESS OR EQUAL, si menor o igual que
- GE, if GREATER OR EQUAL, si mayor o igual que
- EQ, if EQUAL, si es igual que
- NE, if NOT EQUAL, si no es igual que

Instrucciones de control de flujo Los saltos incondicionales (*jumps*) son relativos al PC (offset de 26 bits con signo) , o bien indican el nuevo PC en un registro: ej.:

J etiqueta  
JR R1

Para llamadas a funciones se usa JAL (*Jump and Link*) que salva la dirección de retorno en el registro R31 (reservado para esta función). Así, el retorno de función no requiere una instrucción expresamente dedicada como RET, sino que se usa JR R31. En caso de llamadas anidadas, basta con salvar R31 antes en algún sitio seguro (memoria o registro) y recuperarlo posteriormente.


Los saltos condicionales (*branch*) tienen dos campos: el registro que contiene la condición (1 ó 0) y el offset del PC (16 bits con signo). Así, la secuencia de comparación en un 8086 y en un DLX quedaría por ejemplo:

8086	DLX
CMP AX,BX ; afecta al reg. de banderas PSW JNE destino; Si distintos salta a destino	SNE R1, R2, R3 ; Compara R2,R3. Si distintos, R1=1. BNEZ R1, destino ; si R1=1, salta a destino

Nótese cómo la relación (dependencia) entre la comparación y el branch es ahora explícita (R1), y no implícita (a través de un registro "oculto" como el PSW).


Finalmente, el formato de las instrucciones es muy regular y simple, como se muestra en la figura:

#### R-type instructions



• Register ALU ops

#### I-type instructions



• Load/store  
• ALU Immediate  
• Cond. branch  
• Jump register  
• JALR

#### J-type instructions



• Jump  
• JAL

## **ANEXO 1: JUEGO DE INSTRUCCIONES DEL DLX**

<b>Instrucciones para la transferencia de datos</b>	
<b>LB</b> <i>Rd,Adr</i>	Load byte (sign extension)
<b>LBU</b> <i>Rd,Adr</i>	Load byte (unsigned)
<b>LH</b> <i>Rd,Adr</i>	Load halfword (sign extension)
<b>LHU</b> <i>Rd,Adr</i>	Load halfword (unsigned)
<b>LW</b> <i>Rd,Adr</i>	Load word
<b>LF</b> <i>Fd,Adr</i>	Load single-precision Floating point
<b>LD</b> <i>Dd,Adr</i>	Load double-precision Floating point
<b>SB</b> <i>Adr,Rs</i>	Store byte
<b>SH</b> <i>Adr,Rs</i>	Store halfword
<b>SW</b> <i>Adr,Rs</i>	Store word
<b>SF</b> <i>Adr,Fs</i>	Store single-precision Floating point
<b>SD</b> <i>Adr,Fs</i>	Store double-precision Floating point
<b>MOVI2FP</b> <i>Fd,Rs</i>	Move 32 bits from integer registers to FP registers
<b>MOVI2FP</b> <i>Rd,Fs</i>	Move 32 bits from FP registers to integer registers
<b>MOVF</b> <i>Fd,Fs</i>	Copy one Floating point register to another register
<b>MOVD</b> <i>Dd,Ds</i>	Copy a double-precision pair to another pair
<b>MOVI2S</b> <i>SR,Rs</i>	Copy a register to a special register (not implemented!)
<b>MOVS2I</b> <i>Rs,SR</i>	Copy a special register to a GPR (not implemented!)
<b>Instrucciones lógicas y aritméticas para enteros</b>	
<b>ADD</b> <i>Rd,Ra,Rb</i>	Add
<b>ADDI</b> <i>Rd,Ra,Imm</i>	Add immediate (all immediates are 16 bits)
<b>ADDU</b> <i>Rd,Ra,Rb</i>	Add unsigned
<b>ADDUI</b> <i>Rd,Ra,Imm</i>	Add unsigned immediate
<b>SUB</b> <i>Rd,Ra,Rb</i>	Subtract
<b>SUBI</b> <i>Rd,Ra,Imm</i>	Subtract immediate
<b>SUBU</b> <i>Rd,Ra,Rb</i>	Subtract unsigned
<b>SUBUI</b> <i>Rd,Ra,Imm</i>	Subtract unsigned immediate
<b>MULT</b> <i>Rd,Ra,Rb</i>	Multiply signed
<b>MULTU</b> <i>Rd,Ra,Rb</i>	Multiply unsigned
<b>DIV</b> <i>Rd,Ra,Rb</i>	Divide signed
<b>DIVU</b> <i>Rd,Ra,Rb</i>	Divide unsigned
<b>AND</b> <i>Rd,Ra,Rb</i>	And
<b>ANDI</b> <i>Rd,Ra,Imm</i>	And immediate
<b>OR</b> <i>Rd,Ra,Rb</i>	Or
<b>ORI</b> <i>Rd,Ra,Imm</i>	Or immediate
<b>XOR</b> <i>Rd,Ra,Rb</i>	Xor
<b>XORI</b> <i>Rd,Ra,Imm</i>	Xor immediate
<b>LHI</b> <i>Rd,Imm</i>	Load high immediate - loads upper half of register with immediate
<b>SLL</b> <i>Rd,Rs,Rc</i>	Shift left logical
<b>SRL</b> <i>Rd,Rs,Rc</i>	Shift right logical
<b>SRA</b> <i>Rd,Rs,Rc</i>	Shift right arithmetic
<b>SLLI</b> <i>Rd,Rs,Imm</i>	Shift left logical 'immediate' bits
<b>SRLI</b> <i>Rd,Rs,Imm</i>	Shift right logical 'immediate' bits
<b>SRAI</b> <i>Rd,Rs,Imm</i>	Shift right arithmetic 'immediate' bits
<b>S</b> <i>_Rd,Ra,Rb</i>	Set conditional: " <i>_</i> " may be EQ, NE, LT, GT, LE or GE
<b>S</b> <b>I</b> <i>Rd,Ra,Imm</i>	Set conditional immediate: " <i>_</i> " may be EQ, NE, LT, GT, LE or GE
<b>S</b> <b>U</b> <i>Rd,Ra,Rb</i>	Set conditional unsigned: " <i>_</i> " may be EQ, NE, LT, GT, LE or GE
<b>S</b> <b>UI</b> <i>Rd,Ra,Imm</i>	Set conditional unsigned immediate: " <i>_</i> " may be EQ, NE, LT, GT, LE or GE
<b>NOP</b>	No operation

Instrucciones de Control	
<b>BEQZ</b> <i>Rt, Dest</i>	Branch if GPR equal to zero; 16-bit offset from PC
<b>BNEZ</b> <i>Rt, Dest</i>	Branch if GPR not equal to zero; 16-bit offset from PC
<b>BFPT</b> <i>Dest</i>	Test comparison bit in the FP status register (true) and branch; 16-bit offset from PC
<b>BFPF</b> <i>Dest</i>	Test comparison bit in the FP status register (false) and branch; 16-bit offset from PC
<b>J</b> <i>Dest</i>	Jump: 26-bit offset from PC
<b>JR</b> <i>Rx</i>	Jump: target in register
<b>JAL</b> <i>Dest</i>	Jump and link: save PC+4 to R31; target is PC-relative
<b>JALR</b> <i>Rx</i>	Jump and link: save PC+4 to R31; target is a register
<b>TRAP</b> <i>Imm</i>	Transfer to operating system at a vectored address; see Traps.
<b>RFE</b> <i>Dest</i>	Return to user code from an exception; restore user mode (not implemented!)
Instrucciones en punto flotante	
<b>ADDD</b> <i>Dd, Da, Db</i>	Add double-precision numbers
<b>ADDF</b> <i>Fd, Fa, Fb</i>	Add single-precision numbers
<b>SUBD</b> <i>Dd, Da, Db</i>	Subtract double-precision numbers
<b>SUBF</b> <i>Fd, Fa, Fb</i>	Subtract single-precision numbers.
<b>MULTD</b> <i>Dd, Da, Db</i>	Multiply double-precision Floating point numbers
<b>MULTF</b> <i>Fd, Fa, Fb</i>	Multiply single-precision Floating point numbers
<b>DIVD</b> <i>Dd, Da, Db</i>	Divide double-precision Floating point numbers
<b>DIVF</b> <i>Fd, Fa, Fb</i>	Divide single-precision Floating point numbers
<b>CVTF2D</b> <i>Dd, Fs</i>	Converts from type single-precision to type double-precision
<b>CVTD2F</b> <i>Fd, Ds</i>	Converts from type double-precision to type single-precision
<b>CVTF2I</b> <i>Fd, Fs</i>	Converts from type single-precision to type integer
<b>CVTI2F</b> <i>Fd, Fs</i>	Converts from type integer to type single-precision
<b>CVTD2I</b> <i>Fd, Ds</i>	Converts from type double-precision to type integer
<b>CVTI2D</b> <i>Dd, Fs</i>	Converts from type integer to type double-precision
<b>__D</b> <i>Da, Db</i>	Double-precision compares: "___" may be EQ, NE, LT, GT, LE or GE; sets comparison bit in FP status register
<b>__F</b> <i>Fa, Fb</i>	Single-precision compares: "___" may be EQ, NE, LT, GT, LE or GE; sets comparison bit in FP status register
Directivas del simulador WinDLX	
<b>.align</b> <i>n</i>	Cause the next data/code loaded to be at the next higher address with the lower n bits zeroed (the next closest address greater than or equal to the current address that is a multiple of 2n (e.g. .align 2 means next word begin)).
<b>.ascii</b> <i>"string1", "..."</i>	Store the "strings" listed on the line in memory as a list of characters. The strings are not terminated by a 0 byte.
<b>.asciiz</b> <i>"string1", "..."</i>	Similar to .ascii, except each string is terminated by a 0 byte.
<b>.byte</b> <i>byte1, byte2, ...</i>	Store the bytes listed on the line sequentially in memory.
<b>.data</b> [ <i>address</i> ]	Cause the following code and data to be stored in the data area. If an address was supplied, the data will be loaded starting at that address, otherwise, the last value for the data pointer will be used. If we were just reading data based on the text (code) pointer, store that address so that we can continue from there later (on a .text directive).
<b>.double</b> <i>number1, ...</i>	Store the "numbers" listed on the line sequentially in memory as double-precision Floating point numbers.
<b>.global</b> <i>label</i>	Make label available for reference by code found in files loaded after this file.
<b>.space</b> <i>size</i>	Move the current storage pointer forward size bytes (to leave some empty space in memory)
<b>.text</b> [ <i>address</i> ]	Cause the following code and data to be stored in the text (code) area. If an address was supplied, the data will be loaded starting at that address, otherwise, the last value for the text pointer will be used. If we were just reading data based on the data pointer, store that address so that we can continue from there later (on a .data directive).
<b>.word</b> <i>word1, word2, ...</i>	Store the word listed on the line sequentially in memory.