利用SPICE模型在Multisim中创建自定义元器 件

利用SPICE模型在Multisim中创建自定义元器件

参考资料

步骤1 找到需要的元器件的SPICE模型

步骤2 在Multisim中创建自定义元器件

步骤3 在Multisim中导入和导出组件

问题1 Error The Model Contains Top-Level .subckt Statements in Multisim

问题2 the prz file is from a different version,use the same version's application...

参考资料

NI Multisim元件库: 在Multisim中创建自定义元器件

Error The Model Contains Top-Level .subckt Statements in Multisim

.subckt definitions

如何在Multisim中导入和导出组件?

模型下载站pspice

步骤1 找到需要的元器件的SPICE模型

在网上找了好久,有一个网站还算靠谱,在上面可以下载到所需的SPICE模型

模型下载站pspice

١	Designing Doesn't Have to Stop in These Uncertain Request Your Work From Home License	n Times. Request Access
AD630	Balanced Modulator/Demodulator	- AD630 SPICE Macro Model
AD633	Low Cost Analog Multiplier	- AD633 SPICE Macro Model Analog Multiplier Rev. A, 12/93 - AD633J SPICE Macro Model Analog Multiplier Rev. A, 12/93
AD636	Low Level, True RMS-to-DC Converter	- AD636P SPICE Macro Model
AD637	High Precision, Wideband RMS-to-DC Converter	- AD637 SPICE Macro Model
AD645	Low Noise, Low Drift FET Op Amp	- AD645 SPICE Macro Model Rev. B, 4/92 - AD645A SPICE Macro Model Rev. B, 4/92 - AD645B SPICE Macro Model Rev. B, 4/92 - AD645J SPICE Macro Model Rev. B, 4/92 - AD645K SPICE Macro Model Rev. B, 4/92 - AD645K SPICE Macro Model Rev. B, 4/92


下载所需得到的模型文件如下图,后缀为.cir



步骤2 在Multisim中创建自定义元器件


此步骤可参考NI Multisim元件库: 在Multisim中创建自定义元器件

1、打开软件点击工具》元器件向导



2、填入名称,选择需要的模型类型(仿真或封装footprint或者二者都要)下面的示例是二者都选的情形


这里建议查看需要创建的元器件的数据手册,选择合适的管脚数量和封装形式



3、下一步编辑或导入仿真元件的原理图符号,如下图



4、进入符号编辑窗口如图,需要设置好管脚名称和字体大小等参数



同样参照数据手册正确对应管脚名称, 上图为成品图


完成设计的文件也可单独存储,便于下次调用,文件后缀为.sym




调用方法:选择已有的sym文件




5、下一步检查管脚和设置管脚参数,包括有分段元件的,需要注意




6、对照数据手册,填写正确的管脚映射




7、加载模型文件,选择我们之前下载的.cir文件




8、加载完后还要确认管脚映射



9、添加系列,存储至用户数据库



10、最后就可以像平时一样放置元件了




步骤3 在Multisim中导入和导出组件

1、进入工具》数据库》数据库管理器



2、选择所需的元件点导出或编辑即可




导出生成的文件格式为.prz



问题1 Error The Model Contains Top-Level .subckt Statements in Multisim

问题描述



The model contains multiple top-level .subckt statements.

Place any dependent .subckt or .model definitions within the main (top-level) .subckt

原因是我们下载的spice模型中含有多个主.subckt声明,其实这个问题和写c语言程序有两个主函数一样,自然会报错,但是最坑的是官网对这个错误的解释,竟然在讨论不恰当的缩进引起的问题,见参考资料Error The Model Contains Top-Level .subckt Statements in Multisim

解决方法:

使用Notepad++或Sublime Text类文本代码处理软件对.cir文件进行编辑


```
.SUBCKT AD637 BUFFIN COM OFFSET DENIN DBOUT BUFFOUT VIN VS NVS RMSOUT CAV
* Use .OPTIONS GMIN=5E-17 for best output accuracy
R1 VIN 13 24K
R3 VTN 1 12K
R4 1 15 6K
X4 1 COMP 4 VS NVS OPAMP
Q1 VS 4 15 NPN
.MODEL NPN NPN
R6 6 13 6K
X3 CAV OFFSET RMSOUT VS NVS AEIOPAMP0
GB3 8 COM Value = \{IF(ABS(I(V11)) < 10N, ABS((I(V4)*I(V4))/5N), ABS((I(V4)*I(V4))/(I(V11)+40N)\}
Q3 CAV CAV 8 _Q3_MOD
.MODEL Q3 MOD NPN BF=200
VØ DBOUT 18 DC=100UV
R5 OFFSET COMP 125
EB2 18 COM Value = \{IF(I(V4) < 5N, 0.026*(LOG(I(V0))-LOG(0.48*5N)), 0.026*(LOG(I(V0))-LOG(0.48*5N))\}
+*I(V4))))}
R9 DENIN 17 24K
X2 17 OFFSET 20 VS NVS AEIOPAMP1
Q7 VS 4 6 NPN
V4 13 COMP
RBUFFIN BUFFIN COMP 100MEG
Q2 14 0 20 _Q2_MOD
.MODEL _Q2_MOD NPN BF=1000
R10 CAV RMSOUT 24K
V11 17 14
RE BUFFOUT NVS 40K
Q4 VS 29 BUFFOUT Q115 MOD
.MODEL _Q115_MOD NPN BF=0.1 IS=1E-15 RB=0 RC=100 RE=0
```

```
RP / 4 10K
    GA 0 15 12 10 .9MMHO
    GCM 0 15 13 0 6.3NMHOS
    R2 15 0 100K
   D2 15 0 D741
   D3 0 15 D741
   C2 15 16 30PF
   GB 16 0 15 0 150.00M
    RO2 16 0 1000
   D4 16 17 D741P
   EP 17 \overline{0} Value = \{V(7)-1.8\}
   D5 18 16 D741P
    EN 0 18 Value = \{-V(4)-2.3\}
    .MODEL D741P D(RS=1M)
8.
   D6 19 16 D741
    D7 16 20 D741
    IRO 20 19 170UA
    RRØ 16 21 .1MEG
    Q4 7 19 21 QNO
   Q5 4 20 21 QPO
    .MODEL QNO NPN(BF=150 CJC=3P IS=1E-14)
   .MODEL QPO PNP(BF=150 CJC=3P IS=1E-14)
   L1 21 6 10.0000U
    RL1 21 6 1K
18
    .MODEL D741 D(CJO=3PF)
9
    .MODEL QN741 NPN
0
    .ENDS
    *$
    .SUBCKT AEIOPAMP0 2 3 6 7
                 - IN + OUT VCC VEE
   *PARAMS ARE GAIN={GAIN} FT={FT} IOS={IOS} VOS={VOS} IBIAS={IBIAS}
    * VHI MORE NEGATIVE MOVES THE MAX OUTPUT VOLTAGE DOWN
    * VLO MORE POSITIVE MOVES THE MIN OUTPUT VOLTAGE UP
8
    IB 3 90 4.5000N
   VIB 90 4
    IO 3 2 500.00P
    RIP 3 4 1G
    CIP 3 4 1.4PF
    FIBN 2 4 VIB 1
```

部分代码截图

可见官网下载的spice模型为了模型的通用性,写入了不同封装的管脚参数,所以如果我们直接把它导入肯定是会报错的。那么我们解决的方法就比较好办了,只保留我们需要的封装参数,把其余的代码删除即可。注意以.subckt开头,.ENDS结尾。

问题2 the prz file is from a different version,use the same version's application...



大意就是版本不兼容,笔者使用的是13.0的版本,在14.0的版本竟然打不开....

目前还真的没啥好办法,暂时只能将上述的.sym.cir文件发给别人让他自己照着这个步骤生成.prz文件

2020/4/29 Edited by David Du