根据 C5:APP上的介绍, core-i7 的寄存器 L1 d-cache 是 64组 6路组始联(P577),则 324B的 L1 线存,一组中-行的允小为:

linesize= 32kB÷64÷8=2<sup>15</sup>÷2<sup>6</sup>÷2<sup>3</sup>=2<sup>6</sup>=64 byte=8int (64任初)

· 当访问大小为1024×1024 的矩阵中的[门门元本时,共缓存代在的Cache组为

Set=[(1024×i+j)/8]%64

L>取 配封 Hoon

:: 同建访问大小的1025×1025的矩阵中的CDID及时, 头线在行车的 Cache组为

矩阵鼓墨时,访问们们的的同时也要访问问问,根据上面两个公司,可以分列计算 iao 时 cache 组(set)的站间情况,如下表

	1024 X	1024	1025 X (025			1831604	
i=0 j=0	[0][0] [0][0]	set=o	[0][0]	set=o			级是
1:01:(	i)[0]	set=o	~1[1] [1][•]	set'=o set'=o			
ાં≃ દેશ	[9][8]	set=1 set=0	[1][1]	set'=   set'= [1025x	5/8]%64 = 1		
120 729	(ન] (ન)	set=  set=v	(એ દેવી (વી દેવી	set'=  set'= [1025x9	/8]%64 = I		

可以发现当知年大小是 1024×1024 时,访问对称任置时定位的 Cacheset 均为 0,则当 0号 Cacheset 中 64个 int 会满时, 就会引起与内存的 读写。而当于即大小迎 1025×1025 时,当了3分日封代会比例 13 Cacheset,长续发生 Cacheset 全满的次数会大大减少。