RISC-V Conjunto de Instruções

GEX 612 - Organização de Computadores

Prof. Luciano L. Caimi Icaimi@uffs.edu.br




- ISA (<u>Instruction Set Architecture</u>) RISC moderna
 - Introduzida em 2011
- ISA aberta! (uso livre e livre de royalties)
- Funcionalidades e características <u>desenvolvidas com base nos</u> <u>acertos e erros de ISAs</u> que já estão no mercado há mais de 30 anos! (x86, ARM, MIPS)
- Veja figura 2.7 do livro "Guia Prático RISC-V: Atlas de uma arquitetura aberta"
 UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores



 Mais simples do que ARM e x86

Tamanho relativo de programas do benchmark SPEC CPU2006 compilados com o GCC



Fonte: Livro Guia Prático RISC-V: Atlas de uma arquitetura aberta



- Mantida atualmente pela Fundação RISC-V
 - o www.riscv.org
 - Fundação aberta e sem fins lucrativos

Mais de 325 empresas parceiras!

>\$50	В	>\$5B, <	\$50B	>\$0.5B, <\$5B	
Google	USA	BAE Systems	UK	AMD	USA
Huawei	China	MediaTek	Taiwan	Andes Technology	China
IBM	USA	Micron Tech.	USA	C-SKY Microsystems	China
Microsoft	USA	Nvidia	USA	Integrated Device Tech.	USA
Samsung	Korea	NXP Semi.	Netherlands	Mellanox Technology	Israel
1000		Qualcomm	USA	Microsemi Corp.	USA
		Western Digital	USA		

Alguns dos maiores membros corporativos da Fundação RISC-V (VI Workshop RISC-V - 2017/05)



































































































































































































GREENWAVES ()



























































- Alguns links interessantes:
 - https://en.wikipedia.org/wiki/RISC-V
 - https://www.programmersought.com/article/50234370266/
 - https://www.zdnet.com/article/risc-v-opens-up-processor-design/
 - https://riscv.org/wp-content/uploads/2016/04/RISC-V-Offers-Simple -Modular-ISA.pdf



Arquitetura LOAD/STORE

- Memória endereçada à bytes
 - Cada palavra de memória tem 1 byte
 - Tipos de dados maiores do que 1 byte ocupam múltiplas células de memória, consecutivas

Endereço	Célula
0x40	2Bh
0x41	0Ch
0x42	37h
0x43	A3h
0x44	3Fh
0x45	75h
0x46	D7h
0x47	E4h




- Tipos básicos de dados:
 - o byte: 1 byte
 - o unsigned byte: 1 byte (sem sinal)
 - o halfword: 2 bytes
 - unsigned halfword: 2 bytes (sem sinal)
 - o word: 4 bytes
 - o unsigned word: 4 bytes (sem sinal)
- ISA suporta diretamente estes tipos



- ISA Modular:
 - RV32I: Conjunto base de instruções para operações com números inteiros de 32 bits
 - RV32M: Instruções de multiplicação e divisão
 - RV32F e RV32D: Instruções de ponto-flutuante (single e double)
 - RV32A: Instruções atômicas
 - RV32C: Instruções compactas, de 16 bits
 - RV32V: Instruções vetoriais (SIMD)

ISA Modular:










Neste curso focaremos no conjunto **RV32I**:

- Conjunto base de instruções de 32 bits
- Banco de registradores com 32 registradores de 32 bits
- Classes de instruções:
 - Movimentação de dados (load e store)
 - Operações lógicas e aritméticas
 - Comparação de valores e desvios condicionais
 - Desvios incondicionais
 - Chamadas de função



Registradores no RISC-V:





Registradores no RISC-V:

- PC (Program Counter): Contador de Programa
- Banco de Registradores: 32 registradores

x0	x1	x2	х3	x4	x5	х6	x7	x8	х9	x10	x11	x12	x13	x14	x15
x16	x17	x18	x19	x20	x21	x22	x23	x24	x25	x26	x27	x28	x29	x30	x31



Registradores no RISC-V:

Banco de Registradores: Mnemônicos

zero	ra	sp	gp	tp	t0	t1	t2	s0	s1	a0	a1	a2	a3	a4	a5
x0	x1	x2	х3	x4	x5	x6	x7	x8	x9	x10	x11	x12	x13	x14	x15
x16	x17	x18	x19	x20	x21	x22	x23	x24	x25	x26	x27	x28	x29	x30	x31
a6	а7	s2	s3	s4	s5	s6	s7	s8	s9	s10	s11	t3	t4	t5	t6

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores



Registradores no RISC-V:

Mnemônico	Convenção	Salvo
рс	Contador de Programa	-
a0, a1	Argumentos/Retorno de função	origem
a2-a7	Argumentos de função	origem
s0-s11	Registrador Salvo	destino
t0-t6	Temporário	origem
zero	Contém sempre o valor 0 (zero)	-
ra	Endereço de retorno	origem
sp	Ponteiro de pilha	destino
gp	Ponteiro global	-
tp	Ponteiro de thread	-

RISC-V: ISA (Instruction Set Architecture)



- Arquitetura Load/Store: Os valores têm que ser carregados nos registradores antes de realizar-se operações
- ISA Modular
 - ISA básico padronizado e pequeno
 - Múltiplas extensões padronizadas
- Projetado para Expansão e Especialização
 - Codificação das instruções variável em tamanho
 - Espaço disponível para crescimento de

Opcodes/Extensões

RISC-V: ISA (Instruction Set Architecture)



Base	Descrição	# instruções	Versão	Congelada
RV32I	Conjunto de Instruções com Inteiros - 32 bits	49	2.0	Sim
RV64I	Conjunto de Instruções com Inteiros - 64 bits	14	2.1	Sim
RV128I	Conjunto de Instruções com Inteiros - 128 bits	14	1.7	Não
Extensão	Descrição	# instruções	Versão	Congelada
M	Extensão para Multiplicação e Divisão de Inteiros	8	2.0	Sim
F	Extensão para Ponto Flutuante de Precisão Simples	25	2.2	Sim
D	Extensão para Ponto Flutuante de Precisão Dupla	25	2.2	Sim
V	Extensão para Operações Vetoriais	186	0.2	Não

Fonte: https://en.wikipedia.org/wiki/RISC-V

RISC-V: ISA (Instruction Set Architecture)



Formato das Instruções:

									32	2-bit	RIS	C-V I	nstru	ictio	n Fo	rma	ts															
Instruction Formats	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
Register/register	register funct7 rs2												rs1			f	unct	3			rd					op	coc	le				
Immediate	imm[11:0]														rs1			f	unct	3			rd					op	coc	le		
Upper Immediate	imm[3								mm[3	31:12	2]						,					rd					op	coc	de			
Store			imr	n[11:	:5]					rs2					rs1			f	unct	3		im	m[4:	:0]				op	coc	le		
Branch	[12]		i	mm[10:5]				rs2					rs1			f	unct	3	i	mm[4	1:1]		[11]			op	coc	le		
Jump	[20]	20] imm[10:1]										[11]			iı	nm[1	19:12	2]					rd					op	coc	le		

- opcode (7 bit): partially specifies which of the 6 types of instruction formats
- funct7 + funct3 (10 bit): combined with opcode, these two fields describe what operation to perform
- rs1 (5 bit): specifies register containing first operand
- rs2 (5 bit): specifies second register operand
- rd (5 bit):: Destination register specifies register which will receive result of computation

	31	30	29	28	07																										
			20	20	27	26	25	24	23	22	21	20	19 18 17 16 15 14 13 12							11	10	9	8	7	6	5	4	3	2	1 0	
r			fu	unct7	7					rs2					rs1			f	unct	3			rd					ор	cod	de	
	imm[11:0] rs1 funct3											3			rd					ор	coc	de									
	imm[31:12]															rd					ор	cod	de								
			imr	n[11:	:5]					rs2					rs1			f	unct	3		imi	m[4	:0]				ор	cod	de	
	[12]		i	imm[10:5]			rs2 rs1 funct3								3	ir	nm[4	1:1]		[11]			ор	cod	de				
	[20] imm[10:1] [11]								[11]			ir	nm[1	19:12	2]					rd					ор	coc	de				

Instruction

Formats Register/register Immediate Upper Immediate Store

Branch

Jump

	31	30	29	28	07																										
			20	20	27	26	25	24	23	22	21	20	19 18 17 16 15 14 13 12							11	10	9	8	7	6	5	4	3	2	1 0	
r			fu	unct7	7					rs2					rs1			f	unct	3			rd					ор	cod	de	
	imm[11:0] rs1 funct3											3			rd					ор	coc	de									
	imm[31:12]															rd					ор	cod	de								
			imr	n[11:	:5]					rs2					rs1			f	unct	3		imi	m[4	:0]				ор	cod	de	
	[12]		i	imm[10:5]			rs2 rs1 funct3								3	ir	nm[4	1:1]		[11]			ор	cod	de				
	[20] imm[10:1] [11]								[11]			ir	nm[1	19:12	2]					rd					ор	coc	de				

Instruction

Formats Register/register Immediate Upper Immediate Store

Branch

Jump



Formato das Instruções:

31 30 25 24 21 20 19 15 14 12 11 8	7 6 0
funct7 rs2 rs1 funct3 r	opcode R-type
imm[11:0] rs1 funct3 r	opcode I-type
imm[11:5] rs2 rs1 funct3 imm	4:0] opcode S-type
[imm[12] imm[10:5] rs2 rs1 funct3 imm[4:1]	imm[11] opcode B-type
imm[31:12]	opcode U-type
[imm[20]] $[imm[10:1]$ $[imm[11]]$ $[imm[19:12]$ $[imm[19:12]$	opcode J-type

RISC-V: ISA
Instruções RV32I:
UFFS - Universidad

ld, sd	Load doubleword, store doubleword
Arithmetic/logical	Operations on data in GPRs.
add, addi, addw, addiw, sub, subi, subw, subiw	Add and subtract, with both word and immediate versions
slt, sltu, slti, sltiu	set-less-than with signed and unsigned, and immediate
and, or, xor, andi, ori, xori	and, or, xor, both register-register and register-immediate
lui	Load upper immediate: loads bits 3112 of a register with the immediate value. Upper 32 bits are set to 0
auipc	Sums an immediate and the upper 20-bits of the PC into a register; used for building a branch to any 32-bit address
sll, srl, sra, slli, srli,	Shifts: logical shift left and right and arithmetic shift right, both immediate

registers)

Instruction meaning

Move data between registers and memory, or between the integer and FP: only memory address mode is 12-bit displacement+contents of a GPR

Load half word, load half word unsigned, store half word (to/from integer

Load byte, load byte unsigned, store byte (to/from integer registers)

and word versions (word versions leave the upper 32 bit untouched)

64-bit products in two instructions. Also word versions

Integer multiply, divide, and remainder, signed and unsigned with support for

Load word, store word (to/from integer registers)

Instruction type/opcode

srai. sllw, slliw, srli,

mul, mulw, mulh, mulhsu,

mulhu, div, divw, divu, rem.

srliw, srai, sraiw

remu, remw, remuw

Data transfers

1b. 1bu. sb

1h. 1hu. sh

lw. lwu, sw

Control Conditional branches and jumps; PC-relative or through register bea. bne. blt. bge. bltu. bgeu Branch based on compare of two registers, equal, not equal, less than, greater or equal, signed and unsigned jal, jalr Jump and link address relative to a register or the PC

e Federal da Fronteira Sul - Organização de Computadores





	imm[31:12]			rd	0110111	LU
imm[31:12]				rd	0010111	AU
imn	n[20]10:1 11 1	9:12]		rd	1101111	JA
imm[11:0)]	rs1	000	rd	1100111	JA
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	BI
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	BN
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	BI
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	BO
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	BI
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	BO
imm[11:0)]	rs1	000	rd	0000011	LE
imm[11:0)]	rs1	001	rd	0000011	LH
imm[11:0]		rs1	010	rd	0000011	LV
imm[11:0]		rs1	100	rd	0000011	LE
imm[11:0)	rs1	101	rd	0000011	LE
imm[11:5]	rs2	rs1	000	imm[4:0]	0100011	SE
imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	SE
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	SV

Instruções RV32I

			•				
i	mm[11:0]	-	rs1	000	rd	0010011	ADDI
imm[11:0]		rs1	010	$^{\mathrm{rd}}$	0010011	SLTI	
i	mm[11:0]		rs1	011	$^{\mathrm{rd}}$	0010011	SLTIU
i	mm[11:0]	-	rs1	100	rd	0010011	XORI
i	mm[11:0]		rs1	110	rd	0010011	ORI
i	mm[11:0]	*	rs1	111	rd	0010011	ANDI
000000	0	shamt	rs1	001	rd	0010011	SLLI
000000	0	shamt	rs1	101	$_{\rm rd}$	0010011	SRLI
010000	0	shamt	rs1	101	$_{\rm rd}$	0010011	SRAI
000000	0	rs2	rs1	000	$_{\rm rd}$	0110011	ADD
010000	0	rs2	rs1	000	$_{\rm rd}$	0110011	SUB
000000	0	rs2	rs1	001	$_{\rm rd}$	0110011	SLL
000000	0	rs2	rs1	010	rd	0110011	SLT
000000	0	rs2	rs1	011	rd	0110011	SLTU
000000	0	rs2	rs1	100	rd	0110011	XOR.
000000	0	rs2	rs1	101	rd	0110011	SRL
010000	0	rs2	rs1	101	rd	0110011	SRA
000000	0	rs2	rs1	110	rd	0110011	OR
000000	0	rs2	rs1	111	rd	0110011	AND
0000	pred	succ	00000	000	00000	0001111	FENCE
0000	0000	0000	00000	001	00000	0001111	FENCE.
0.00	0000000000	-	00000	000	00000	1110011	ECALL
000000000001		19	00000	000	00000	1110011	EBREAL
csr		rs1	001	$^{\mathrm{rd}}$	1110011	CSRRW	
csr			rs1	010	rd	1110011	CSRRS
csr			rs1	011	rd	1110011	CSRRC
csr			zimm	101	rd	1110011	CSRRWI
csr		- 3	zimm	110	rd	1110011	CSRRSI
csr		zimm	111	rd	1110011	CSRRCI	



Example Instruction		Instruction	Meaning		
add	x1,x2,x3	Add	$Regs[x1] \leftarrow Regs[x2] + Regs[x3]$		
addi	x1,x2,3	Add immediate unsigned	Regs[x1] \leftarrow Regs[x2]+3		
lui	x1,42	Load upper immediate	Regs[x1] ← 0^{32} ##42## 0^{12}		
s11	x1,x2,5	Shift left logical	$Regs[x1] \leftarrow Regs[x2] << 5$		
slt	x1,x2,x3	Set less than	if (Regs[x2] <regs[x3]) Regs[x1]←1else Regs[x1]←0</regs[x3]) 		





Exar	nple	Instruction	Meaning
1 w	x1,60(x2)	Load word	$Regs[x1] \leftarrow_{32} Mem[60 + Regs[x2]]$
1 wu	x1,60(x2)	Load word unsigned	Regs[x1] $\leftarrow_{32} 0^{32} \# \text{Mem}[60 + \text{Regs}[x2]]$
1 h	x1,40(x3)	Load half word	$Regs[x1] \leftarrow_{16} (Mem[40+Regs[x3]])$
1 hu	x1,40(x3)	Load half word unsigned	Regs[x1] $\leftarrow_{16} 0^{32} \# \text{Mem}[40 + \text{Regs}[x3]]$
1 b	x1,40(x3)	Load byte	$Regs[x1] \leftarrow_8 (Mem[40+Regs[x3]]$
1 bu	x1,40(x3)	Load byte unsigned	Regs[x1] $\leftarrow_8 0^{32} \# \text{Mem}[40 + \text{Regs}[x3]]$
SW	x3,500(x4)	Store word	$Mem[500 + Regs[x4]] \leftarrow_{32} Regs[x3]$
sh	x3,502(x2)	Store half	$Mem[502 + Regs[x2]] \leftarrow_{16} Regs[x3]$
sb	x2,41(x3)	Store byte	$Mem[41+Regs[x3]] \leftarrow_8 Regs[x2]$



Exam	iple	Instruction	Meaning
jal	x1,offset	Jump and link	Regs[x1] \leftarrow PC+4; PC \leftarrow PC + (offset $<<$ 1)
jalr	x1,x2,offset	Jump and link register	Regs[x1] \leftarrow PC+4; PC \leftarrow Regs[x2]+offset
beq	x3,x4,offset	Branch equal zero	if $(Regs[x3]==Regs[x4])$ $PC \leftarrow PC + (offset << 1)$
bgt	x3,x4,name	Branch not equal zero	if (Regs[x3]>Regs[x4]) $PC \leftarrow PC + (offset << 1)$





RISC-V: modos de endereçamento



1. Immediate addressing

immediate rs1 funct3 rd op 2. Register addressing funct7 rs2 rs1 funct3 rd op Registers Register 3. Base addressing, i.e., displacement addressing immediate rs1 funct3 rd op Memory Byte Halfword Register Word Doubleword 4. PC-relative addressing rs2 rs1 |funct3|imm| imm op Memory PC Word

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores







```
pseudo-código:
    if(x < 10)
        a = a + 1;
    else
        a = -1;

Mapeamento de registradores:</pre>
```

```
s0 ← x
s1 ← a
```



```
.data
pseudo-código:
                                           .text
   if(x < 10)
                                   main:
      a = a + 1;
                                       addi t0, zero, 10
   else
                                       addi t1, zero, 1
      a = -1;
                                    if:
                                       blt s0, t0, true
                                       addi s1, zero, -1
Mapeamento de registradores:
                                           fim
                                    true:
   s0 \leftarrow x
                                       add s1, s1, t1
   s1 ← a
                                    fim:
                                       nop
```



pseudo-código:

$$a = 100;$$
for(x = 0; x < 10; x++)
 $a = a + x$;

Mapeamento de registradores:

laço for:

- 1) inicializar variáveis
- 2) testar condição de parada
- 3) corpo do laço
- 4) atualizar variável de controle
- 5) voltar para o teste de condição de parada



pseudo-código:

$$a = 100;$$
for(x = 0; x < 10; x++)
 $a = a + x$;

Mapeamento de registradores:

laço for:

- 1) inicializar variáveis
- 2) testar condição de parada
- 3) corpo do laço
- 4) atualizar variável de controle
- 5) voltar para o teste de condição de parada







```
pseudo-código:
   a = 100:
```

$$a = 100;$$

for(x = 0; x < 10; x++)
 $a = a + x ;$

Mapeamento de registradores:

s1 ← a

.data .text

main:

addi sl, zero, 100 inicializa:

addi t0, zero, 10 add s0, zero, zero condicao:

beg s0, t0, fim corpo:

add s1, s1, s0 atualiza: addi s0, s0, 1 i condicao

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores

fim: nop



```
pseudo-código:
   a = 100:
```

$$a = 100;$$

for(x = 0; x < 10; x++)
 $a = a + x ;$

Mapeamento de registradores:

s1 ← a

.data .text

main:

addi sl, zero, 100 inicializa:

addi t0, zero, 10 add s0, zero, zero condicao:

beg s0, t0, fim corpo:

add s1, s1, s0 atualiza: addi s0, s0, 1 i condicao

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores

fim: nop





Descrição: comparar os valores presentes em cada elemento dos vetores A e B e colocar, respectivamente, 1, 0 ou -1 se valor de A for maior, igual ou menor que o valor de B, no mesmo elemento do vetor C (vetores possuem 5 elementos cada).

Pseudo-código:

```
for(x = 0; x < 5; x++) {
   if(vector_A[x] == vector_B[x])
     vector_C[x] = 0;
   else if(vector_A[x] > vector_B[x])
     vector_C[x] = 1;
   else
     vector_C[x] = -1;
}
```

```
Exemplo 3
        .data
                                           if A greater:
                   -5, 4, 2, -11, 9
vector A: .word
                                               bgt s0, s1, A greater
                   9, 4, -2, 3, 6
vector B: .word
vector C: .space
                   20
                                           A minor:
vector len: .word 5
                                               addi t2, zero, -1
                                                sw t2, (a2)
        .text
main:
                                           update control:
        a0, vector A
    la
                                               ad\overline{d}ia0, a0, 4
    la al, vector B
                                                addia1, a1, 4
    la a2, vector C
                                               addia2, a2, 4
    lw
        t0, vector len
                                                addit1, t1, 1
                                                i cond
```

init: addi t1, zero, 0 cond: bge t1, t0, end loop lw s0, 0 (a0)lw s1, (a1) if equal:

beg s0, s1, equal

equal: sw zero, (a2) update control A greater: addi t2, zero, 1 sw t2, (a2)j update control

nop UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores

end loop:





Descrição: Fazer uma **função** que recebe o endereço inicial de um vetor e dois indices do mesmo e realiza a troca dos valores presentes nos indices.

Pseudo-código:

```
void swap_vector(int &vector[0], int indice_1, int indice_2){
   int aux_1, aux_2;

   aux_1 = vector[indice_1];
   aux_2 = vector[indice_2];

   vector[indice_1] = aux_2;
   vector[indice_2] = aux_1;
```



Descrição: Fazer um programa com um vetor e dois indices do mesmo e realiza a troca dos valores presentes nos indices.

Pseudo-código:

```
Main
  int vector[10], int indice_1, int indice;
  int aux_1, aux_2;

aux_1 = vector[indice_1];
  aux_2 = vector[indice_2];

vector[indice_1] = aux_2;
  vector[indice_2] = aux_1;
```

ecall



```
.data
                                      -5, 4, 2, -11, 9
vector:
           .word
                                       função: swap vector
                                       entrada: a0 - posicao inicial do vetor
                                            a1 - indice 1
       .text
                                            a2 - indice 2
main:
                                       saida: não retorna nenhum valor
   la
      a0, vector
                                      a1, 0
                                      swap vector:
       a2, 1
                                         _slli a1, a1, 2
       swap vector
                                         slli a2, a2, 2
                                         add t0, a0, a1
      a0, vector
                                         lw = a3, 0(t0)
       a1, 3
                                         add t1, a0, a2
       a2, 0
                                         lw = a4, 0(t1)
   jal swap vector
                                         sw a3, 0(t1)
                                            a4, 0(t0)
                                         SW
end:
                                         ret.
   nop
   li a7, 93
```

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores



Implementar um programa usando o assembly do RISC-V que contém pelo menos 3 funções:

- void preenche_vetor(int &vetor[0], int num_elementos);

Esta função recebe o endereço inicial de um vetor e número de elementos do mesmo e preenche o mesmo com valores lidos do teclado;

- void imprime_vetor(int &vetor[0], int num_elementos);

Esta função recebe o endereço inicial de um vetor e número de elementos do mesmo e imprime o conteúdo do vetor no console;

- void ordena_vetor(int &vetor[0], int num_elementos);

Esta função recebe o endereço inicial de um vetor e número de elementos do mesmo e ordena o elementos do vetor em ordem decrescente (do maior para o menor);

O programa deve:

- a) preencher o vetor com 10 valores;
- b) imprimir o vetor preenchido;
- c) ordenar o vetor;
- d) imprimir o vetor ordenado.

Instruções de formato R



	3																													_	_	
Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Register/register			fı	unct7	7					rs2					rs1			f	unct	3			rd					op	000	de		
00000	000					rsí	2				rs	L			000)	\top		r	d				0	110	00	11			AI	OI	O
01000	000					rsi	2		T		rs	L			000)	T		r	d		\neg		0	110	001	11			SU	JE	3
00000	000					rsi	2		T		rs	L			001	1	T		r	d		\exists		0	110	00	11			SL	L	
00000	000					rs	2		T		rs	L	\neg		010)	T		r	d		\neg		0	110	00	11			SL	T	1
00000	000					rs	2		T		rs	L			011	1			r	d		\neg		0	110	00	11			SL	T	U
00000	000					rsi	2		T		rsl	L	\neg		100)	T		r	d		\neg		0	110	001	11		1	X(H	3
00000	000					rsi	2		T		rs	L			101	1	T		r	d				0	110	001	11			SF	RL	,
01000	000					rsi	2				rsl	L			101	1			r	d				0	110	00	11			SF	RA.	1
00000	0100000 0000000					rsí	2		T		rs	l			11()	\top		r	d				0	110	0	11			OI	R	
00000	000					rsí	2				rs				111	1	\top		r	d		\neg		0	110	001	11		7	AI	NI	

<MNE> rd, rs1, rs2 # reg[rd] ← reg[rs1] MNE reg[rs2]



Instruções de formato I



Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Immediate					i	imm[[11:0]]							rs1			f	unct	3			rd					op	coc	le		

Aritméticas:

			7	4	
1 ADD	0010011	rd	000	rs1	imm[11:0]
1 SLTI	0010011	rd	010	rs1	imm[11:0]
1 SLTI	0010011	rd	011	rs1	imm[11:0]
1 XOR	0010011	rd	100	rs1	imm[11:0]
ORI	0010011	rd	110	rs1	imm[11:0]
AND	0010011	rd	111	rs1	imm[11:0]

<MNEi> rd, rs1, imm # reg[rd] ← reg[rs1] MNEi imm



$$S = (A - B) + (C - 5)$$

.text

main:

sub t0, s0, s1 addi t1, s2, -5 add s3, t0, t1

Mapeamento de registradores:

$$s0 \leftarrow A$$

 $s1 \leftarrow B$
 $s2 \leftarrow C$
 $s3 \leftarrow S$





Instruções de formato I



Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Immediate					i	imm[[11:0]	l							rs1			fı	unct	3			rd					op	coc	le		

Load:

imm[11:0]	rs1	000	rd	0000011	LB
imm[11:0]	rs1	001	rd	0000011	LH
imm[11:0]	rs1	010	$^{\mathrm{rd}}$	0000011	LW
imm[11:0]	rs1	100	rd	0000011	LBU
imm[11:0]	rs1	101	$^{\mathrm{rd}}$	0000011	LHU

<MNE> rd, imm (rs1) # reg[rd] ← (reg[rs1] + imm)

.data Exemplo .space 4 B: .space 4

A:

S:

main:

C: .space 4

.text

SW

.space 4

la t0, A

la t1, B

la t2, C

la t3, S

lw s0, 0 (t0)

lw s1, 0 (t1)

1w s2, 0 (t2)

sub a0, s0, s1

addi a1, s2, -5

add s3, a0, a1

s3, 0 (t3)



 $s0 \leftarrow A$

s1 ← B

s2 ← C

s3 ← S

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores

Mapeamento de registradores:

S = (A - B) + (C - 5)



S = A[3] + B[7]

.data

vetorA: .space 40

vetorB: .space 40

.text

main:

la s0, vetorA

la s1, vetorB

lw t0, 12 (s0)

lw t1, 28 (s1)

add t2, t0, t1

Mapeamento de registradores:

 $t2 \leftarrow S$





Instruções de formato S



Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Store			imr	n[11:	:5]					rs2					rs1			f	unct	3		im	m[4	l:0]				op	coc	le		

Store:

	-			4.50,000		1
imm[11:5]	rs2	rs1	000	imm[4:0]	0100011	SB
imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	SH
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	SW

<MNE> rs2, imm (rs1) # (reg[rs1] + imm) ← reg[rs2]



C[5] = A[3] + B[7]

```
.data
vetorA:.space 40
vetorB:.space 40
vetorC:.space 40
    .text
main:
    la s0, vetorA
    la s1, vetorB
    la s2, vetorC
    1w + 10, 12 (s0)
    lw t1, 28 (s1)
    add t2, t0, t1
    sw t2, 20 (s2)
```





Instruções de formato B



Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Branch	[12]		i	imm[10:5]				rs2					rs1			f	unct	3	i	mm[₄	4:1]		[11]			ор	coc	le		

$\mathrm{imm}[12 10:5]$	rs2	rs1	000	imm[4:1 11]	1100011	BEQ
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	BNE
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	BLT
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	BGE
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	BLTU
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	BGEU

```
<MNE> rs1, rs2, imm # if (reg[rs1] <MNE> reg[rs2])
PC ← PC + imm
else
```

i fim



```
if(A[3] < B[7])
    .data
                                      C[5] = A[3]
vetorA:.space 40
vetorB:.space 40
                                  else
vetorC:.space 40
                                     C[5] = B[7]
    .text
main:
   la s0, vetorA
   la s1, vetorB
                               if:
   la s2, vetorC
   lw t0, 12(s0)
                               fim:
                                     nop
   lw t1, 28(s1)
   blt t0, t1, if
else:
   sw t1, 20 (s2)
```

sw t0, 20 (s2)







```
int vetorA[10];
       .data
                                    for(x=0; x<10;x++){
vetorA: .space 40
                                       vetorA[x] += 1;
       .text
main:
   la s0, vetorA
   li t0, 0 # add t0, zero, zero
   li t1,10 # addi t1, zero, 10
loop:
   beg t0,t1, end
                                      end:
   1w s1, 0(s0)
                                          nop
   addi s1, s1,1
   sw s1, 0(s0)
   addi s0, s0, 4
   addi t0, t0,1
        loop
```

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores

Instruções de formato J



Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Jump	[20]				i	imm[10:1]				[11]			ir	nm[1	19:12	2]					rd					op	ococ	le		

JAL rd, imm # reg[rd] ← PC + 4 PC ← PC[31-20] : imm[1-20]

Jump and Link (JAL) instrução salva o retorno no registrador de destino (normalmente ra);

Desvia em relação ao valor atual de PC
O valor imm (constante) é calculado a partir da 'distância' entre a instrução atual e o rótulo do programa







APENDICE 01:

Caracteristicas ISA RISC-V

Fonte: Livro Guia Prático RISC-V: Atlas de uma arquitetura aberta

UFFS - Universidade Federal da Fronteira Sul - Organização de Computadores

APENDICE: caracteristicas ISA RISC-V



		Erros do passado		Lições aprendidas
	ARM-32 (1986)	MIPS-32 (1986)	x86-32 (1978)	RV32I (2011)
Custo	Multiplicação de in-	Multiplicação e	Operações de 8-bit	Sem operações de 8-bit e
	teiros mandatória	divisão de inteiros	e 16-bit. Multipli-	16-bit operations. Multi-
		mandatória	cação e divisão de	plicação e divisão de in-
			inteiros mandatóri-	teiros opcional (RV32M)
			aInteger	
Simplicidade	Sem registrador	Imediatos zero e	Sem registrador	Registrador x0 dedicado
	zero. Execução de	de sinal estendido.	zero. Instruções de	ao valor 0. Imedi-
	instrução condi-	Algumas instruções	chamada/retorno	atos somente com sinal
	cional. Modos	aritméticas podem	de procedimento	estendido. Modo de
	de endereço de	causar armadilhas	complexo (En-	endereçamento de da-
	dados complexos.	de overflow	ter/Leave). In-	dos. Nenhuma execução
	Instruções de pilha		struções de pilha	condicional. Nenhuma
	(push/pop). Opção		(push/pop). Modos	instrução complexa de
	de deslocamento		de endereço de	desvio/retorno. Nen-
	para instruções arit-		dados complexos.	huma trap para overflow
	méticas e lógicas		Instruções de laço	aritmético. Instruções de
				deslocamento separadas

Fonte: Livro Guia Prático RISC-V: Atlas de uma arquitetura aberta

RISC-V



		Erros do passado		Lições aprendidas
	ARM-32 (1986)	•	x86-32 (1978)	RV32I (2011)
Desempenho	Códigos de	Os registradores de	Códigos de	Instruções de compara e
	condição para	origem e destino	condição para	desvia. 3 registradores
	desvios. Os reg. de	variam em formato	desvios. No máx-	por instrução. Sem load
	origem e destino	de instrução.	imo 2 registradores	múltiplo. Registradores
	variam em formato		por instrução	de origem e destino fix-
	de instrução. Load			ados em formato de in-
	múltiplo. Imediatos			strução. Imediatos con-
	computados. PC de			stantes. PC não é um reg.
	propósito geral			de propósito geral
Isola a arquite-	Expõe o com-	Desvio atrasado.	Registradores sem	Sem desvio atrasado.
tura da imple-	primento do	Load atrasado.	finalidade geral	Sem load atrasado. Reg-
mentação	pipeline ao gravar	Registradores HI	(AX, CX, DX,	istradores de propósito
	o PC como um	e LO utilizados	DI, SI tem usos	geral
	registrador de	apenas para multi-	exclusivos)	
	propósito geral	plicação e divis		
Espaço para	Espaço disponível	Espaço disponível		GEspaço de opcode
crescimento	do opcode limitado	do opcode limitado		disponível generoso

Fonte: Livro Guia Prático RISC-V: Atlas de uma arquitetura aberta

RISC-V



		Erros do passado		Lições aprendidas
	ARM-32 (1986)	MIPS-32 (1986)	x86-32 (1978)	RV32I (2011)
Tamanho do	Apenas in-	Apenas instruções	Instruções variáveis	Instruções de 32 bits +
programa	struções de 32 bits	de 32 bits (+mi-	de byte, mas com	extensão RV32C de 16
	(+Thumb-2 como	croMIPS como ISA	más escolhas	bits
	ISA separada)	separada)		
Facilidade de	Apenas 15 reg-	Dados alinhados	Apenas 8 reg-	31 registradores. Os da-
programação /	istradores. Dados	na memória.	istradores. Nenhum	dos podem ficar desalin-
compilação /	alinhados na	Contadores de	endereçamento de	hados. Endereçamento
linkagem	memória. Mo-	desempenho incon-	dados relativos ao	de dados relativos ao PC.
	dos de endereço	sistentes	PC. IContadores	Modo de endereço de da-
	de dados irregu-		de desempenho	dos simétrico. PCon-
	lares. Contadores		inconsistentes	tadores de desempenho
	de desempenho			definidos na arquitetura
	inconsistentes			

Fonte: Livro Guia Prático RISC-V: Atlas de uma arquitetura aberta

Verifica o maior valor entre 3 valores



.data .text s1_maior_de_todos: add a0, zero, s1 main: addi s0, zero, 3 addi s1, zero, 7 fim: addi s2, zero, 4 nop teste 01: bgt s0, s1, s0 maior s1 teste 02: bgt s1, s2, s1_maior_de_todos s2_maior_de_todos: add a0, zero, s2 fim s0_maior_s1: bgt s0, s2, s0_maior_de_todos j s2_maior_de_todos s0 maior de todos: add a0, zero, s0 j fim