

Universidade de Brasília

Departamento da Engenharia Elétrica Laboratório de Sistemas Digitais

Relatório 07

Máquinas de estado Moore

José Antônio Alcântara da Silva de Andrade Mat: 232013031

Professor:

Eduardo B. R. F. Paiva Turma 08

Brasília, DF 3 de fevereiro de 2025

1 Objetivos

1. Implementar uma máquina de estados síncrona do tipo Moore em VHDL e a simular no ModelSim.

2 Atividade

Essa sessão do laboratório tinha apenas uma tarefa: a implementação de uma moedeira como uma máquina de estado Moore. Ela deve receber moedas de 25 e 50 centavos, devolver troco, cancelar transações e fornecer um produto quando o total for de 1 real. Por requisito do exercício, a máquina deve possuir apenas uma entrada além do clock, A, a qual indica qual operação está sendo requisitada, e três saídas: uma que indica que o produto saiu, e duas outras que indicam qual moeda saiu pelo troco (25 ou 50 centavos).

2.1 Modelagem

Para essa atividade, deve-se primeiro construir o diagrama de estados que reina sob a máquina. Já que a máquina deve ser feita no formato Moore, deveram existir, no mínimo, nove estados, como será visto em seguida.

Necessita-se de um estado estático inicial em que a máquina permanece enquanto não há entradas: chama-se este de ESPR. Desse estado, há duas possibilidades, ou se insere uma moeda de 25 centavos, ou uma moeda de 50 centavos. Dois novos estados: ST25 e ST50. A partir desses, a única possibilidade que não resulta em alguma saída é a inserção de 25 centavos no estado ST50 ou 50 no estado ST25, chegando ao estado ST75.

Com esses três estados, cria-se três outros em que ocorre o cancelamento da transação e retorno das moedas: TC25, TC50 e TC75. Todos decaem sem entrada para o estado ESPR.

Do estado ST50 e ST75, pode-se atingir 1 real ao adicionar 50 e 25 centavos, respectivamente, chegando-se ao estado que dispensa o produto, ST10. Do ST75 pode-se adicionar 50 centavos e chegar em 1,25 reais, o estado ST12. O estado ST10 decai para ESPR, enquanto ST12 primeiro decai a TC25 antes de atingir ESPR.

Na máquina, os quatro valores de entrada A estão bem definidos: A=00 indica que não ocorreu entrada, A=01 indica que uma moeda de 25 foi inserida, A=10 indica que uma moeda de 50 foi inserida e A=11 indica que a operação foi cancelada.

O modelo que esse relatório implementa está desenhado na Figura 1.


O diagrama da Figura 1 está dividido em três grupos de estado principais: coleta de moeda, entrega de produto e troco. Além destes, o estado central, ESPR, indica o estado inicial da máquina. Em azul, estão indicados os estados em que alguma moeda está contabilizada no sistema, mas ainda não se atingiu o total de 1 real. Em amarelo, os estados em que o valor contabilizado ultrapassa 1 real, e o produto é dispensado. Finalmente, em vermelho, os estados em que troco é dispensado.

Na Figura 1, as entradas são indicadas pelas coloração das setas. Roxo, azul, verde e vermelho, respectivamente. Setas pretas indicam que o valor de A é irrelevante, ou seja, essas transições ocorreram independente do valor da entrada.

2.2 Implementação

A moedeira a ser construída possui duas entradas e três saídas. Isto é: um clock, uma entrada de vetor indicando a operação atual, uma saída indicando a dispensa de produto e outras duas para a dispensa de troco. Define-se, então, a sua entidade, na Listagem 1.

Figura 1: Diagrama de estados da moedeira.



Listagem 1: Requisitos para a moedeira.

```
library IEEE;
use IEEE.std_logic_1164.all;

entity MOEDEIRA is
port (
          A: in std_logic_vector(1 downto 0);
          clock: in std_logic;
          P, Tr25, Tr50: out std_logic
);
end MOEDEIRA;
```

Após isso, inicia-se a arquitetura do circuito, na Listagem 2. Como esse circuito é uma máquina de estados, usa-se de uma nova palavra chave do VHDL para facilitar sua programação: "type is".

Listagem 2: Definição da arquitetura.

```
architecture MOEDEIRA_ARCH of MOEDEIRA is

type estado is (ESPR,ST25,ST50,ST75,ST10,ST12,TC75,TC50,TC25);

signal currState, nextState: estado;
```

Na linha 3 da Listagem 2 temos a criação de um novo tipo, "estado", o qual tem como valores todos os nove possíveis estados que a máquina possa se encontrar. E, então, na linha 5, usamos desse estado para definir os dois principais sinais do sistema.

Listagem 3: Processo síncrono.

```
1 begin
2
3    sync_proc: process(clock)
4    begin
5         if rising_edge(clock) then
6             currState <= nextState;
7         end if;
8    end process sync_proc;</pre>
```

Em seguida, dentro do processamento da arquitetura, cria-se dois processos. Primeiramente, o processo síncrono, definido na Listagem 3, e, em seguida, o processo combinatório, na Listagem 4.

Na Listagem 3, o processo é bem simples. Se o valor do clock se alterar (linha 3), checa-se se está em subida (linha 5), e então, se estiver, insere-se o valor do próximo estado no estado atual (linha 6).

Listagem 4: Processo combinatório.

```
comb_proc: process(currState, A)
2
       begin
            case currState is
                 when ST25 =>
                     P <= '0';
                      Tr25 <= '0';
6
                      Tr50 <= '0';
                      case A is
                          when "01"
                                         => nextState <= ST50;
9
                          when "10"
                                       => nextState <= ST75;
=> nextState <= TC25;</pre>
11
                           when "11"
                           when others => nextState <= ST25;</pre>
                      end case;
13
14
                 when ST10 =>
                     P <= '1';
                      Tr25 <= '0';
17
                      Tr50 <= '0':
18
                      nextState <= ESPR;</pre>
20
21
            end case;
       end process;
23
   end MOEDEIRA ARCH:
```

Na Listagem 4, o processo combinatório está descrito; contudo não em completude, apenas dois exemplos. Para ver todos os casos definidos, verifique a Listagem 6, no final deste documento. O processo combinatório é acionado diante da mudança de estado ou alteração da entrada A (linha 1 da Listagem 4).

Vemos aqui, dois exemplos, o primeiro para os estados em que a entrada A é relevante, e o segundo para os casos em que tal é irrelevante. Em ambos casos, checa-se qual é o valor atual no sinal do estado atual (linhas 3, 4 e 15), e, então, define-se as saídas do estado (linhas 5-7 e 16-18) de acordo com a Figura 1. Para o caso que a entrada A é relevante, realiza-se um case statment para verificar qual entrada foi realizada, e insere-se tal estado no sinal de novo estado (linhas 8-13). No caso em que a entrada é irrelevante, apenas insere-se o novo valor no sinal (linha 19).

Com isso, o circuito já está implementado, e seu código completo pode ser visualizado na Listagem 6 no final do documento. Contudo, para facilitar as simulações, constrói-se um Top Module e um Testbench para automaticamente realizar as alterações de estado.

O Top Module pode ser encontrado na Listagem 7, e o Testbench na Listagem 8, ambas no final do documento (omitidas devido sua extensão).

Listagem 5: Exemplo do testbench.

```
1 -- ST50 => ST10
2 A <= "10";
3 clock <= '0';
4 wait for 250 ns;
5 clock <= '1';
6 report "A = 10 | ST50 => ST10" severity NOTE;
7 wait for 250 ns;
8 assert (P = '1') report "Falha." severity ERROR;
9 assert (Tr25 = '0') report "Falha." severity ERROR;
10 assert (Tr50 = '0') report "Falha." severity ERROR;
```

Os testes seguem o exemplo disponível na Listagem 5. Primeiramente, cita-se qual estado realiza-se a transição para (linha 1) e insere-se a entrada devida para tal (linha 2). Em seguida, realiza-se uma atualização do clock (linhas 3, 4, 5 e 7) com delays para que todas as variáveis e sinais sejam corretamente atribuídos. Por último, envia-se uma mensagem notificando da alteração de estado (linha 6), e checa-se se as saídas atuais são as devidamente estabelecidas na Figura 1 (linhas 8-10).

Uma observação a se fazer é que os testes são realizados de forma sequencial, ou seja, o próximo teste depende do sucesso do anterior. Dessa forma, é possível verificar se a máquina apresenta o comportamento requisitado pelo roteiro.

2.3 Simulação

A simulação se torna simples com a implementação do Top Module (Listagem 7) e do Testbench (Listagem 8). Basta apenas realizar uma simulação completa no ModelSim, e obtém-se o resultado, como visto da Figura 2 até a Figura 5. A figura de onda gerada pela simulação está disponível na Figura 6.

Figura 2: Parte 1 do console durante a simulação.

```
# ** Note: Iniciando teste...

# Time: 0 ps Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: InicializaÃṣȂŁo, ESPR

# Time: 500 ns Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 00 | ESPR => ESPR

# Time: 1 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 11 | ESPR => ESPR

# Time: 1250 ns Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 01 | ESPR => ST25

# Time: 2 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 00 | ST25 => ST25

# Time: 2 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 00 | ST25 => ST25

# Time: 2500 ns Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 11 | ST25 => TC25

# Time: 3 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = XX | TC25 => ESPR

# Time: 3500 ns Iteration: 0 Instance: /tmmoedeira/INT2
```

Pode-se observar que todos os caminhos descritos na Figura 1 são devidamente testados.

Na Figura 2, começa-se pelo estado ESPR, testando ambas situações em que permanece neste, em seguida adiciona-se 25 centavos. Permanece-se no estado ST25 e, então, requisita-se o cancelamento (troco) por TC25, finalmente retornando a ESPR.

Na Figura 3, adiciona-se duas moedas de 25 para verificar a funcionalidade do caminho ST25 para ST50. Checa-se a permanência no estado ST50, e então pede-se o troco por TC50, como anteriormente. Então, salta-se do estado ESPR para o estado ST50 colocando-se uma moeda de 50 centavos. Adiciona-se mais uma moeda, de 25 centavos, para atingir o estado ST75 por ST50. Checa-se a permanência em ST75.

Figura 3: Parte 2 do console durante a simulação.

```
Transcript :
     Note: A = 01 | ESPR => ST25
     Time: 4 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = 01 | ST25 => ST50
     Time: 4500 ns Iteration: 0
                                 Instance: /tmmoedeira/INT2
  ** Note: A = 00 | ST50 => ST50
     Time: 5 us Iteration: 0 Instance: /tmmoedeira/INT2
     Note: A = 11 | ST50 => TC50
     Time: 5500 ns Iteration: 0
                                 Instance: /tmmoedeira/INT2
     Note: A = XX | TC50 => ESPR
     Time: 6 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = 10 | ESPR => ST50
     Time: 6500 ns Iteration: 0
                                 Instance: /tmmoedeira/INT2
     Note: A = 01 | ST50 => ST75
     Time: 7 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = 00 | ST75 => ST75
     Time: 7500 ns Iteration: 0
                                 Instance: /tmmoedeira/INT2
```

Figura 4: Parte 3 do console durante a simulação.

```
Transcript :
     Note: A = 11 | ST75 => TC75
     Time: 8 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = XX | TC75 => ESPR
     Time: 8500 ns Iteration: 0
                                  Instance: /tmmoedeira/INT2
  ** Note: A = 01 | ESPR => ST25
     Time: 9 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = 10 | ST25 => ST75
     Time: 9500 ns Iteration: 0
                                  Instance: /tmmoedeira/INT2
  ** Note: A = 10 | ST75 => ST12
     Time: 10 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = XX \mid ST12 \Rightarrow TC25
     Time: 10500 ns Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = XX | TC25 => ESPR
     Time: 11 us Iteration: 0 Instance: /tmmoedeira/INT2
  ** Note: A = 01 | ESPR => ST25
     Time: 11500 ns Iteration: 0 Instance: /tmmoedeira/INT2
```

Figura 5: Parte 4 do console durante a simulação.

```
# ** Note: A = 10 | ST25 => ST75

# Time: 12 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 01 | ST75 => ST10

# Time: 12500 ns Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = XX | ST10 => ESPR

# Time: 13 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 10 | ESPR => ST50

# Time: 13500 ns Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = 10 | ST50 => ST10

# Time: 14 us Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: A = XX | ST10 => ESPR


# Time: 14500 ns Iteration: 0 Instance: /tmmoedeira/INT2

# ** Note: Teste finalizado.

# Time: 14750 ns Iteration: 0 Instance: /tmmoedeira/INT2
```

Na Figura 4, realiza-se o cancelamento da transação, passando-se pelo estado de troco TC75. Novamente em ESPR, direciona-se a ST75 ao colocar uma moeda de 25, ST25, e depois uma de 50. Adiciona-se mais uma de 50 para chegar a ST12, que naturalmente decai para TC25 e este para ESPR. Adiciona-se mais uma moeda de 25 centavos.

Figura 6: Figura de onda gerada após a simulação.



Na Figura 5, adiciona-se uma moeda de 50 centavos para atingir ST75, e deste uma de 25 para atingir ST10. ST10 naturalmente decai para ESPR, e, agora, apenas um trajeto resta: ST50 para ST10, o qual é realizado sem algum problema. A nota final confirma o término com sucesso da simulação.

2.4 Extra

2.4.1 Compilação

Como segue na Figura 7, nenhum dos códigos obteve erros de compilação.

Figura 7: Compilação dos códigos.

```
# Compile of main.vhd was successful.
# Compile of testbench.vhd was successful.
# Compile of topmodule.vhd was successful.
VSIM 24>piles, 0 failed with no errors.
```

2.4.2 Códigos Diversos

Listagem 6: Código final da moedeira.

```
library IEEE;
  use IEEE.std_logic_1164.all;
  entity MOEDEIRA is
           A: in std_logic_vector(1 downto 0);
           clock: in std_logic;
           P, Tr25, Tr50: out std_logic
  end MOEDEIRA;
10
11
  architecture MOEDEIRA_ARCH of MOEDEIRA is
12
       type estado is (ESPR, ST25, ST50, ST75, ST10, ST12, TC75, TC50, TC25);
14
       signal currState, nextState : estado;
16
17
18
  begin
19
       sync_proc: process(clock)
20
21
       begin
             rising_edge(clock) then
22
               currState <= nextState;</pre>
23
           end if;
24
       end process sync_proc;
25
26
       comb_proc: process(currState, A)
27
28
       begin
29
           case currState is
               when ESPR =>
30
```

```
P <= '0';
31
                           Tr25 <= '0';
Tr50 <= '0';
32
33
                            case A is
34
                                 when "01" => nextState <= ST25;
when "10" => nextState <= ST50;</pre>
35
36
                                 when others => nextState <= ESPR;</pre>
37
                            end case;
38
39
                      when ST25 =>
40
                           P <= '0';
41
                            Tr25 <= '0';
42
                           Tr50 <= '0';
43
                            case A is
44
                                when "01" => nextState <= ST50;
when "10" => nextState <= ST75;
when "11" => nextState <= TC25;</pre>
45
46
47
                                  when others => nextState <= ST25;</pre>
48
49
                            end case;
50
                      when ST50 =>
51
                           P <= '0';
52
                           Tr25 <= '0';
53
                           Tr50 <= '0';
54
55
                            {\tt case}\ {\tt A}\ {\tt is}
                                 when "01" => nextState <= ST75;
when "10" => nextState <= ST10;
when "11" => nextState <= TC50;
when others => nextState <= ST50;</pre>
                                when "01"
56
57
58
59
60
                            end case;
61
                      when ST75 =>
62
                           P <= '0';
63
                           Tr25 <= '0';
64
                            Tr50 <= '0';
65
                            case A is
66
                                 when "01" => nextState <= ST10;
when "10" => nextState <= ST12;
when "11" => nextState <= TC75;</pre>
                                 when "01"
when "10"
67
68
69
                                 when others => nextState <= ST75;</pre>
70
71
                            end case;
72
73
                      when ST10 =>
                           P <= '1';
74
                           Tr25 <= ',0';
75
                           Tr50 <= '0';
76
77
                           nextState <= ESPR;</pre>
78
79
                      when ST12 =>
                           P <= '1';
Tr25 <= '0';
80
81
                           Tr50 <= '0';
82
                           nextState <= TC25;</pre>
83
84
                      when TC75 \Rightarrow
85
                         P <= '0';
86
                           Tr25 <= '1';
87
                           Tr50 <= '1';
88
                           nextState <= ESPR;</pre>
89
90
                      when TC50 =>
91
                           P <= '0';
92
                            Tr25 <= '0';
93
                           Tr50 <= '1';
94
95
                           nextState <= ESPR;</pre>
96
                      when TC25 =>
97
98
                          P <= '0';
                           Tr25 <= '1';
99
                           Tr50 <= '0';
100
                           nextState <= ESPR;</pre>
103
                      when others =>
```

Listagem 7: Top Module da moedeira.

```
1 library IEEE;
use IEEE.std_logic_1164.all;
4 entity TMMOEDEIRA is
5 end TMMOEDEIRA;
7 architecture TMMOEDEIRA_ARCH of TMMOEDEIRA is
      component MOEDEIRA is
              A: in std_logic_vector(1 downto 0);
10
               clock: in std_logic;
11
               P, Tr25, Tr50: out std_logic
12
          );
13
14
      end component;
15
      component TBMOEDEIRA is
16
17
          port (
              P, Tr25, Tr50: in std_logic;
18
19
               A: out std_logic_vector(1 downto 0);
20
               clock: out std_logic
          );
21
22
      end component;
23
      signal A : std_logic_vector(1 downto 0);
24
      signal P, Tr25, Tr50, clock : std_logic;
25
26
27 begin
      INT1 : MOEDEIRA port map(A, clock, P, Tr25, Tr50);
28
      INT2 : TBMOEDEIRA port map(P, Tr25, Tr50, A, clock);
29
  end TMMOEDEIRA_ARCH;
```

Listagem 8: Testbench da moedeira.

```
1 library IEEE;
use IEEE.std_logic_1164.all;
  entity TBMOEDEIRA is
4
      port (
           P, Tr25, Tr50: in std_logic;
           A: out std_logic_vector(1 downto 0);
           clock: out std_logic
9
10 end TBMOEDEIRA;
11
architecture TBMOEDEIRA_ARCH of TBMOEDEIRA is
13 begin
       process
14
15
       begin
           report "Iniciando teste..." severity NOTE;
16
17
           -- SETUP
18
           A <= "00";
19
           clock <= '1';
20
           wait for 250 ns;
21
           clock <= '0';
22
           wait for 250 ns;
23
           clock <= '1';
24
           report "Inicializacao, ESPR" severity NOTE;
25
26
           wait for 250 ns;
           assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
27
28
           assert (Tr50 = '0') report "Falha." severity ERROR;
29
30
```

```
-- ESPR => ESPR
31
             A <= "00";
32
             clock <= '0';
33
             wait for 250 ns;
34
             clock <= '1';
35
             report "A = 00 | ESPR => ESPR" severity NOTE;
36
             wait for 250 ns;
37
             assert (P = '0') report "Falha." severity ERROR; assert (Tr25 = '0') report "Falha." severity ERROR; assert (Tr50 = '0') report "Falha." severity ERROR;
38
39
40
             A <= "11";
41
             clock <= '0';
42
             report "A = 11 | ESPR => ESPR" severity NOTE;
43
             wait for 250 ns;
44
             clock <= '1';
45
             wait for 250 ns;
46
47
             assert (P = '0')
                                     report "Falha." severity ERROR;
             assert (Tr25 = '0') report "Falha." severity ERROR; assert (Tr50 = '0') report "Falha." severity ERROR;
48
49
50
             -- ESPR => ST25
51
             A <= "01";
             clock <= '0';
53
54
             wait for 250 ns;
             clock <= '1';
55
             report "A = 01 | ESPR => ST25" severity NOTE;
56
57
             wait for 250 ns;
             assert (P = '0') report "Falha." severity ERROR; assert (Tr25 = '0') report "Falha." severity ERROR;
58
59
             assert (Tr50 = '0') report "Falha." severity ERROR;
60
61
             -- ST25 => ST25
62
             A <= "00";
63
             clock <= '0';
64
             wait for 250 ns;
65
             clock <= '1';
66
             report "A = 00 | ST25 => ST25" severity NOTE;
67
             wait for 250 ns;
68
             assert (P = '0')
                                     report "Falha." severity ERROR;
69
             assert (Tr25 = '0') report "Falha." severity ERROR;
70
             assert (Tr50 = '0') report "Falha." severity ERROR;
71
72
73
             -- ST25 => TC25
             A <= "11";
74
             clock <= '0';
75
             wait for 250 ns;
76
             clock <= '1';
77
             report "A = 11 | ST25 => TC25" severity NOTE;
78
             wait for 250 ns;
79
             assert (P = '0') report "Falha." severity ERROR; assert (Tr25 = '1') report "Falha." severity ERROR;
80
81
             assert (Tr50 = '0') report "Falha." severity ERROR;
82
83
             -- TC25 => ESPR
84
             -- INDEPENDE DE A
85
             clock <= '0';
86
             wait for 250 ns;
87
             clock <= '1';
88
             report "A = XX | TC25 => ESPR" severity NOTE;
89
90
             wait for 250 ns;
             assert (P = '0')
                                     report "Falha." severity ERROR;
91
             assert (Tr25 = '0') report "Falha." severity ERROR;
92
             assert (Tr50 = '0') report "Falha." severity ERROR;
93
94
             -- ESPR => ST25
             A <= "01";
96
             clock <= '0';
97
             wait for 250 ns;
98
             clock <= '1';
99
             report "A = 01 | ESPR => ST25" severity NOTE;
100
             wait for 250 ns;
             assert (P = '0') report "Falha." severity ERROR; assert (Tr25 = '0') report "Falha." severity ERROR;
```

```
assert (Tr50 = '0') report "Falha." severity ERROR;
104
105
             -- ST25 => ST50
106
             A <= "01";
             clock <= '0';
108
             wait for 250 ns;
109
             clock <= '1';
             report "A = 01 | ST25 => ST50" severity NOTE;
111
112
             wait for 250 ns;
             assert (P = '0')
                                     report "Falha." severity ERROR;
113
             assert (Tr25 = '0') report "Falha." severity ERROR;
114
             assert (Tr50 = '0') report "Falha." severity ERROR;
116
             -- ST50 => ST50
117
             A <= "00";
clock <= '0';
118
119
120
             wait for 250 ns;
             clock <= '1';
             report "A = 00 | ST50 => ST50" severity NOTE;
122
             wait for 250 ns;
123
             assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
124
125
126
127
             -- ST50 => TC50
128
             A <= "11";
clock <= '0';
129
130
             wait for 250 ns;
131
             clock <= '1';
132
             report "A = 11 | ST50 => TC50" severity NOTE;
133
             wait for 250 ns;
134
             assert (P = '0')
                                     report "Falha." severity ERROR;
135
             assert (Tr25 = '0') report "Falha." severity ERROR;
136
             assert (Tr50 = '1') report "Falha." severity ERROR;
137
138
             -- TC50 => ESPR
139
             -- INDEPENDE DE A
140
             clock <= '0';
141
             wait for 250 ns;
142
             clock <= '1';
143
144
             report "A = XX | TC50 => ESPR" severity NOTE;
             wait for 250 ns;
145
146
             assert (P = '0')
                                    report "Falha." severity ERROR;
             assert (Tr25 = '0') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
147
148
             -- ESPR => ST50
             A <= "10";
             clock <= '0';
152
             wait for 250 ns;
clock <= '1';</pre>
153
154
             report "A = 10 | ESPR => ST50" severity NOTE;
             wait for 250 ns;
156
             assert (P = '0')
                                     report "Falha." severity ERROR;
157
             assert (Tr25 = '0') report "Falha." severity ERROR;
158
             assert (Tr50 = '0') report "Falha." severity ERROR;
159
160
             -- ST50 => ST75
161
162
             A <= "01";
             clock <= '0';
163
             wait for 250 ns;
164
165
             clock <= '1';
             report "A = 01 | ST50 => ST75" severity NOTE;
166
             wait for 250 ns;
167
             assert (P = '0')
                                    report "Falha." severity ERROR;
             assert (Tr25 = '0') report "Falha." severity ERROR; assert (Tr50 = '0') report "Falha." severity ERROR;
169
170
171
             -- ST75 => ST75
172
173
             A <= "00";
             clock <= '0';
174
             wait for 250 ns;
175
             clock <= '1';
176
```

```
report "A = 00 | ST75 => ST75" severity NOTE;
177
              wait for 250 ns;
178
              assert (P = '0') report "Falha." severity ERROR; assert (Tr25 = '0') report "Falha." severity ERROR;
179
180
              assert (Tr50 = '0') report "Falha." severity ERROR;
181
182
              -- ST75 => TC75
183
184
              A <= "11";
185
              clock <= '0';
              wait for 250 ns;
186
              clock <= '1';
187
              report "A = 11 | ST75 => TC75" severity NOTE;
188
              wait for 250 ns;
189
              assert (P = '0')
                                       report "Falha." severity ERROR;
              assert (Tr25 = '1') report "Falha." severity ERROR; assert (Tr50 = '1') report "Falha." severity ERROR;
191
192
193
              -- TC75 => ESPR
-- INDEPENDE DE A
194
195
              clock <= '0';
196
              wait for 250 ns;
197
              clock <= '1';
              report "A = XX | TC75 => ESPR" severity NOTE;
199
              wait for 250 ns;
200
              assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
201
202
              assert (Tr50 = '0') report "Falha." severity ERROR;
203
204
              -- ESPR => ST25
205
              A <= "01";
206
              clock <= '0';
207
              wait for 250 ns;
208
              clock <= '1';
209
              report "A = 01 | ESPR => ST25" severity NOTE;
210
              wait for 250 ns;
211
              assert (P = '0')
                                       report "Falha." severity ERROR;
212
              assert (Tr25 = '0') report "Falha." severity ERROR; assert (Tr50 = '0') report "Falha." severity ERROR;
213
214
215
              -- ST25 => ST75
216
217
              A <= "10";
              clock <= '0';
218
219
              wait for 250 ns;
              clock <= '1';
220
              report "A = 10 | ST25 => ST75" severity NOTE;
221
              wait for 250 ns;
              assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
223
224
              assert (Tr50 = '0') report "Falha." severity ERROR;
225
226
              -- ST75 => ST12
227
              A <= "10";
228
              clock <= '0';
229
              wait for 250 ns;
230
              clock <= '1';
231
              report "A = 10 | ST75 => ST12" severity NOTE;
232
              wait for 250 ns;
233
              assert (P = '1')
                                       report "Falha." severity ERROR;
234
              assert (Tr25 = '0') report "Falha." severity ERROR;
235
              assert (Tr50 = '0') report "Falha." severity ERROR;
236
237
238
              -- ST12 => TC25
              -- INDEPENDE DE A
239
              clock <= '0';
240
              wait for 250 ns;
241
              clock <= '1';
242
              report "A = XX | ST12 => TC25" severity NOTE;
243
              wait for 250 ns;
244
             assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '1') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
245
246
247
248
              -- TC25 => ESPR
249
```

```
-- INDEPENDE DE A
250
             clock <= '0';
251
             wait for 250 ns;
252
             clock <= '1';
253
             report "A = XX | TC25 => ESPR" severity NOTE;
254
             wait for 250 ns;
255
             assert (P = '0')
                                     report "Falha." severity ERROR;
256
             assert (Tr25 = '0') report "Falha." severity ERROR;
257
258
             assert (Tr50 = '0') report "Falha." severity ERROR;
259
             -- ESPR => ST25
260
             A <= "01";
261
             clock <= '0';
262
             wait for 250 ns;
263
             clock <= '1';
264
             report "A = 01 | ESPR => ST25" severity NOTE;
265
266
             wait for 250 ns;
             assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
267
268
269
270
271
             -- ST25 => ST75
             A <= "10";
272
             clock <= '0';
273
             wait for 250 ns;
274
             clock <= '1';
275
             report "A = 10 | ST25 => ST75" severity NOTE;
276
             wait for 250 ns;
277
             assert (P = '0')
                                     report "Falha." severity ERROR;
278
             assert (Tr25 = '0') report "Falha." severity ERROR;
279
             assert (Tr50 = '0') report "Falha." severity ERROR;
280
281
             -- ST75 => ST10
282
             A <= "01";
283
             clock <= '0';
284
             wait for 250 ns;
285
             clock <= '1';
286
             report "A = 01 | ST75 => ST10" severity NOTE;
287
             wait for 250 ns;
288
             assert (P = '1') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
289
290
291
292
             -- ST10 => ESPR
293
             -- INDEPENDE DE A
294
             clock <= '0';
             wait for 250 ns;
296
             clock <= '1';
297
             report "A = XX | ST10 => ESPR" severity NOTE;
298
             wait for 250 ns;
299
             assert (P = '0')
                                     report "Falha." severity ERROR;
300
             assert (Tr25 = '0') report "Falha." severity ERROR;
301
             assert (Tr50 = '0') report "Falha." severity ERROR;
302
303
             -- ESPR => ST50
304
             A <= "10";
305
             clock <= '0';
306
             wait for 250 ns;
307
308
             clock <= '1';
             report "A = 10 | ESPR => ST50" severity NOTE;
309
             wait for 250 ns;
310
311
             assert (P = '0')
                                     report "Falha." severity ERROR;
             assert (Tr25 = '0') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
312
313
314
              -- ST50 => ST10
315
             A <= "10";
316
317
             clock <= '0';
             wait for 250 ns;
318
             clock <= '1';
319
             report "A = 10 | ST50 => ST10" severity NOTE;
320
             wait for 250 ns;
321
             assert (P = '1') report "Falha." severity ERROR;
322
```

```
assert (Tr25 = '0') report "Falha." severity ERROR;
323
               assert (Tr50 = '0') report "Falha." severity ERROR;
324
325
               -- ST10 => ESPR
326
               -- INDEPENDE DE A
327
               clock <= '0';
328
               wait for 250 ns;
329
               clock <= '1';
330
331
               report "A = XX | ST10 => ESPR" severity NOTE;
              wait for 250 ns;
assert (P = '0')
332
              assert (P = '0') report "Falha." severity ERROR;
assert (Tr25 = '0') report "Falha." severity ERROR;
assert (Tr50 = '0') report "Falha." severity ERROR;
333
334
335
336
              report "Teste finalizado." severity NOTE;
337
338
              wait;
339
         end process;
340 end TBMOEDEIRA_ARCH;
```