



TECHNICKÁ UNIVERZITA V LIBERCI
Fakulta mechatroniky, informatiky
a mezioborových studií



Technologie číslicových obvodů

Prof. Ing. Ondřej Novák, CSc.
ITE



evropský
sociální
fond v ČR



EVROPSKÁ UNIE



MINISTERSTVO ŠKOLSTVÍ,
MLÁDEŽE A TĚLOVÝCHOVY




Projekt ESF CZ.1.07/2.2.00/28.0050
**Modernizace didaktických metod
a inovace výuky technických předmětů.**


INVESTICE DO ROZVOJE VZDĚLÁVÁNÍ

Diodová logika


DL:




DL: nepoužívá se, nemožnost invertovat signál, degradace logických úrovní



DTL: velký logický zdvih, šumová imunita, malá rychlost, použití v průmyslových výrobcích se silným rušením




TTL: Je-li některý ze vstupů v log0, T1 otevřen, T2 a T4 uzavřen, T3 otevřen. Jsou-li všechny vstupy v log1, T1, T3 uzavřeny, T2 a T4 otevřeny.




TTL

- s pasivním výstupem (T1, T2)
- s aktivním výstupem (T1, T2, T3, T4)
- s otevřeným kolektorem
(možnost montážního součinu)
- H-rychlá, N-normální, L-nízká spotřeba, S-se Schotkyho diodami (zabraňují saturaci transistorů), LS nízká spotřeba + Schotkyho diody

Vstupní charakteristika invertoru TTL




Převodní charakteristika invertoru TTL



U_A - vstupní napětí,
 U_Y - výstupní napětí.
 0,8 V – max. hodnota U_A
 odpovídající log. 0,
 2,0 V – min. hodnota
 U_A odpovídající log.
 2,4 V – max. hodnota U_Y
 odpovídající log. 0
 0,4 V – min. hodnota U_Y
 odpovídající log. 0
 U_r – překlápěcí úroveň
 vstupního napětí

Logické úrovně




NM – odolnost proti šumu (noise margin)


$$NM_H = V_{OH} - V_{IH}$$

$$NM_L = V_{IL} - V_{OL}$$


Zatěžovací charakteristika



Odběrová charakteristika invertoru TTL




TTL s otevřeným kolektorem



ECL technologie

- emitter-coupled logic
- nejrychlejší logika ($t_p < 0,1 \text{ ns}$, 1995)
- používá bipolárních transistorů mimo oblast saturace
- veliká spotřeba energie (40 mW-hradlo)

Logický člen emitorově vázaný ECL




P-MOS technologie

- kanál typu P
- historická technologie
- nyní se nepoužívá pro nové návrhy


N-MOS technologie

- kanál typu N
- snadná integrace, hradla zaberou málo místa na IO
- obvody VLSI (paměti, mikroprocesory)
- H-MOS zdokonalená verze N-MOS technologie,
 $t_p = 1 \text{ ns}$, 1 mW/hradlo


Převodní charakteristika invertoru NMOS



NMOS hradlo




NMOS hradlo NOR




Náhradní schéma

CMOS technologie


Invertor: Při přivedení napětí log. 1 na A T1 se otevře, T2 zůstane uzavřen. Při přivedení napětí 0V se otevře T2 a uzavře T1




A	X
0	1
1	0




Hradlo NAND v CMOS technologii




A	B	X
0	0	1
0	1	1
1	0	1
1	1	0




Hradlo NOR v CMOS technologii



A	B	X
0	0	1
0	1	0
1	0	0
1	1	0




Třívstupové NOR3 hradlo




AND-OR-INVERT v CMOS

a)



b)



CMOS

- **transistory s kanály obou typů**
- **historicky velké zpoždění (100 ns)**
- **v současnosti t_p i méně než 1 ns**
- **v klidovém stavu téměř nulová spotřeba energie**
- **spotřeba energie $\sim$ frekvenci změn stavů**


BiCMOS

- **Bipolární i CMOS transistory v jednom IO**
- **Spojuje výhody obou technologií**
- **Technologicky náročné**

BiCMOS technologie


- **velká rychlost**
- **velký výstupní výkon**
- **malá spotřeba v klidovém stavu**
- **zpoždění téměř nezávislé na zatížení**

NAND:



Přenosové hradlo:


- ideální vypínač (switch)
- složené z pMOS a nMOS transistoru
- přenos signálu z A do B nebo z B do A jestliže $EN = 1$
- vysoká impedance mezi A a B jestliže $EN = 0$
- složeno z nMOS a pMOS transistoru – nMOS dobře vede log. 0, pMOS log. 1



hodnoty X a Z

- X- nepovolená hodnota, chybový stav, kdy není zřejmé jestli je dosažena log. 0 nebo 1. Zpravidla signalizuje chybu návrhu nebo poruchu obvodu. Někdy X využito pro označení hodnoty „Don't care“


- Z – vysoká impedance, plovoucí stav, odpojeno. Třístavový buffer:




<i>E</i>	<i>A</i>	<i>Y</i>
0	0	Z
0	1	Z
1	0	0
1	1	1

Vývoj technologií


Complexity




Power Supply Scaling





I/O Performance



Packaging Technology



Řady logických obvodů



AHC

- ✓ 8.5-ns speed (5 V)
- ✓ 13.5-ns speed (3.3 V)
- ✓ -8/-8-mA drive (5 V)
- ✓ -4/-4-mA drive (3.3 V)
- ✓ 5-V or 3.3-V V_{CC}
- ✓ 5-V input tolerant
- ✓ 4 WW sources

LVC

- ✓ 6.5-ns speed
- ✓ -24/24-mA drive
- ✓ Ultra-low (20 μ A) standby power
- ✓ 3 WW sources
- ✓ Bus hold
- ✓ 5-V tolerant
- ✓ Gate functions
- ✓ Partial power down

LVT

- ✓ 4-ns speed
- ✓ -32/64-mA drive
- ✓ Low (90 μ A) standby power
- ✓ 3 WW sources
- ✓ Bus hold
- ✓ 5-V tolerant
- ✓ Hot insertion

ALVC

- ✓ 3-ns speed
- ✓ -24/24-mA drive
- ✓ Ultra-low (40 μ A) standby power
- ✓ 3 WW sources
- ✓ Bus hold


ALVT


- ✓ 2.4-ns speed
- ✓ -32/64-mA drive
- ✓ Low (90 μ A) standby power
- ✓ 2 WW sources
- ✓ Bus hold
- ✓ 5-V tolerant
- ✓ Hot insertion
- ✓ Auto 3-state

AVC

- ✓ < 2-ns speed
- ✓ -12/12-mA drive
- ✓ Ultra-low (40 μ A) standby power
- ✓ 2 WW sources
- ✓ Bus hold
- ✓ 3.3-V tolerant
- ✓ Partial power down

Životní cyklus logických řad








Srovnání parametrů různých technologií

	TTL			CMOS*		ECL	
	74 LS	74 AS	74 ALS	74 C	74 HC	10K	100K
Napájecí napětí [V]	5	5	5	5	5	-5,2	-4,5
Max U _{OL} [V]	0,5	0,5	0,5	0,4	0,4	-1,7	-1,7
Min U _{OH} [V]	2,7	2,7	2,7	4,2	4,2	-0,9	-0,9
Max U _{IL} [V]	0,8	0,8	0,8	1,0	1,0	-1,4	-1,4
Min U _{IH} [V]	2,0	2,0	2,0	3,5	3,5	-1,2	-1,2
NM _H [V]	0,7	0,7	0,7	0,7	0,7	0,3	0,3
NM _L [V]	0,3	0,3	0,3	0,6	0,6	0,3	0,3
Logický zdvih [V]	2,0	2,0	2,0	3,8	3,8	0,8	0,8
Výkonová ztráta [mW]	2	20	1	~0	0	24	40
Zpoždění [ns]	10	1,5	4	30	10	2	0,75
Fan-out	100	10	100	>100	>100	10	10

*Měřeno při proudu I_{OL}=4 mA. Při I_{OL}=0,2 mA, U_{OL}= 0,1V, U_{OH}= 4,8 V.


Základní typy hradel podle výskytu v různých technologiích

Název	Značka	Typ	Počet na čipu	Číslo obvodu					
				74XX	ALS	AS	F	LS	C
AND		2 vstupy	4	7408	×	×	×	×	×
		3 vstupy	3	7411	×	×	×	×	
		4 vstupy	2	7421	×	×	×	×	
NAND		2 vstupy	4	7400	×	×	×	×	×
		3 vstupy	3	7410	×	×	×	×	×
		4 vstupy	2	7420	×	×	×	×	×
		8 vstupů	1	7430	×	×	×	×	×
		13 vstupů	1	74133	×		×		
OR		2 vstupy	4	7432	×	×	×	×	×
		3 vstupy	3	---					
		4 vstupy	2	74802		×			
NOR		2 vstupy	4	7402	×	×	×	×	×
		3 vstupy	3	7427	×	×	×	×	
		4 vstupy	2	7425					
		5 vstupů	2	74260			×		
		8 vstupů	1	---					


Název	Značka	Typ	Počet na čipu	Číslo obvodu					
				74XX	ALS	AS	F	LS	C
INVERT			6	7404	×	×	×	×	×
			8	74240	×		×	×	×
BUFFER			6	74365	×	×	×	×	
			8	74241/244 (--541/--544)	×		×	×	×
XOR		2 vstupy	4	7486/386 (--135)	×		×	×	×
XNOR		2 vstupy	4	74266 (--135)				×	
AOI		2-2 vstupy	2	7450/51			×	×	
		2-2-2-2 vstupy	1	7453/54				×	

Napět'ové úrovně různých technologií


bipolar TTL
 $V_{CC} = +5 \pm 5\%$



HC
 $V_{DD} = +5$



HCT
 $V_{DD} = +5$




Napět'ové úrovně různých technologií

CMOS (4000, 74C)

$$V_{DD} = +5$$




$$V_{DD} = +12$$



ECL 10.000

$$V_{EE} = -5.2 \pm 5 \%$$



Kompatibilita obvodů TTL a CMOS

- **Napět'ové úrovně srovnatelné**
- **Výstupní impedance CMOS příliš velká na to, aby vytvořila potřebný proud nutný pro buzení vstupu TTL hradla. Možno budit obvody řady LS (vysoká vstupní impedance)**

Logický zdvih

udává rozdíl mezi typickými hodnotami napětí H a L.

Statický příkon


spotřeba el. energie za jednotku času (mW)

Vstupní a výstupní větvení


hodnota vstupního větvení odpovídá počtu standartních vstupů, kterým by daný vstup zatěžoval napájecí výstup.

výstupní větvení (logický zisk) - počet vstupů, připojených k danému výstupu. Maximální počet standartních připojitelných vstupů se tabeluje.

Statická odolnost proti rušení




Signál s dlouhým náběhem



Vliv logického signálu s dlouhým náběhem

Skutečný průběh signálu, zpoždění



Zpoždění

t_{PHL} zpoždění reakce výstupu hradla oproti jeho vstupu, jestliže dochází ke změně výstupu z log1 na log0.

t_{PLH} ... z log0 na log1

t_p charakteristické zpoždění (střední hodnota t_{PLH} a t_{PHL}).

Přípustné změny napáj. napětí

- TTL 5%
- CMOS + 300%

Maximální pracovní kmitočet

- převrácená hodnota součtu zpoždění zřetězených hradel zvětšená o příslušné části délek náběhových a doběhových hran.