


- 1) Nakreslete zatěžovací charakteristiku invertoru TTL, vyznačte v ní významné hodnoty.



Křivka vlevo - když zvyšujeme odběr z pinu kde je log1, snížíme ho až do fáze, kdy poklesne napětí na pinu pod úroveň log1.
Křivka dole vpravo - naopak když začneme zatěžovat log0 na pinu, postupně se dostaneme nad úroveň log0 a jsme opět v nedefinovaném stavu.

2) Moorův zákon

Moorův zákon tvrdí, že každých zhruba 18 měsíců dojde ke zdvojnásobení počtu tranzistorů na stejné ploše za stejnou cenu.

3) BiCMOS technologie

- jeden tranzistor vždy otevřený, jeden vždy uzavřený
- nulová klidová spotřeba
- odolnost vůči šumu
- využití nízké vstupní impedance CMOS pro spínání velkovýkonových TTL

4) Vysvětlení s-term, p-term, minterm, maxterm

- term je výraz obsahující proměnné pouze v přímém a negovaném tvaru a za použití pouze OR a AND
- s-term = pouze součtový, obsahuje pouze OR
- p-term = pouze součinnový, obsahuje pouze AND
- minterm = P-term obsahující všechny nezávislé proměnné (např. XY' , $X'Y$, ...)
- maxterm = S-term obsahující všechny nezávislé proměnné (nepř. $X+Y'$, $X'+Y$, ...)

5) Kdy nastane přetečení u binární sčítačky

- když součtem dvou záporných čísel vznikne kladné číslo NEBO když součtem dvou kladných čísel vznikne záporné číslo


6) Základní bloky FPGA, čím se liší od CPLD, PLD

- PLD - pevně dané struktury, AND vstup a OR výstup, programovatelné pomocí FUSE
- CPLD - Complex PLD, složitější PLD, vrstevnaté
- FPGA - pravidelná struktura programovatelných bloků, propojených vodorovně či svisle pomocí propojovacích matic
- FPGA mají většinou už zabudované speciální obvody, jako je čítač hodinového signálu, správa periférií, ...

- FPGA bloky - LUT, FF, CLB

7) Nakreslete principiální schéma dekodéru z bin kódu 1 z 5

A	B	C	Y1	Y2	Y3	Y4	Y5
0	0	0	1	0	0	0	0
0	0	1	0	1	0	0	0
0	1	0	0	0	1	0	0
0	1	1	0	0	0	1	0
1	0	0	0	0	0	0	1




8) Obvody s třetím stavem, k čemu se používají, schema

- třetí stav = s vysokou Impedancí
- při návrhu sběrnic
- komponentům, jež nejsou zrovna relevantní, jsou ve stavu vysoké impedance - tedy nezahlcují sběrnici a procesor může v klidu komunikovat s vybranou komponentou

9) Rozlišení klopáků podle reakce na hrany


- náběžná
- sestupná
- obě

10) Obvod na obrázku, jeho funkce



- Obvod je D-latch, což je typ paměťového registru

11) Obvod na obrázku, k čemu slouží



- přímo mapovaná cache
- adresa přivedena na dekodér, ten vybere řádek z tabulky, tagy se pak porovnají v komparátoru = rozhodnutí, zda tam data jsou, či ne

12) Stručně popsat kroky algoritmu Quine-McCluskey

- vyjádření všech jedničkových stavů binárně
- stavové indexy příslušných řádků
- skupiny jednic, dvojic, čtveřic a osmic jedniček
- stavové indexy
- všechny sousední dvojice (liší se o jedničku)


- sestavení minimálního výrazu

13) BCD to 7seg, NANDy a minimalizovat

1	1	1	1
1	0	1	0
x	x	x	x
1	1	x	x


$$Y = \overline{C}\overline{D} + \overline{A}\overline{B}\overline{D} + A\overline{B}\overline{D} + \overline{B}\overline{C}D$$

$$\rightarrow \overline{C}\overline{D} + \overline{A}\overline{B}\overline{D} + A\overline{B}\overline{D} + \overline{B}\overline{C}D$$



14)

- 14) Navrhnete synchronní sekvenční obvod se třemi vstupy x1, x2 a x3 s jedním výstupem z. Obvod po přivedení vektoru s lichou paritou na vstupu vygeneruje na výstupu z posloupnost 1010 nezávisle na dalších hodnotách přivedených na x (5 bodů)



S_t	Q_{1t}	Q_{2t}	X	S_{t+1}	Q_{1t+1}	Q_{2t+1}	Y
S_0	0	0	0 0 0	S_0	0	0	0
			0 0 1	S_1	0	1	0
			0 1 0	S_1	0	1	0
			0 1 1	S_0	0	0	0
			1 0 0	S_1	0	1	0
			1 0 1	S_0	0	0	0
			1 1 0	S_0	0	0	0
			1 1 1	S_1	0	1	0
S_1	0	1	X	S_2	1	0	1
S_2	1	0	X	S_3	1	1	0
S_3	1	1	X	S_0	0	0	1

		CDE							
		000	001	011	010	110	111	101	100
A	00	0	1	3	2	6	7	5	4
	01	8	9	11	10	14	15	13	12
	11	24	25	27	26	30	31	29	28
	10	16	17	19	18	22	23	21	20
		E				D			
		E				E			

15) nesmysl

16) Maxterm? Příklad pro obvod se 4 proměnnými.

- maxterm je pouze součtový s-term který obsahuje všechny nezávislé proměnné
- př. $a + b' + c + d'$

17) Prahovou funkci s prahem 0Bh ze čtyř proměnných UNDF

- prahová funkce - obsahuje jedničky od určité hodnoty
- MNDF - negace když 0 (MNKF negace, když 1)
- UNDF - součet všech mintermů

	A	B	C	D	Y		A	B	C	D	Y	
0	0	0	0	0	0	8	1	0	0	0	0	UNDF (úplná normální disjunktivní forma) - logický výraz tvořený součtem všech mintermů (součinů) UNDF = $\bar{a}\bar{b}cd + \bar{a}b\bar{c}d + \bar{a}b\bar{c}\bar{d} + \bar{a}b\bar{c}d + \bar{a}b\bar{c}\bar{d} + \bar{a}b\bar{c}d + \bar{a}b\bar{c}\bar{d} + \bar{a}b\bar{c}d$
1	0	0	0	1	0	9	1	0	0	1	0	
2	0	0	1	0	0	10	1	0	1	0	0	
3	0	0	1	1	0	11	1	0	1	1	1	
4	0	1	0	0	0	12	1	1	0	0	1	
5	0	1	0	1	0	13	1	1	0	1	1	
6	0	1	1	0	0	14	1	1	1	0	1	
7	0	1	1	1	0	15	1	1	1	1	1	

18) Rozdíl mezi jednoportovou a dvouportovou pamětí

- **jednoportová** má jednu adresovou sběrnici
- jeden vstup určuje, zda čtu nebo zapisuji
- **dvouportová** má dvě sady nezávislých kompletních obvodů (data, adresa, signály)
- možnost současného přístupu více zařízení s různými požadavky

19) Faktorizace obvodu? Příklad využití pro minimalizaci návrhu log obvodu

- faktorizace = proces kdy se použije jeden výstup jako vstup dalších větví a pak se znovu spojí - zjednodušení
- nelze získat systematickou minimalizací, ale využitím smíšených forem a vytýkáním
→ využití méně hradel


Příklad: $f = x_2 \bar{x}_3 \bar{x}_5 x_6 x_7 x_8 + x_1 x_2 \bar{x}_3 \bar{x}_5 \bar{x}_6 x_7 x_8 + f_1(x_1, \dots, x_8)$

Faktorizace (vytýkání): $f = x_2 \bar{x}_3 \bar{x}_5 x_7 (x_6 x_8 + x_1 \bar{x}_6 \bar{x}_8) + f_1(x_1, \dots, x_8)$


20) Jaké jsou základní rozdíly mezi obvody technologie ECL a CMOS?

- ECL - nejrychlejší, velká spotřeba, bipolární tranzistory
- CMOS - pomalejší, vysoká napěťová tolerance, v klidovém stavu téměř nulová spotřeba, unipolární tranzistory

21) Schéma 4bit synchronního čítače s paralelní přenosem




22) Co to je? Uvést max zpoždění logického signálu, který se může tímto obvodem šířit



- generování/ kontrola parity
- max zpoždění je dané počtem XORů krát zpoždění XORu

23) Co to na obr. a popiš fci



- Realizace úplné jednobitové sčítačky tvořené z polosčítaček - součet jednobit. čísel

24) Uveď posloupnost stavů procesoru, kterými prochází při provádění instrukce

- 1) Načtení instrukce
- 2) dekódování instrukce
- 3) načtení operandů

4) provedení instrukce

5) zapsání výsledku

25) Co je logický zdvih? Je tato veličina využitelná k popisu vlastností CMOS log. obvodů?

- napěťový rozdíl mezi log 0 a log 1 (hodnota překlenutí)
- ano je

26) Co je dynamický hazard a jak vzniká?

- u překlopení mezi 0 a 1 a naopak
- vytvoří zámkrit, zpravidla tomu předchází statický hazard


27) Co je statický hazard a jak vzniká?

- krátká změna logické hodnoty tam, kde neměla nastat
- způsoben nestejnou rychlostí v log. hradlech (různá zpoždění)

28) Je možné převést automat typu Moore na Mealy tak, aby měli stejnou funkci?

- ano lze pokud mají stejnou vstupní a výstupní abecedu
- Moore má o jeden stav více

29) Nakreslete Johnsonův čítač a napište kolik stavů generuje?




- Generuje $2 \times N$ stavů


30) Logický zisk

- Počet vstupů připojených k danému výstupu
- "kolik vstupů dáš na jeden výstup aniž bys zprznil signál"
- TTL = 10

31) Nakreslete schéma sčítačky-odčítačky v doplňkovém kódu včetně detekce přetečení



32) Nakreslete převodní charakteristiku CMOS



Obr. 19: Přebodní charakteristika invertoru CMOS

33) Zakázkové × programovatelné ASIC procesory

- **programovatelné** si může zákazník upravit sám na místě
- → mohou být pomalejší z důvodu nevyužití všech možností
- **zakázkové** jsou vyráběné už pro konkrétní účel, jsou optimalizované pro daný účel

34) Popište funkci liché parity pomocí UNDF, UNKF

- může být cokoliv jiného, prostě pravdivostní tabulka
- UNDF hledám jedničku, 0 s negací, 1 bez negace, součet součinů
- UNKF hledám nulu, 1 s negací, 0 bez negace, součin součtů

a	b	c	d	f
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

$$\text{UNDF} = \bar{a}\bar{b}\bar{c}d + \bar{a}\bar{b}cd + \bar{a}b\bar{c}d + \bar{a}bcd + a\bar{b}\bar{c}d + a\bar{b}cd + ab\bar{c}d + abcd$$

$$\text{UNKF} = (a+b+c+d) \cdot (a+b+c\bar{d}) \cdot (a+b\bar{c}d) \cdot (a+\bar{b}+c+d) \cdot (a+\bar{b}+c\bar{d}) \cdot (a+\bar{b}+c+d) \cdot (a+\bar{b}+c\bar{d}) \cdot (a+\bar{b}+c+d)$$

35) Kritéria minimality log výrazů

- minimum termů
- minimum nezávislých proměnných
- minimum negací


36) Kombinační obvod?

- jedná se o obvod, jehož výstup je daný pouze kombinací vstupů, jež jsou realizovány pomocí kombinační logiky (log.hradel)

37) CLB a LUT ?

- CLB = konfigurovatelný logický obvod
- LUT = LookUp Table, vyhledávací tabulka
- obojí patří k FPGA

38) Schéma 2 bitového posuvného registru s možností přepínače ze série na paralelní




obr. 7.30

39) Přímý implikant logické funkce


- Implikant = p-term/s-term, který implikuje logickou funkci = tvoří
- Přímý implikant = implikant, který po vypuštění jakékoliv proměnné přestává být implikantem (maxterm, minterm)

40) Odběrová charakteristika invertoru TTL



41) Pojmy Tset a Thold v oboru hranových flipflopů


- jedná se o časy, po které musí hodnota zůstat stabilní, aby nedošlo k znehodnocení signálu



Obr. 47: Význam parametrů tset a thold


42) Plně asociativní cache

- každý řádek má vlastní komparátor (oproti přímo mapované)



43) Popište, jakým způsobem je prováděno násobení dvou čísel v HW násobičce

- sekvenční logika



44) Asynchronní čítač

- asynchronní čítač je takový, když hrana každého následujícího paměťového členu je výstup předchozího členu
- opakem synchronního, tam jsou všechny paměťové členy synchronizovány pomocí jednoho hodinového signálu

45) Jak se liší GAL a FPGA

- GAL se skládá z generických logických obvodů, makrobuňky, tvořené polem AND a OR, každý takový blok obsahuje vlastní registr pro uchování hodnoty, synchronně, pro implementaci POS, SOP využívá makrobuňky
- FPGA se skládá z vlastních funkčních logických konfigurovatelných bloků, pro ukládání aritmetických koeficientů používá LUT - "matice funkcí"

46) Úplný soubor logických funkcí

- NAND, NOR - pomocí těchto základních funkcí lze vyjádřit jakoukoliv logickou funkci

Druhá část

1) Jaké znáte typy programovatelných obvodů? Co je to Look-up table (LUT)?
Nakreslete její možné principiální schéma.

GAL, PAL, PLD, CPLD, FPGA, ..

LUT je tabulka pro hledání paměti u FPGA

2) Nakreslete principiální schéma dekodéru z binárního kódu do kódu 1 ze 4.


viz ad.) 7

3) Určete jaké analogové napětí bude na výstupu 10 bitového DA převodníku, jestliže jeho rozsah je od -5 V do +5 V a na jeho vstupu je číslo: 01 1100 1110. Převodník používá posunutého binárního kódu.

→ 462, 512 by bylo 0 V, 0-512 bin odpovídá -5V - 0 pak $(512-462)/512$ na procenta, $\times -5V$


→ -0,488 V na výstupu

4) Nakreslete schéma synchronního 4 bitového čítače tvořeného klopnými obvody typu JK s možností asynchronního resetu.



6) Nakreslete schéma zapojení lineárního zpětnovazebního posuvného registru (LFSR) a uveďte k čemu je možné jej využít.

třeba tohle



-generátor pseudonáhodných čísel, kryptografie - proudové šifry

7) Co je to dynamický hazard a jak vzniká?


- dynamický hazard je záskok na výstupu, při změně hodnoty se objeví nesprávná hodnota, nejčastěji mu předchází statický hazard

8) Co je prioritní kodér? Navrhněte schéma zapojení, které bude realizovat prioritní kodér 4 na 2. K realizaci použijte hradel NAND, minimalizaci proveďte pomocí úpravy algebraického výrazu.

- klopný obvod, který "komprimuje" $2n$ vstupů na n vstupů - stavy odpovídají prioritě


4 až 2 Prioritní Encoder

I_3	I_2	I_1	I_0	O_1	O_0	PROTI
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
1	X	X	X	1	1	1



- $O_1 = C + D$
- $O_0 = D + C'B$

10) Nakreslete schéma tříbitové sério-paralelní sčítačky. Kolik taktů trvá sečtení dvou osmibitových čísel?




11) Na Karnaughově mapě pro tři proměnné abc vyznačte sousední pole k poli reprezentujícímu term $A'B'C'$.

původní pole			

easy

12) Nakreslete schéma zapojení "ošetřeného tlačítka". měli jsme to v cviku


13) Nakreslete schéma 4 bitového asynchronního čítače tvořeného D klopnými obvody.



14) Jaký je rozdíl mezi seriovou a paralelní dvojkovou sčítačkou?

sériová - jednodušší ale pomalejší - trvá n taktů než to sečtu = Nkrát pomalejší než paralelní

15) Nakreslete principiální schéma zapojení obvodu GAL.



16) Pomocí algebraických úprav nalezněte MNDF funkce f:


$$f = x'y + y'zu + xy'(z+u) + y'z'u'$$

boolova algebra

17) Uveďte z jakých částí se skládá paměťový podsystém počítače a jak jednotlivé subsystémy sdílejí data.

- registry
- cache - statická RAM
- hlavní paměť - dynamická RAM
- vnější paměť - HDD, SSD
- záložní paměť.

18) Nakreslete principiální schéma zapojení MS RS klopného obvodu a uveďte jeho pravdivostní tabulku.




J	K	Q^{t+1}	$\overline{Q^{t+1}}$
0	0	Q^t	$\overline{Q^t}$
1	0	1	0
0	1	0	1
1	1	$\overline{Q^{t+1}}$	Q^t

19) Uveďte princip zápisu a čtení informace dynamické paměti RAM.

Sračka


21) Nakreslete schéma 2 bitového posuvného registru s možností přepínání mezi paralelním a sériovým vstupem tvořeného klopnými obvody typu D.



22) Jak analyzujeme v kombinačních obvodech statický hazard?

- časový diagram včetně příslušných zpoždění na log.hradlech
- simulací

24) Jaký obvod je na druhém obrázku. Popište jeho funkci.



- vpravo - invertor s MOSFETY

25) Upravte logický výraz vyjadřující funkci f tak, aby tato funkce byla popsána pomocí minimálního počtu hradel NAND: $f = a(b' + c') + ab'c + abcd$.

$$f = AB' + AC' + AD$$

26) Nakreslete schéma zapojení obvodu, který umožní paralelní informaci převést na sériovou a po přenosu sériovým vedením ji opět převede na informaci paralelní.

27) Nakreslete průběh signálu na výstupu invertoru při buzení invertoru obdélníkovým pulsem. Na průběhu vyznačte významné hodnoty výstupního signálu. **obdélníky**

28) Napište pravdivostní tabulku T klopného obvodu.

- pokud T 1, tak flipflop invertuje svou předchozí hodnotu

T	Q	Q _{next}
0	0	0
0	1	1
1	0	1
1	1	0

29) Vysvětlete v čem spočívá problém nevyužitých stavu při návrhu automatu.

- nevíme, jakým způsobem se automat zachová, když nastanou
- vhodné je je správně dodefinovat

30) Nakreslete principiální schéma tříbitového posuvného registru s možností sériového i paralelního zápisu dat.

viz 38 v první části

31) Uveďte příklady dvou úplných souborů logických funkcí.

NAND, NOR

32) Vysvětlete pojem výstupní větvení logického obvodu. Uveďte jaké hodnoty dosahuje pro obvody CMOS.

Výstupní větvení = logický zisk - maximální počet vstupů, jež můžeme napájet 1 výstupem bez ztráty signálu. Pro CMOS je to 30, TTL je to typicky 10

33) S využitím zákonů Boolovy algebry minimalizujte následující logický výraz:

$$(a + b + c') (a + a'b + a'd) = A + B + C'D$$


34a) Nakreslete blokové schéma automatu složeného z čítače, dekodéru a hradla NAND. Automat umožní na výstup hradla NAND generovat v 16. za sebou jdoucích hodinových takttech 3 takty log. 1. potom následuje 13. taktů log. 0. (za 4 body).

zítra


34b) Uveďte typy sekvenčních automatů. Jak se provádějí převody mezi nimi?

Moore, Mealy - převod pomocí map přechodů


35) Nakreslete principiální schéma multiplexoru se dvěma adresovými vstupy.



36) Navrhnete obvod hlídače liché parity 3 bitové informace pomocí hradel NAND.




14. Pojmenujte obvod na obrázku, uveďte jeho základní parametry. (3 body)




37)

nebudeme řešit

38) Uveďte schéma a pravdivostní tabulku obvodu nonekvivalence.



39) Kolik je možných funkcí dvou proměnných? Uveďte algebraické vyjádření 4 z nich.
AND, NAND, OR, NOR, XNOR, XOR




40) Uveďte kritéria minimality logických výrazů, seřadte je podle jejich důležitosti.

minimum termů


minimum nezávislých proměnných

minimum negací




41)

43) Uveďte schéma a pravdivostní tabulku obvodu ekvivalnce.




44) Nakreslete Svobodovu mapu pro 4 proměnné. Jak v této mapě poznám sousednost?



45)

9. Nakreslete principiální propojení binárního čítače s pamětí tak, aby vytvořený automat umožňoval při opakovaném přivádění hodinových impulsů na vstupu automatu cyklicky generovat na výstupech automatu předem naprogramovaná data

(4 body)



10. Jaký obvod je na prvním obrázku. Popište jeho funkci.


(3 body)

11. Jaká bude hodnota výstupních veličin na druhém obrázku? (SM – sčítáčka, LV – logická výhybka).

(3 body)

12. Upravte logický výraz vyjadřující funkci f tak, aby tato funkce byla popsána pomocí minimálního počtu hradel NAND: $f = a(\bar{b} + \bar{c}) + \bar{a}\bar{b}c + abcd$

(3 body)



13. Vysvětlete funkci ošetřeného tlačítka z obrázku.

(3 body)


14. Navrhněte synchronní sekvenční automat typu Mealy se vstupem x a s výstupy y, z . Obvod porovnává bity vstupujícího slova. Výstup $z = 1$ pouze tehdy, když se na vstupu objeví posloupnost 111, výstup $y = 1$ pro vstupní posloupnost 110.

(6 bodů)

46) Co je to "Silicon Roadmap" a k čemu se využívají?


- vývoj technologie, "cesta křemíku"

IBM Semiconductor Technology Roadmap



47)


Co je to primární implikant logické funkce? (2 body)



7. Co znamenají zkratky CLB, LUT? K jakým obvodům se vztahují? (2 body)

8. Co je to „Silicon Roadmap“ a k čemu se využívá? (2 body)

9. Nakreslete principiální propojení binárního čítače s pamětí tak, aby vytvořený automat umožňoval při opakovaném přivádění hodinových impulsů na vstup automatu cyklicky generovat na výstupech automatu předem naprogramovaná data. (4 body)




10. Jaký obvod je na prvním obrázku. Popište jeho funkci. (3 body)

11. Jaký obvod je na druhém obrázku. Popište jeho funkci. (3 body)

12. Upravte logický výraz vyjadřující funkci f tak, aby tato funkce byla popsána pomocí minimálního počtu hradel NAND: $f = a(\bar{b} + \bar{c}) + a\bar{b}c + abcd$ (3 body)

Na prvním obrázku na schema sběrnice - zápis na sběrnici je určen adresovou sběrnici

49) Nakreslete principiální schéma zapojení dekodéru z BCD kódu do kódu 1 z 10.



51) Vyjmenujte tři typy technologií výroby IO, pro každou z nich uveďte jeho hlavní výhodu.

- vrstvé - unipolární tranzistory, diody - levné, jednoduché, mechanická odolnost
- monolitické - CMOS, FET- nízká spotřeba, vyšší přechodová rychlost
- hybridní - kombinace - **hovnoooo**

52)

(3 body)


11. Napište stav jednotlivých výstupů posuvného registru v čase t_1 . (3 body)

12. Navrhněte schéma zapojení, které bude doplňovat majoritní bit ke tříbitové informaci. (vstupní proměnné: a, b, c, výstupní proměnná: p). K realizaci použijte hradel NAND, minimalizaci proveďte pomocí úpravy algebraického výrazu. (4 body)

13. Navrhněte synchronní sekvenční obvod se vstupem x a s výstupem z. Obvod počítá jedničky ve vstupující posloupnosti. Od okamžiku, kdy je počet jedniček větší nebo roven 3 nastaví obvod výstup $z = 1$. (5 bodů)

14. Nakreslete schéma obvodu složeného z čítače, dekódéru a hradel NAND, který bude postupně generovat signály k ovládání světel semaforu pro auto a pro chodce u jednoduchého přechodu pro chodce. (4 body)

53) Nakreslete vstupní charakteristiku invertoru TTL, vyznačte významné hodnoty.



54) Vyjádřete dekadické číslo 2,75 v binární soustavě.

- 10,11

55) Nakreslete blokové schéma uspořádání paměti pro datový vstup Din, dvanáct adresových vstupů A0-A11, datový výstup Dout, signál WE (write enable) a CS (chip select). **zítra**

56) Uveďte odvozená pravidla, která se využívají pro algebraickou minimalizaci logických funkcí.


- Demorganovy zákony tabulka

57) Jaký je rozdíl mezi sériovou a paralelní dvojkovou násobičkou?

- možná 8. prezentace kolem 54. minuty (až se budeš nudit Kájo)

58) Nakreslete schéma trojúrovňového paměťového systému počítače.

Trojúrovňový paměťový systém



59)


9. Jak se rozlišují klopné obvody podle způsobu reakce na hodinový signál? (2 body)

10. Napište jaký obvod je znázorněn na obrázku vlevo, vysvětlete jeho funkci. (3 body)

11. Nakreslete pravdivostní tabulku funkce realizované pomocí obvodu, který je na připojení obrázku vpravo (3 body)

A2	A1	A0	Q
0	0	0	0
0	0	1	x
0	1	0	x
0	1	1	1
1	0	0	x
1	0	1	1
1	1	0	1
1	1	1	1

60) Nakreslete převodní charakteristiku invertoru TTL, vyznačte na ni významné body.



61) Uveďte, čím je určena maximální hodinová frekvence synchronního sekvenčního obvodu.

- technologií
- počtem hradel
- vzdáleností vodičů, ...

63) Pomocí algebraických úprav nalezněte MNDF funkce $f: f = a'd + b'cd + ab'(c+d) + b'c'd'$.

$$A'D + B'CD + AB'C + AB'D + B'C'D'$$

$$D(A'+AB') + B'CD + AB'C + B'C'D'$$

$$A'D + B'D + B'CD + AB'C + B'C'D'$$

$$A'D + D(B'+CB') + AB'C + B'C'D'$$

$$A'D + B'D + AB'C + B'C'D'$$

$$A'D + B'(D+C'D') + AB'C$$

$$A'D + B'D + B'C' + AB'C$$

$$A'D + B'D + B'(C'+AC)$$

$$A'D + B'D + B'C' + AB'$$

64)

4. Pojmenujte, jaký obvod je na obrázku. Stručně popište jeho funkci. (3 body)

5. Jaký je rozdíl mezi zakázkovými ASIC obvody a obvody FPGA? (3 body)


6. Popište prahovou funkci s prahem 13d pomocí MNDF a MNKF. Řešte pro 4 vstupní proměnné. (3 body)

7. Nakreslete schéma 4 bitového Johnsonova čítače. Kolik generuje různých stavů? (3 body)

8. Co jsou to obvody s třetím stavem a k čemu se používají? (2 body)

- přímo mapovaná cache

65) Nakreslete blokové schéma typického paměťového obvodu s pamětmi typu SRAM. k paměti je využito klopných obvodů - paměťových buněk



66) Popište význam technologie antifuse u programovatelných obvodů.

- programovatelná propojka, má vysoký odpor - nepropojená, programováním snížíme odpor - zpřístupníme ji

67) Popište funkci neostré majority se třemi proměnnými pomocí UNDF a UNKF.

- majorita je rovna jedné, pakliže většina vstupních proměnných je rovna 1, neostrá v případě sudého počtu proměnných (2z4) a ostrá (3z4)

$$M_3(x, y, z) = \bar{x}yz + x\bar{y}z + xy\bar{z} + xyz$$

- UNDF

- u UNKF se prohodí negace, ze součtů udělají součiny a naopak


68) Jaké typy příkazů je možné vytvořit v jazyce VHDL?

Deklarace - definice konstant, typů obj.

Současné - popis kombinačních obvodů

Sekvenční - if, case, loop, next, wait


69) Nakreslete principiální schéma architektury obvodů PLD.




70) Co je to asynchronní čítač:

klopné obvody nejsou spojeny jedním centrálním hodinovým signálem, CLK každého dalšího flipflop je výstup z předchozího flipflop


71) Nakreslete vstupní charakteristiku invertoru TTL, vyznačte měřítka na osách.



72) Vyjádřete postup výpočtu rozdílu 5-11 v doplňkovém kódu.





73) Nakreslete principiální schéma statické paměťové buňky.




74) Nakreslete, jak byste řešili pomocí binárního čítače a hradel AND a NOT zapojení čítače, tak aby cyklicky generoval 5 různých stavů.

zítra

75) Jaké znáte typy RAM pamětí, uveďte základní schéma.



76) Co je to sběrnice? Nakreslete příklad zapojení sběrnice propojující 3 komunikující zařízení. to je easy, to snad každý dá



77) Převed'te do doplňkového kódu jednotlivé operandy a vypočítejte výsledek následující operace v doplňkovém kódu: $0,25 - 0,625$.

0,01


$0,101 \rightarrow 1,010 \rightarrow 1,011$

0,010


1,011

$1,101 \rightarrow 0,010 \rightarrow 0,011$

78) Nakreslete schéma sériové dvojkové sčítacky a uveďte postup podle kterého je možné sčítaczkou sečíst dvě 4 bitové čísla.



79)



80) Uved'te vztah pro absorpci negace v Boolově algebře.

$$\bar{a} + a \cdot b = \bar{a} + b$$

$$a \cdot (\bar{a} + b) = a \cdot b$$


$$\bar{a} \cdot (a + b) = \bar{a} \cdot b$$

$$a + \bar{a} \cdot b = a + b$$


81) Jaký je rozdíl mezi BICMOS a CMOS technologií výroby IO?

BICMOS - rychlý, jeden vždy otevřený, druhý vždy zavřený. Nízká spotřeba v klidovém režimu, bipolární tranzistory poskytují velké proudové zesílení, zatímco CMOS poskytují velkou vstupní impedanci → nezatěžuje předchozí obvod

CMOS - jednoduchý



82) Nakreslete schéma vnitřního zapojení invertoru CMOS.




83) Jaké prostředky umožňující řízení vstupně-výstupních operací počítače znáte?




84) Vysvětlete, proč se obvody se třetím stavem využívají pro konstrukci sběrnic.

- velká impedance, zařízení nezahlcují sběrnici, možná komunikace pouze dvou zařízení

85) Uved'te úplnou pravdivostní tabulku obvodu na obrázku:





86)


Na obrázku se nachází sériová dvojková sčítačka

87) Uveďte základní vlastnosti zakázkových obvodů, polozakázkových obvodů a programovatelných obvodů. Ke každé skupině uveďte hlavní představitele uvedeného typu.

- Zakázkové - podle uživatele se navrhují všechny masky technologického procesu
Standardní buňky, Standardní bloky, plně zákaznické IO
- Polozakázkové - podle uživatele se navrhují pouze propojovací masky
Hradlová pole, analogová lineární pole, analogová pole obvodů
- Programovatelné - uživatel sám programuje fci (např. přerušováním propojek)
PLD, FPLD, PLA, ROM, PAL, GAL, CPLD, FPGA

88) Co jsou to obvody s otevřeným kolektorem a k čemu se využívají?


Jedná se o typické slaboproudé zapojení tranzistorů. Využívá se ke spínání (jako spínač) velkých proudů malým proudem. (Proud báze typicky 20mA, kolektorový proud řádově i jednotky A)



89) K čemu slouží TLB cache? Co musí splňovat, aby zvýšila výkonnost systému?

- rychlá vyrovnávací paměť (asociativní)
- Urychluje překlad logických adres na úkor vyšší režie systému
- Kombinace přímého a asociativního mapování

90) Nakreslete principiální schéma zapojení MS D klopného obvodu a uveďte jeho pravdivostní tabulku.



91) Uveďte princip adresování, zápisu a čtení informace dynamické paměti RAM.




Struktura je tvořena mikrokondenzátory, které se nabíjí a vybíjí, čtení paměti je tedy destruktivní. Adresování je realizováno pomocí řádků a sloupců v matici paměťových buněk. Po výběru dat se "nahrají" do paměťového členu, pak se musí paměť refreshnout

J	K	CLK	Q
0	0	↑	Q_0 (no change)
1	0	↑	1
0	1	↑	0
1	1	↑	$\bar{Q}_0$ (toggles)

T	Q	Q'
0	0	0
1	0	1
0	1	0
1	1	0

S	R	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	x
1	1	1	x

Q	D	Q(t+1)
0	0	0
0	1	1
1	0	0
1	1	1



1. $A + 0 = A$	7. $A \cdot A = A$
2. $A + 1 = 1$	8. $A \cdot \bar{A} = 0$
3. $A \cdot 0 = 0$	9. $\bar{\bar{A}} = A$
4. $A \cdot 1 = A$	10. $A + AB = A$
5. $A + A = A$	11. $A + \bar{A}B = A + B$
6. $A + \bar{A} = 1$	12. $(A + B)(A + C) = A + BC$

