

Vlastnosti číslicových obvodů, trendy ve vývoji

Prof. Ing. Ondřej Novák, CSc.
ITE

Logický zdvih

udává rozdíl mezi typickými hodnotami napětí H a L.

Statický příkon


spotřeba el. energie za jednotku času (mW)

Vstupní a výstupní větvení

hodnota vstupního větvení odpovídá počtu standardních vstupů, kterým by daný vstup zatěžoval napájecí výstup.

výstupní větvení (logický zisk) - počet vstupů, připojených k danému výstupu. Maximální počet standardních připojitelných vstupů se tabeluje.

Skutečný průběh signálu, zpoždění



Zpoždění

t_{PHL} zpoždění reakce výstupu hradla oproti jeho vstupu, jestliže dochází ke změně výstupu z log1 na log0.

t_{PLH} ... z log0 na log1

t_p charakteristické zpoždění (střední hodnota t_{PLH} a t_{PHL}).

Přípustné změny napáj. napětí

- TTL 5%
- CMOS + 300%

Maximální pracovní kmitočet

- převrácená hodnota součtu zpoždění zřetězených hradel zvětšená o příslušné části délek náběhových a doběhových hran.

Hazardy v kombinačních obvodech



- Statický hazard
- dynamický hazard

Způsobeny nestejnou rychlostí šíření signálů v rekonvergentních větveních.

Statický hazard

- Krátká změna výstupní proměnné při změně jedné vstupní proměnné, přičemž pro ideální obvod by podle Booleovy algebry k této změně nemělo dojít

Příklad statického hazardu




● Statický hazard

Identifikace a odstranění statického hazardu


- Analýza map, vyhledávání nepokrytých přechodů mezi sousedními n-ticemi
- Analýza časových diagramů
- Odstranění hazardu pokrytím sousedních n-tic jedním termem.

Příklad : konsensus

$$a'c + ab + bc = a'c + ab$$




Zcitlivění
cesty
AYF




Karnaughova mapa

hazard, když sousední jedničky pokryty různými implikanty




Upravené schéma




Dynamický hazard

- Několikanásobná změna výstupní proměnné při změně jedné vstupní proměnné, přičemž pro ideální obvod by podle Booleovy algebry mělo dojít pouze ke změně jednorázové.

Příklad obvodu s dynamickým hazardem. Proměnná B se šíří v různých větvích schématu přes 2-3-4 úrovně. Proto je třeba analyzovat podmínky šíření signálu z B. K tomu je třeba postupně provádět zcitlivění cest, kterými se signál z B šíří. Pro kombinaci proměnných uvedených na obrázku časovou analýzou můžeme detekovat dynamický hazard.



Časový diagram obvodu s dyn. hazardem





Příčiny a odstranění

- Pomůcka: časové diagramy
- Dynamický hazard je způsoben statickým hazardem v některém podbloku sledovaného zapojení
- Analýza všech podbloků
- Odstranění všech statických hazardů v podblocích

Typy pouzder

■ Dual in line (DIP)

- 14 až 40 vývodů
- vrtání děr do plošného spoje
- levné



■ čtvercové po obvodu, maticové uspořádání vývodů (PGA)


- až 168 vývodů (Pentium)
- drahé patice

■ SMT (surface mounting technology)


MCM technologie pouzdření

- umístění více IO bez pouzder na křemíkovém plátku s vícevrstvámi vodivými drahami oddělenými dielektrikem
- podobná hustota montáže jako u hybridních IO, ale moduly optimalizované pro číslicové obvody
- snížení počtu propojení mezi IO vede ke snížení počtu poruch

SMT, Multi chip moduly





Active chip area compared for DIP, SMT and MCM




MCM modul osazený různými IO. Těsná blízkost různých technologií přináší zvýšení hustoty montáže, snížení počtu poruch.

Mixed technology SiP




Pouzdrění MP



- Video: Intel Previews New Hybrid CPU Architecture with Foveros 3D Packaging


SoC (System on Chip)




System On Chip

- Very large transistor counts on a single chip
- Mixed technologies on the same chip
- logic, analog, memory, processor
- Creation of reusable IP cores
- Hierarchical core-based design


3D flash paměti




3D NAND flash approaches are poly Si based today...



Toshiba BiCS
Vertical, poly Si




Samsung VG-NAND
Horizontal, poly Si



Macronix junction-free-NAND
Horizontal, poly Si

●Poly Si → low mobility, high variation, large sub-threshold slope → 2 bits/cell hard

Trendy v technologii číslicových obvodů



- Propojovací vodiče
 - Parasitické jevy
 - » Kapacitní
 - » Resistivní
 - » Indukční

Trendy integrace

- Increased die complexity
(over 500 millions transistors per die)
- Reduced footprint
- Higher pin count 10K pins
- Finer pitch (50 micron pitch)

Energy and Energy-Delay


Power-Delay Product (PDP) =

$$E = \text{Energy per operation} = P_{av} \times t_p$$



Energy-Delay Product (EDP) =

$$\text{quality metric of gate} = E \times t_p$$


Nové směry porovnávání HW



Vývoj geometrie transistoru



FinFET
Surrounding the channel region on three sides with the gate gives better control and prevents current leakage.



Stacked nanosheet FET
The gate completely surrounds the channel regions to give even better control than the FinFET.

Stacked nanosheet FET transistor





Image: IBM

Vývoj výpočetní techniky




**The Babbage
Difference Engine
(1832)**


25,000 parts

cost: £17,470

ENIAC - The first electronic computer (1946)




The Transistor Revolution



First transistor
Bell Labs, 1948


The First Integrated Circuits



Bipolar logic
1960's


ECL 3-input Gate
Motorola 1966

Intel 4004 Micro-Processor



1971
1000 transistors
1 MHz operation


Intel Pentium (IV) microprocessor



Moore's Law

- In 1965, Gordon Moore noted that the number of transistors on a chip doubled every 18 to 24 months.
- He made a prediction that semiconductor technology will double its effectiveness every 18 months


Moore's Law



Electronics, April 19, 1965.

Moore's Law – The number of transistors on integrated circuit chips (1971-2016)


Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important as other aspects of technological progress – such as processing speed or the price of electronic products – are strongly linked to Moore's law.



Data source: Wikipedia (https://en.wikipedia.org/wiki/Transistor_count)

The data visualization is available at [OurWorldinData.org](https://ourworldindata.org). There you find more visualizations and research on this topic.

Licensed under [CC-BY-SA](https://creativecommons.org/licenses/by-sa/4.0/) by the author Max Roser.




Trendy v technologii IO

- WSI (wafer scale integration) zůstává akademickým snem, nemá komerční realizaci
- ULSI - investiční náročnost nových technologií, vzrůstá cena na transistor, pomalý vývoj
- MCM (multi chip module) progresivní technologie
- 3D packaging se bude více uplatňovat
- na trhu s polovodiči začínají převažovat obvody pro komunikaci nad počítači
- konec snižování rozměru motivu předpokládán v roce 2023

Trendy

- procesory Intel Core i7 – 14 nm (2016)
- experimentálně vyrobeny obvody 7 nm (IBM, 2016)
- vícejádrové procesory (Intel Xeon 18 jader)
- AMD Ryzen série 4000 (2019), 4,2 GHz max, 16 Threads, 8 Radeon Cores, 7 nm proces, 15 W, 2x větší výkon na wat než 14 nm proces
- AMD Ryzen 7, řada 4800 (2020), 45 W
- AMD Ryzen Threadripper, 4,3 GHz, 64 bitový
- úvahy a experimenty : beyond CMOS (ferroelektrické, makro molekulární, uhlíkové, ..., paměti, nanomagnetická, spinová logika)

42 Years of Microprocessor Trend Data



Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten
New plot and data collected for 2010-2017 by K. Rupp



TECHNICKÁ UNIVERZITA V LIBERCI
Fakulta mechatroniky, informatiky
a mezioborových studií



Microchip video

Global foundries video



evropský
sociální
fond v ČR



MINISTERSTVO ŠKOLSTVÍ,
MLÁDEŽE A TĚLOVÝCHOVY



INVESTICE DO ROZVOJE VZDĚLÁVÁNÍ

Projekt ESF CZ.1.07/2.2.00/28.0050
**Modernizace didaktických metod
a inovace výuky technických předmětů.**