# 计算机组成原理 实验报告

姓名: 陈奕衡

学号: PB20000024

## 一、实验题目

• 实验一运算器及其应用

# 二、实验目的

- 掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和控制器的设计方法
- 掌握组合电路和时序电路,以及参数化和结构化的Verilog描述方法
- 了解查看电路性能和资源使用情况

## 三、实验平台

- ISE / Vivado (暂不支持其他Verilog HDL开发环境的检查)
- fpgaol 平台

## 四、实验过程


### 32位alu模块的设计及电路查看

使用vivado程序进行32位ALU模块设计,根据ppt所给出的端口以及之前的verilog语言复习,做出如下设计:


```
module tb_32();
reg [31:0] a, b;
reg [2:0] f;
wire [31:0] y;
wire z;
initial begin
        a = 0; b = 0; f = 0;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b000;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b001;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b010;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b011;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b100;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b101;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b110;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b111;
end
alu32 sed(.a(a), .b(b), .f(f), .y(y), .z(z));
```

endmodule

### 根据设计进行RTL电路生成,得到如下电路:




### 根据设计进行综合电路生成,得到如下电路:



## 之后查看资源使用状况,如下图:

Resource	Utilization	Available	Utilization %
LUT	71	63400	0.11
FF	32	126800	0.03
Ю	100	210	47.62




## ALU的线网延迟和总延迟如下:

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay
→ Path 1	∞	4	4	2	temp_reg[4]/G	z	6.186	3.467	2.719
→ Path 2	∞	11	11	65	f[0]	temp_reg[31]/D	4.758	3.507	1.251
Դ Path 3	∞	11	11	65	f[0]	temp_reg[30]/D	4.681	3.426	1.255
→ Path 4	∞	10	10	65	f[0]	temp_reg[27]/D	4.641	3.390	1.251
Դ Path 5	∞	11	11	65	f[0]	temp_reg[29]/D	4.627	3.512	1.115
→ Path 6	∞	10	10	65	f[0]	temp_reg[26]/D	4.564	3.309	1.255
→ Path 7	∞	9	9	65	f[0]	temp_reg[23]/D	4.524	3.273	1.251
Դ Path 8	∞	10	10	65	f[0]	temp_reg[25]/D	4.510	3.395	1.115
→ Path 9	∞	11	11	65	f[0]	temp_reg[28]/D	4.510	3.396	1.114
Դ Path 10	∞	9	9	65	f[0]	temp_reg[22]/D	4.447	3.192	1.255

# 6位ALU的设计及电路查看

根据ppt上的电路图,作出如下分时复用端口的设计:



### 首先是红框中画出的部分,即译码器部分:


```
always @(posedge clk) begin
   if (en) begin
      case (sel)
      2'b00: a <= x;
      2'b01: b <= x;
      2'b10: f <= x[2:0];
   endcase
end
end</pre>
```

### 之后为译码后执行运算的ALU模块:

```
always @(a, b, f) begin
  casez(f [2:0])
    3'b000: y_reg = a + b;
    3'b01: y_reg = a - b;
    3'b010: y_reg = a & b;
    3'b011: y_reg = a | b;
    3'b100: y_reg = a ^ b;
    default: y_reg = 0;
  endcase
  z_reg = (y_reg) ? 0 : 1;
end

assign z = z_reg;
assign y = y_reg;
```

### 根据设计进行RTL电路生成,得到如下总电路:



### 之后查看资源使用状况,如下图:

Resource	Utilization	Available	Utilization %
LUT	16	63400	0.03
FF	15	126800	0.01
Ю	17	210	8.10




### ALU的时间性能报告如下:

Check Type	Corner	Lib Pin	Reference Pin	Required	Actual	Slack ^1	Location	Pin
Low Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[0]/C
Low Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		▶ a_reg[1]/C
Low Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[2]/C
Low Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[3]/C
Low Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[4]/C
High Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[0]/C
High Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		a_reg[0]/C
High Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[1]/C
High Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		a_reg[1]/C
High Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[2]/C
High Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		▶ a_reg[2]/C
High Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		a_reg[3]/C
High Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		a_reg[3]/C
High Pulse Width	Slow	FDRE/C	n/a	0.500	5.000	4.500		▶ a_reg[4]/C
High Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		a_reg[4]/C
Low Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		▶ a_reg[0]/C
Low Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		a_reg[1]/C
Low Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500		a_reg[2]/C

Low Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500	
Low Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500	a_reg[3]/C
Low Pulse Width	Fast	FDRE/C	n/a	0.500	5.000	4.500	a_reg[4]/C
Min Period	n/a	BUFG/I	n/a	2.155	10.000	7.845	clk_IBUins
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	a_reg[0]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	a_reg[1]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	a_reg[3]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	a_reg[4]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	a_reg[5]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	b_reg[0]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	b_reg[1]/C
Min Period	n/a	FDRE/C	n/a	1.000	10.000	9.000	b_reg[2]/C

# ALU应用: 计算斐波那契—卢卡斯数列 (FLS)

## 首先是设计出有限状态机 (FSM) 的状态图, 如下:



• S0为初始状态和重置状态,负责使寄存器置0

- S1为输入状态,负责接收\$f 1\$
- S2也为输入状态,负责接收\$f\_2\$
- S3为运算阶段,负责计算\$f n = f {n 1} + f {n 2}\$
- S4为更新阶段,负责更新\$f\_{n 1}\$和\$f\_{n 2}\$

可以看出rst为同步复位, en\_edge推进状态变换

之后在vivido中写出代码,以三段式呈现:

• 用时序逻辑模块描述当前状态:

• 组合逻辑模块描述状态转换:

• 时序逻辑模块描述相应状态中执行的操作:

```
always @(posedge clk) begin
   if(rst) begin
      fn <= 0; fnnn <= 0;
end
if(en_edge) begin
      case(cs)
      S0: begin
      fn <= 0; fnnn <= 0; fnn <= 0;
end
      S1: begin</pre>
```

这里发现S4状态下若使用非阻塞赋值会导致fn的赋值错误,因此此处两个赋值语句使用阻塞赋值。

• 最后是描述输出的部分:

```
assign f = fnnn;
```

此后测试发现en不取边沿会导致因使用者的按键问题而造成状态跳转错误

• 下面是取时钟边沿的模块:

```
module edge1(
    input clk,
    input button,
    output button_edge
);

reg button_r1, button_r2;

always @ (posedge clk) begin
    button_r1 <= button;
end
    always @ (posedge clk) begin
    button_r2 <= button_r1;
end

assign button_edge = button_r1 & (~button_r2);
endmodule</pre>
```

# 五、实验结果

32位ALU模块仿真

### 仿真文件如下:


```
module tb_32();
reg [31:0] a, b;
reg [2:0] f;
wire [31:0] y;
wire z;
initial begin
        a = 0; b = 0; f = 0;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b000;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b001;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b010;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b011;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b100;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b101;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b110;
    #20 a = 4'b1001; b = 4'b0110; f = 3'b111;
end
alu32 sed(.a(a), .b(b), .f(f), .y(y), .z(z));
endmodule
```

### ALU功能表如下:

# ALU 模块功能表

f	y	Z
000	a + b	*
001	a - b	*
010	a & b	*
011	a   b	*
100	a ^ b	*
其他	0	1

### 仿真波形如下:



### 6位ALU模块仿真以及下载测试

### 仿真文件如下:


```
module tb_alu();
reg clk, en;
reg [1:0] sel;
reg [5:0] x;
wire z;
wire [5:0] y;
initial begin
        x = 0; sel = 0; en = 0;
    #20 x = 4'b1010; sel = 2'b00; en = 1'b1;
    #20 x = 4'b0110; sel = 2'b01; en = 1'b1;
    #20 x = 4'b0000; sel = 2'b10; en = 1'b1;
    #20 x = 4'b0001; sel = 2'b10; en = 1'b1;
    #20 x = 4'b0010; sel = 2'b10; en = 1'b1;
    #20 x = 4'b0011; sel = 2'b10; en = 1'b1;
    #20 x = 4'b0100; sel = 2'b10; en = 1'b1;
    #20 x = 4'b0101; sel = 2'b10; en = 1'b1;
end
initial begin
    clk = 1'b0;
    forever
        \#5 clk = \simclk;
end
alu6 ads(.clk(clk), .en(en), .sel(sel), .x(x), .y(y), .z(z));
endmodule
```

### 译码器真值表如下:

# 译码器真值表

en	sel	ea	eb	ef
1	00	1	0	0
1	01	0	1	0
1	10	0	0	1
0	XX	0	0	0

### 仿真波形如下:



### ALU模块外设端口分配:


```
module alu
(
input clk,
input en,
input [1:0]sel,
input [5:0] x,
output [5:0] y,
output z
);
```

### 下载bit流测试结果:


• 为a进行赋值:

# 外设端口分配表


端口	外设
clk	100MHz
en	button
sel	sw[7:6]
X	sw[5:0]
y	led[5:0]
Z	led[7]




### • 为b进行赋值:




• 计算\$a + b\$:




• 计算\$a - b\$:




• 计算\$a & b\$:




• 计算\$a|b\$:



• 计算\$a ⊕ b\$:



• 异常状态不取值:



### FLS仿真测试与下载测试


### 仿真文件如下:

```
module tb_fls();
reg clk, rst, en, en_edge;
reg [6:0] d;
wire [6:0] f;

initial begin
    clk = 1'b0;
    forever
```

```
\#5 clk = \simclk;
end
initial begin
    en = 1'b0;
    #10 en = 1'b1;
    #10 en = 1'b0;
    #10 en = 1'b1;
    forever
        #100 en = ~en;
end
initial begin
    #5 rst = 1'b1;
    #100 d = 4'b0001; rst = 1'b0;
    #250 d = 4'b0001;
    #100 d = 4'b0010;
end
fls ddd(
    .clk(clk),
    .rst(rst),
    .en(en),
    .d(d),
    .f(f)
);
endmodule
```

### 得到的仿真波形如下:



其中状态转换在每一次en上升沿进行,fn代表 $f_{n - 2}$ , fnn代表 $f_{n - 1}$ , fnnn代表 $f_{n}$ 


### FLS模块外设端口分配:

# ▶ FLS模块端口定义


```
d -
   module fls (
                  //时钟,复位(高电平有效)en
    input clk, rst,
                                                   FLS
    input en,
                  //输入输出使能
                                           rst -
    input [6:0] d,
                  //输入数列初始项
                                           clk -
    output [6:0] f //输出数列
                                             端口
                                                    外设
➤ FLS模块外设端口分配
                                                   100MHz
                                              clk
                                                    sw7
                                              rst
                                              d
                                                   sw[6:0]
                                                    button
                                              en
                                              \mathbf{f}
                                                   led[6:0]
```

### 下载bit流测试结果:


• 为fn赋值1:




• 为fnn赋值2:




• 开始fnnn的计算:





• rst重新置位:



# 六、心得体会:

作为本学期第一次实验,个人感觉十分恰当!复习了verilog的语言知识和FPGA平台的运用,并在此基础上,实现了基本的alu模块,收获匪浅。