SAR ADC 产品定义与实现指南

2026 年 10 月 25 日。适用器件：SAR16-5、SAR20-5。本文与两份产品规格书共同构成设计输入；所有自研器件的电气性能均为设计目标，行为模型结果另列条件。本版保留 AD7961 CP-32-7 引脚及 5 V/1.8 V 电压域兼容配置，重新定义每一脚的实际连接、控制行为和支持模式。

1 产品系列与设计原则

项目	SAR16-5	SAR20-5
功能	单通道全差分 16 位 SAR	单通道全差分 Pipe-SAR、FPGA 重建 20 位
吞吐	连续 5 MS/s	连续 5 MS/s；A/B 各 2.5 MS/s
最小模拟核心	采样/CDAC、比较器、SAR 及必要偏置	A/B 采样 DAC、10 位信息一级、共享 32 倍 RA、CINC/11 位信息 CT 与 TA8
输出	16 位两补码、125 MHz LVDS	31 位原码 +VALID、250 MHz LVDS
固定读槽	槽 N 输出样本 N-1；启动弃两槽	槽 N 输出样本 N-2；前两槽 VALID=0
CAAZ	不采用	残差换向、两次服务共享 AZ 状态，片外解调
片外支持	精密参考及动态驱动、FDA、电源稳压、FPGA	同左，增加片外 SINC^{2}及前景系数重建

本系列优先保持片内电路可实现、封装可组装、评估板可调试。首版不集成精密参考源、精密输入 buffer 或完整后台 LMS；保留必要的偏置、上电复位、域间电平转换、开关驱动、结果配对和接口逻辑。采用 32 脚 5 mm×5 mm LFCSP 及 EP33 接地，是已经确认的商用引脚兼容选择；不将 16 脚 MSOP 的易焊接优势与现有兼容要求混为同一方案。

Copyright © 2026 SAR ADC Project

内容

1 产品系列与设计原则 **1**

2 引脚重新定义与板级兼容范围 **3**
2.1 物理脚位保持，功能由本器件合同定义 3
2.2 不占封装脚的内部状态 5

3 芯片内部最小电路与接口分工 **5**
3.1 SAR16-5 5
3.2 SAR20-5 6
3.3 内外部支持电路划分 7

4 数字接口、输出码和校准附件 **7**
4.1 固定槽读数 7
4.2 从原码到可用的 20 位结果 10
4.3 最小前景校准 10

5 CAAZ、交织失配与 **ADI** 扩展 **11**
5.1 斩波辅助 AZ 11
5.2 两 bank 误差的测量和修正 11
5.3 F0、F1、F2 分别管理 12

6 动态结果与下一阶段内部规格 **12**
6.1 当前结果的条件 12
6.2 预算需要按输出带宽闭合 13
6.3 验收顺序 13

7 最少外围的实际连接与验收 **13**

8 评估板与采购次序 **14**

9 交付接口与证据边界 **14**

10 商用产品与封装接口对照 **14**
10.1 精确 16 位、最高 5 MS/s：7 款产品 15
10.2 更高速的 16 位候选：能在 5 MS/s 运行，但不是 5 MS/s 上限型号 15
10.3 18 / 20 位邻近对标 16
10.4 原厂封装和接口原图 17

11 输入与参考缓冲电路图谱 **19**
11.1 Bodnar 2024：bit-trial 预充电与 RA 精化 . . . 20
11.2 Li 2023：预测电平移位输入缓冲 21
11.2.1 带自举与瞬态辅助的 FVF 实现 22
11.3 Carvajal 2005：FVF 基本单元与输入范围 . . . 23
11.4 贡圣芙 2024：双电荷库与分段参考切换 24
11.5 Yabo 2018：高电流差分参考缓冲对照 25
11.6 输入 / 参考缓冲的迁移等级与实现顺序 25
11.7 16 位与 20 位功能边界 26
11.8 行为级与电路级验证候选 26
11.9 来源与图页索引 27

12 LDO、参考输出级与内部偏置图谱 **27**
12.1 Razavi 2022：PMOS 串联调整器 28
12.2 张明威 2023：数字轨折叠 FVF LDO 29
12.3 张明威 2023：闭环精度级与 FVF 参考驱动 . . 30
12.4 Lu et al. 2015：片上三环 FVF LDO 31
12.5 Răducan et al. 2020：共栅 Class-AB OTA LDO 33
12.6 供电架构选择与验证门槛 33
12.7 首版拓扑优先级 34
12.8 内部 CTSD LDO 与偏置图纸：内部证据及复用条件 35
12.8.1 CTSD LDO 原图与证据边界 35
12.8.2 电流镜、偏置与使能网络 36
12.8.3 来源记录 36

13 架构原图与斩波辅助 **AZ** 来源 **37**
13.1 DT/CT 两级与 tracking 原文 37
13.2 PKU VLSI2025 的系统级斩波辅助 AZ 39

Copyright © 2026 SAR ADC Project

2 引脚重新定义与板级兼容范围

2.1 物理脚位保持，功能由本器件合同定义

AD7961 Rev.B 第 8 页及第 23 页分别作为脚位和封装外形依据。图为顶视：左边 1→8 自上向下，底边 9→16 自左向右，右边 17→24 自下向上，顶边 25→32 自右向左。EP33 是底部裸焊盘，不是第 33 个外围端子。两份分册给出逐脚电压域、方向和外接说明。




图 1. SAR16-5 本器件引脚配置；顶视，外围 32 脚及接地 EP33，非尺寸图

Copyright © 2026 SAR ADC Project




图 2. SAR20-5 本器件引脚配置；同一板级供电与信号位置，数据帧及读数程序分别定义

引脚组	本系列定义	外部连接及禁用方式
VDD1，1/19/20	5 V 模拟电源输入	全部连接、逐脚近端去耦；不能借作 REF 或额外控制
VDD2，2/18/25	1.8 V 模拟电源输入	与 VIO 可同源、独立局部分支和去耦；不能改成内部 LDO 输出
VIO，12	1.8 V 接口域	EN 采用该域逻辑；不接 3.3 V 控制
REFIN，3	保留兼容位置，本版接地	不接受 2.048 V 后片内倍增；避免与外 REF 驱动混接
REF，29…32	外部 4.096 V 动态参考输入	四脚并联、近端储能至 REF_GND；无片内参考 buffer 输出含义
VCM，21	EN3 控制的 REF/2 高阻模拟输出	目标 2.048 V、输出阻抗约 5.1 kΩ；不是 0.9 V 核心共模输入
IN-/IN+，22/23	全差分输入	共模 REF/2；单脚范围与差分范围分别约束
EN0…EN3，4…7	模式控制输入	1010 正常，0000 关闭/复位，0100 本项目接口测试；其余禁用
CNV-/+，8/9	采样命令	差分接收；候选 CMOS 模式 CNV-接地、CNV+ 为 1.8 V，移除 CNV 差分终端，须 Pad 验证
D-/+，10/11	单 lane LVDS 数据输出	FPGA 接收端 100 Ω；16 位和 32 位码流不混用
DCO-/+，14/15	echoed-clock 输出	FPGA 接收端 100 Ω；DCO+ 不得接地；不支持原厂接地选择 self-clock
CLK-/+，16/17	burst 读数时钟输入	ADC 接收端 100 Ω；模拟采样孔径由 CNV 定义
GND，13/24 及 EP33	公共地	连续低阻地平面，EP 多过孔
REF_GND，26…28	参考动态回流	储能电容的 Kelvin 回路，最终接公共地，不作浮地

该兼容范围只包含指定档案的引脚位置、信号方向和工作电压设计输入。原厂参考倍增、全部 EN 模式、无延迟码流、测试字和软件不继承。已有评估板用作连接与动态电路参考；移植芯片前必须核对实际跳线、REFIN 接地、EN=1010、DCO echo 及 FPGA 时序。原厂电气额定值也不直接变成本芯片 Pad 保证。AD7961 原厂手册

Copyright © 2026 SAR ADC Project

2.2 不占封装脚的内部状态

bank、sample_id、POL、pair_id 和 epoch 均由片内采样控制及 FPGA 共同日历管理。无需新增 BANK、BUSY、OVR、AZ 或核心 VCMIN 脚。正常模式下日历只随 CNV 推进；漏读和无效帧不移动 bank/POL。若 CNV 槽、位对齐或复位 epoch 不再可信，停采、关闭并共同复位；不从下一帧内容猜测对齐。

3 芯片内部最小电路与接口分工

3.1 SAR16-5




图 3. SAR16-5 功能框图；开关、采样 CDAC、比较器、SAR 闭环与源同步读数

16 位器件内部至少包含输入采样开关及 CDAC、比较器、逐次逼近和真实完成控制、结果快照、固定槽读数与 LVDS I/O。必要支持包含偏置/启动、复位、电平转换及满足器件栅压限制的开关驱动。是否采用桥接/分段/冗余由失配、参考动态及判决余量决定；首版不因 20 位研究而增加 RA、CT 二级或 CAAZ。

FSR=8.192 V 时 LSB16 为 125 μV，理想量化噪声 36.08 μVrms。-1 dBFS 的信号约 2.5813 Vrms，92 dB SNR 容许总随机噪声约 64.84 μVrms。可用于初步分配采样、比较器、参考及驱动噪声，失真和相关误差单独验证；不能把 125 μV 误当总噪声上限。

Copyright © 2026 SAR ADC Project

3.2 SAR20-5





图 4. SAR20-5 首版功能框图；A/B 采样 DAC 共享一级判决、RA/CAAZ 与连续时间后端

一级信息分辨率 10 位，6 位预转换只辅助高位解析；物理 D1 为 11 位。共享 32 倍 Ringamp 通过 CINC 连续耦合 CT 二级，二级信息分辨率 11 位、物理 D2 为 12 位；8 次 tracking 比较配合 7 次真实电容反馈。RA 后不增加维持整个二级转换的 DT 采样保持器。D1、D2、DT 必须配对到同一个 sample_id 后形成 31 位原码。

每 200 ns 接受一个新样本。A/B 各 400 ns 复用，一组采集、另一组进行一级转换及共享后端服务；实际采集窗口扣除非重叠、复位和接入开销。核心转换窗口 ≤180 ns、原码提交 ≤370 ns 为目标，精确相位及 PVT 余量须验证。框图中同名 REF、DAC1_CODE、WE 为对应同一网络；BANK_SEL 与 POL 分开控制。

Copyright © 2026 SAR ADC Project



T = 200 ns; each bank revisits in 400 ns. Shared-core target: ≤180 ns per service.

图 5. A/B 交替采集和共享后端服务；名义周期与有效采集窗口分别解释

3.3 内外部支持电路划分


电路	首版位置	实现理由及交付要求
精密参考及低噪声稳压	片外	使用现有器件和可测量负载；不为未闭合预算增加片内精密 IP
FDA 与输入 RC	片外	允许调整增益、共模、带宽和阻容；对实际采样网络验证
REF 动态驱动	片外	以真实抽取电荷、恢复时间及噪声验收，精密 DC 源不能直接替代
VCM 分压及必要核心偏置	片内	VCM21 为 REF/2 高阻输出；内部约 0.9 V 共模与其隔离
VOCM 缓冲	板上可选	仅当 FDA VOCM 负载/噪声不满足时安装；与 JP1 旁路二选一
tracking 物理反馈	片内	纳秒级闭环不能经 FPGA 往返
DT 滤波及最终重建	FPGA/PC	保持芯片简单，附完整算法、系数格式及测试向量
前景校准	FPGA/PC	估计后固定系数；LMS 是求解候选，不要求片内后台执行

4 数字接口、输出码和校准附件

4.1 固定槽读数

16 位采用 125 MHz burst：CNV+8 ns 前导上升忽略，+12 ns 首次下降推出 MSB，+16…136 ns 捕获 16 位，+140 ns 末下降，静默 60 ns。20 位采用 250 MHz burst：+8 ns 前导上升忽略，+10 ns 首次下降，+12…136 ns 捕获 32 位，+138 ns 末下降，静默 62 ns。下图按数据位格、echo 和尺寸线表达，压缩静默区明确标注；实际 Pad 传播及 FPGA 采样余量另行验证。

Copyright © 2026 SAR ADC Project




NOT TO SCALE: only the idle interval is compressed at the break marks.

Nominal edge calendar; pad delay, skew and receiver setup/hold require characterization.

图 6. SAR16-5 源同步读出时序，槽 N 读取样本 N-1；启动丢弃前两槽

Copyright © 2026 SAR ADC Project



NOT TO SCALE: only the idle interval is compressed at the break marks.

Nominal edge calendar; pad delay, skew and receiver setup/hold require characterization.

图 7. SAR20-5 源同步读出时序，槽 N 读取样本 N-2；前两槽 VALID=0

20 位帧 W[31:0]={D1[10:0],D2[11:0],DT[7:0],VALID}。无 CS/SDI/SPI 配置字，也没有 in-band BANK/SEQ/OVR 字段。目标记录缺失则 VALID=0，不重发旧码。有效模式输出持续使能、DCO 跟随 CLK，数据空闲为差分逻辑 0；不是读完后全接口三态。

Copyright © 2026 SAR ADC Project

4.2 从原码到可用的 20 位结果




图 8. FPGA/主机重建路径；同名 D1/D2 为总线连接，所有定点运算在芯片外

正式重建附件必须给出 D1/D2 位序和符号、DT 比较顺序、帧内 $SINC^2$初值和双积分更新规则、bank/POL 日历、系数单位与定点范围。当前参考实现的 DT7 为第一次比较，权重 8⋯1，双极性编码，归一化 1/8；28 项电压权重换算到 count 域后采用 Q20 系数、54 位有符号参考累加器。系数量化采用 nearest-away-from-zero，最终整数码采用 floor 及饱和；两者不能混同。

当前参考结果为 20 位偏移二进制：-4.096 V 对应端点 0，零点中点 524288，正端饱和 1048575；软件可减去 524288 得到有符号视图。物理 D1/D2 不是普通两补码数，不能直接拼接或移位相加。54 位是已验证参考格式，FPGA 缩位必须给出系数边界与溢出证明，不强制搬入芯片。

重建码例与系数档案绑定。采样噪声实验 ID4 的公开 RX 为 D1=1906、D2=2903、DT=171，实际最终码 969398；另一个 noise-off 实验 DT 及最终码不同。随包 256 条 observed_rx_vectors 只记录真实观察值，缺少同档案系数时不能作为任意实现的通用黄金向量。


4.3 最小前景校准

先估计 DAC 实际位权与共享 RA 增益，并固定系数；增加 A/B offset 诊断，只有多电平结果证明需要时才加独立 bank gain。零电平用于 offset，至少两个电平才可辨识 gain；位权训练须覆盖足够码型并检查秩和条件数。校准不读取真实电容、held 电压或噪声状态等模型隐藏答案。系数训练与验收使用独立 holdout，记录参考、采样率、温度及实现档案。

Copyright © 2026 SAR ADC Project

5 CAAZ、交织失配与 ADI 扩展

5.1 斩波辅助 AZ



Control pulses show recurrence only; widths and phase offsets within each service are TBD.

One stored AZ state per pair; signal reset does not refresh the held AZ state.

图 9. CAAZ 候选状态日历；RST_SIG 与 AZ_WRITE 分轨，精确控制脉宽/相位尚待实现验证

仅 20 位采用该技术：两次 200 ns 共享 RA 服务复用同一 AZ 状态，AZ 刷新 400 ns，残差整体差分换向，数字端恢复符号。POL 按 [+1,-1,-1,+1] 安排，使 A/B 都经历正负极性。TA8 在一次转换中共用该 AZ 状态，不能每次 tracking 重新抽 AZ 噪声。

CAAZ 主要处理存储误差及相关低频项，不直接消除输入 kT/C、参考噪声、一级失配或 RA 每次新生成的宽带噪声。必须分别比较逐样本 AZ/成对保持、有无换向的四组情况，注入非零 AZ 误差，并检查泄漏、注入、正反增益、CT 初始电荷和 RA 记忆。5 MS/s 原始输出与 2.5 MS/s 配对平均分别表征，不共享性能标签。

5.2 两 bank 误差的测量和修正

offset 差会产生 Fs/2 分量；gain 与孔径 skew 差产生 Fs/2±Fin 镜像。小误差近似中镜像/信号幅度比约为 $\Delta g/2$ 及 $\pi \mathrm{Fin}\Delta t$，其中 Δg 和 Δt 为两 bank 间的全差值。以-100 dBc 镜像作为独立研究例，gain 差约需低于 20 ppm；100 kHz 的固定 skew 差约 31.8 ps、1 MHz 约 3.18 ps。它们是单误差一阶估算，不等于本产品的 THD 或总噪声保证。

现有零输入实跑两 bank 相差 3 LSB20，约 23.4375 μV；只是一个 DC 点。raw D2/DT 随 POL 交替，而解调后 bank 内最终码稳定。因此检查应按 bank×POL 四组分别报告，不能把原码不恒定判为校准失败，也不能用 DC 差直接推导 DNL/INL。动态建立差异、参考恢复和输入驱动必须一起定位。

Copyright © 2026 SAR ADC Project

5.3 F0、F1、F2 分别管理

F0 固定 A/B 是首版基线。F1 为 18 物理 sDAC、8 采集/8 转换/2 备用；转换集合必须等于上一采集样本集合，当前采集/转换互斥，spare 完成采集前不能进入转换。F2 在此基础上增加 DAC1 物理 DEM。它们都不代表复制 8 个完整 ADC。

F1 已有短记录采集/转换日历恢复验收；F2 已有原生短记录映射进展，尚无完整频谱收益结论。只有同一物理芯片、输入、时序、外部网络与噪声档案下的 F0/F1/F2 对照，才能决定是否进入首版。

使用标称权重的 DEM 平均化不一定需要逐片元数据；若要按实际片权重精确重建，FPGA 必须知道同一成员及映射。保持现有引脚和 32 位帧的优先方案是固定 PRNG/种子、初始排列和 CNV 推进，芯片与 FPGA 各自复制；冻结复位、测试态、无效帧、回绕和失步处理。无法同步的隐藏状态不能静默加入生产档。

6 动态结果与下一阶段内部规格

6.1 当前结果的条件

配置	结果	可以说明的范围
默认 600 MHz/F0/noise off	256 码 SNDR90.687865 dB	默认条件未达 98 dB 目标
私有 1.2 GHz/F0/kT/C off	SNDR102.460815、SNR103.312675 dB	指定行为假设的无采样噪声对照
同配置采样 kT/C on	SNDR99.838312、SNR100.230239 dB	采样噪声已实际进入输出；其余主要噪声尚不完整

后两者共同条件：5 MS/s、136.71875 kHz/bin7、-1 dBFS、phase1.193、N256、ID4…259、seed20261020、M8、cal off、A0=10000、UGB1.2 GHz、298.15 K。默认 600 MHz 的输入条件不同，不能将结果差全部归因 UGB。原始 RX 整数码和频谱已独立核对，属于行为实验，不作为手册 min/typ 保证。




图 10. 实际采样噪声开关频谱；保留源图单位和档案标注，不作为 ADI 池调度频谱

Copyright © 2026 SAR ADC Project

6.2 预算需要按输出带宽闭合

基波功率 6.66330811609 V^2，100 dB SNR 容许 25.813 μVrms。现有 100.230239 dB 对应 25.138 μVrms；在新增误差独立且 SNR 频带不变的条件下，剩余总附加噪声约 5.866 μVrms。这是 RA、比较器、参考、驱动和抖动等未计入项的合计余量，不能重复分配给每一块。

100 dB 目标仍保留；建议内部名义条件先争取全主要非理想开启后 103 dB SNR 的设计中心，再用 PVT 及板级结果确认裕量。该 103 dB 是新增候选设计裕量，不是已经取得的结果。相关噪声按协方差或真实输出谱处理；CAAZ 不能把采样噪声从预算删除。

RA 的行为 UGB 不直接等价为 Ringamp 电路要求。先固定输入、时序、失配和噪声做 600/800/1000/1200 MHz 四点扫描，以比较时刻的残差建立误差选目标；再加入有限 slew、clip、过载恢复、负载、初始电荷和历史样本。不得为通过检查移动参考时刻或重新抽失配。

6.3 验收顺序

先验核心事件、孔径与电荷连续性，再验实际 LVDS/RX 到重建；然后逐项开启 kT/C、RA/CMP/REF 噪声及 jitter，再做联合运行。实现、非零开启和参数扫描分三列记录；零噪声、理想 R=0 和 slew=Inf 不计作覆盖。

静态先进行 bank×POL 多电平、局部跃迁及关键码段测试，再规划全量 DNL/INL；少量 DC 点不能拟合成 20 位全码域线性。动态覆盖 100 kHz 主测、1 MHz 扩展、多幅度、相位、seed 和温度。256 点单次谱用于短记录诊断，0.23 dB 余量不足以证明鲁棒保证。

7 最少外围的实际连接与验收




图 11. 最小外部连接；FDA、动态参考、FPGA 及可选 VCM buffer。图省略增益网络/电源去耦/终端，非直接投板原理图

Copyright © 2026 SAR ADC Project

模拟输入采用一颗差分 FDA，VOCM 为 REF/2，ADC 前每路 22 Ω 与 47 pF 差分电容作为初始值。FDA 增益电阻、输入源阻抗和带宽必须结合实际量程选择。电阻既隔离回踢，也延长建立；不能因常见 EVM 使用便认定适合 20 位指标。最终验收采用真实 A/B 采样电容和满量程交替输入，覆盖建立误差、压摆、失真与积分噪声。

外部 4.096 V 精密基准先满足 DC 准确度、温漂和低频噪声；动态参考驱动再负责瞬时抽取电荷。REF29…32 并联储能，回路短接 REF_GND26…28，模型包含 ESR/ESL、封装与驱动输出阻抗。直接接理想电压源的频谱不证明参考 buffer 可省略。

1.8 V 和 5 V 在板上产生；VDD2 与 VIO 可同一 1.8 V 源分支，就近分开去耦，避免 LVDS 回流穿过敏感参考路径。每个电源脚 100 nF 可作为布局起点，bulk 容量和稳压器稳定性按实际负载确定。功耗按芯片三轨输入电流分别测量，指定采样率、burst 及 100 Ω 负载；外部 FDA、REF driver 和稳压损耗另列。

VCM pin21 高阻输出仅用于高阻 VOCM 负载；若负载电流、动态扰动或噪声超限才安装板级 buffer。buffer 输出不回灌核心共模，不能与 JP1 旁路同时驱动。内部约 0.9 V 共模由必要偏置提供，不占新脚。

评估板设计应预留 IN/REF/VCM 及各轨测点、可更换 RC、可选 buffer 和 FPGA 测试连接，但不要把这些调试功能强制搬进芯片。原厂及本机参考电路的拓扑、截图和可移植性分别见后续图谱。

8 评估板与采购次序

第一套优先 EVAL-AD7961FMCZ：与既定引脚、电压域和 echo-LVDS 最接近。原厂配套为 EVAL-SDP-CH1Z；已有可用 FMC FPGA 时，先核对连接和供电再决定是否采购控制板。用于学习 FDA、REF、电源和 FMC 布局；20 位 32 位帧、250 MHz burst、N-2 及校准程序必须自行适配。原厂评估板页面

第二套按研究重点二选一：ADS9327EVM 用于学习紧凑封装、参考集成与 CMOS 多线接口，具有 FMC 和扩展连接；DC2425A-A 用于学习 16 脚 MSOP 及 LTC2311-16 驱动，原厂说明需要 DC890。二者都不是当前引脚兼容替换板。先完成主平台，不必同时采购多个相似 LVDS 捕获系统。ADS9327EVM、DC2425A-A

订购前确认完整套件、FMC 兼容、电源、时钟源、软件和连接附件；价格和库存以订购页面为准。20 位首版仍需自己的测试子卡与 FPGA 程序，不宣称原厂软件直接支持本项目。

9 交付接口与证据边界

两份产品规格书提供引脚、工作条件、数据与时序、内部工作原理、外围、验证及机械外形。CSV 为逐脚机器表；Analog Canvas 原生工程对应可编辑功能图，SVG/PDF 为矢量图。所有图件须检查线端、交叉、箭头、位序、脚号、字体及最终印刷尺寸。

数字 RTL/TB 维持既有 serializer 原型及归档 27 项通过记录，本次文档修订未重跑 RTL。新 Simulink 资料分别属于公开 RX 与定点重建、短记录映射或指定非理想实验；不自动升级为真实 EOC、CDC/RDC、Pad、STA、PEX、工艺或硅性能签核。功耗、面积、温漂、绝对最大值及热参数的待确认项必须留在相应表中。

本版引用原图保留来源和页码；可移植拓扑不等于能直接沿用器件尺寸。尤其 LDO/FVF/输入 buffer 的稳定性、噪声、输出摆幅、ESD 和目标工艺器件耐压必须在实际 PDK 重新验证。

10 商用产品与封装接口对照

商用资料基线为 2026 年 10 月 20 日；本版重新核对 AD7961 脚位及主采购平台。不同输入频率和参考下的典型值保留原测试条件，不作本器件保证。

主表纳入原厂 SAR ADC，分为精确 5 MS/s 上限、超过 5 MS/s 且允许在 5 MS/s 运行、18 / 20 位邻近对标三组。多通道产品单独标出通道数，不把双通道 5 MS/s 误写成单通道 10 MS/s。流水线 ADC 和仅输出速率相近的 ΔΣ ADC 不并入主表。

产品规格、封装和接口以数据手册为依据；评估板附件以手册和采购清单为依据；价格库存只作为日期快照。典型值、最大值及不同测试频率不横向冒充同一测试条件。数据手册页码按文内印刷页码引用。

Copyright © 2026 SAR ADC Project

逐型号与评估板依据见商业对照表、原厂手册和图页索引；典型值、最大值及不同测试频率按各自条件解释。

10.1 精确 16 位、最高 5 MS/s：7 款产品

型号	通道 / 每通道速率	封装	数据接口	集成与定位
AD7961	1 路 / 5 MS/s	32 脚 LFCSP，5 × 5 mm	LVDS，自时钟 / 回送时钟	片内参考 buffer；外部精密基准；精密单通道
LTC2311-16	1 路 / 5 MS/s	16 脚 MSOP-EP，约 4 × 5 mm	CMOS 或 LVDS 串行	内部 reference；宽输入共模；易焊接参考
LTC2385-16	1 路 / 5 MS/s	32 脚 QFN，5 × 5 mm	LVDS，1 / 2 lane	内部参考；无周期流水延迟；多供电轨
LTC2323-16	2 路 / 5 MS/s	28 脚 QFN，4 × 5 mm	每通道独立 CMOS / LVDS	同时采样；内部参考；双通道参考
LTC2325-16	4 路 / 5 MS/s	52 脚 QFN，7 × 8 mm	CMOS / LVDS，多路输出	同时采样；总数据 320 Mbit/s；不适合最简封装
ADS9327	2 路 / 5 MS/s	22 脚 VQFN-HR，3.5 × 3.5 mm	CMOS 1 / 2 / 4 线串行	reference、ref buffer、VCM；紧凑接口首选参考
ADS9227	2 路 / 5 MS/s	40 脚 VQFN，6 × 6 mm	同步 LVDS SDR / DDR	内置输入 driver 和 reference；模拟外围少、数字复杂

对应原厂资料：AD7961、LTC2311-16、LTC2385-16、LTC2323-16、LTC2325-16、ADS9327、ADS9227。

型号	SNR 典型值及条件	INL 典型 / 最大，LSB16	比较时的限制
AD7961	95.5 dB，1 kHz，VREF=5 V	±0.2 / ±0.55	与其他器件的 MHz 输入测试不等价
LTC2311-16	81.6 dB，2.2 MHz，内部 4.096 V 参考	±3 / ±8	封装简单，但不代表高精度线性基线
LTC2385-16	93.8 dB，1 MHz	±0.15 / ±0.5	适合精密高速对照，但使用 LVDS
LTC2323-16	81 dB，2.2 MHz，内部 4.096 V 参考	±4 / ±12	同步双通道与宽共模定位
LTC2325-16	82 dB，2.2 MHz，内部 4.096 V 参考	±2 / ±9	关注多通道密度，非 20 位精度模板
ADS9327	93.2 dB，2 kHz；91.5 dB，1 MHz	±0.25 / ±1	5 V 模拟电源条件；降为 3.3 V 时指标不同
ADS9227	93.9 dB，2 kHz；93.3 dB，1 MHz	±0.3 / ±0.75	包含 driver；总系统功耗应统一边界比较

数值来自上述原厂手册：AD7961 p.3；LTC2311-16 pp.2–3；LTC2385-16 p.3；LTC2323-16 / LTC2325-16 pp.2–4；ADS9327 pp.7–9；ADS9227 pp.7–9。这里 SNR 不包含全部失真；ENOB 必须用 SINAD 计算。测试频率和参考电压不同，不能直接把两行 SNR 相减作为器件优劣结论。

供电复杂度也有明显差别：LTC2311 可用 3.3 V 或 5 V 主电源，IO 约 1.8 至 2.5 V；AD7961 使用 5 V 与 1.8 V 域；LTC2385 需要 5 V 与 2.5 V 域；ADS9327 需要模拟高压、1.8 V 及可选 IO 域。若 IO 与 1.8 V 共轨，可减少外部稳压路数，但仍需局部去耦。ADS9227 手册列 95 mW/ch 典型功耗，网页参数又出现 360 mW 字段，不能混用；应按手册具体模式的各电源电流复核并测量。

10.2 更高速的 16 位候选：能在 5 MS/s 运行，但不是 5 MS/s 上限型号

型号	标称最大速率	封装 / 接口	对本项目的价值
AD7625	6 MS/s，单通道	32 脚 5 × 5 mm LFCSP，LVDS	传统精密高速 SAR 信号链；不必采购另一套类似 LVDS 平台
AD7626	10 MS/s，单通道	32 脚 5 × 5 mm LFCSP，LVDS	与 AD7625 相邻的更高速对照

Copyright © 2026 SAR ADC Project

型号	标称最大速率	封装 / 接口	对本项目的价值
LTC2387-16	15 MS/s，单通道	32 脚 5 × 5 mm QFN，LVDS	高速参考 buffer / 输入驱动；评估平台附件较多
AD4083 / AD4084 / AD4085	40 / 20 / 10 MS/s，单通道	49 球 5 × 5 mm CSP_BGA；LVDS 或多线 SPI	新一代易驱动、FIFO、内部 LDO 路线；封装不符合首版易返修目标

原厂手册规定的采样周期 / 频率范围覆盖 5 MS/s；不能仅凭“最大速度更高”推断支持任意降速。尤其一些同步高速 ADC 存在最低采样频率。ADS9227 本身的规定范围约 3.9 至 5 MS/s，不能把它当成可随意从低速扫到 5 MS/s 的器件。

原厂依据：AD7625、AD7626、LTC2387-16、AD4083、AD4084、AD4085。

10.3 18 / 20 位邻近对标

型号	位数与速率	封装 / 接口	需要学习的内容
AD7960	18 位、5 MS/s，单通道	32 脚 LFCSP，LVDS	99 dB 典型 SNR；18 位精密 5M 的模拟链路
ADS9217	18 位、5 MS/s/ch，双通道	40 脚 VQFN，LVDS	输入 driver 集成与双通道取舍
AD4020	20 位、1.8 MS/s，单通道	10 脚 MSOP / LFCSP，普通串行	小封装、低输入回踢；速度不满足 5M
AD4080	20 位、40 MS/s，允许 5M	49 球 CSP_BGA，LVDS / 多线 SPI	高速 20 位、易驱动、buffer 与内部去耦
AD4082	20 位、10 MS/s，规定范围 1.25 至 10M	49 球 CSP_BGA，LVDS / 多线 SPI	最新低速变体；20 位数据与约 94 dB 宽带 SINAD 的区别

对应资料：AD7960、ADS9217、AD4020、AD4080、AD4082。主 CSV 按 12 个对照行覆盖 15 个具体型号，其中 13 个为 16 位；本节额外补充 AD7960、AD4020 和 AD4082。它是有证据的候选清单，不声称穷尽全球产品。

LTC2321-16 最高仅 2 MS/s/ch，目标 5 MS/s 双通道对应 LTC2323-16，采购时必须分清。TI ADS1605 虽为 16 位 5 MS/s，但采用 ΔΣ 架构，不计入 SAR 主表。LTC2321-16、ADS1605。

Copyright © 2026 SAR ADC Project

10.4 原厂封装和接口原图

以下原厂图对应市场比较中的封装、引脚、驱动和接口实例；目标芯片仍按自身 bond-map 与时序定义。




图 12. LTC2311-16 原厂 MSOP 引脚图；Rev.B，PDF/印刷 p.2，带 EP

LTC2311 只有 CNV、SCK、SDO 及 CMOS/LVDS 选择，没有独立 CS 脚。16 脚 MSOP 容易理解，但高速 5M 仍需高速移位时钟；底部 EP 仍需焊接。

Copyright © 2026 SAR ADC Project




Figure 4. Pin Configuration

图 13. AD7961 原厂 32 脚 LFCSP 引脚图；Rev.B，p.8，Fig.4




图 14. AD7961 原厂封装尺寸；Rev.B，p.23，Fig.38

原厂外形明确 5 mm 本体、0.5 mm 脚距和 EP；本版进一步按其脚号/方向选用外部参考 echo 兼容配置；制造焊盘、die/打线和时序仍须实际确认。对学术样片，封装服务成熟度和返修能力比追求最小面积更重要。

Copyright © 2026 SAR ADC Project




Figure 6-2. Conversion Cycle Timing: 4-Lane Default Operation

Copyright © 2026 Texas Instruments Incorporated

图 15. ADS9327 原厂四线数据时序；SBASAX3B，p.11，Fig.6-2

原图明确读 Sample N-1。它是双通道 16 位、每通道两根数据线的组织方式；本版两款均采用 AD7961 单 LVDS 脚位；这里的四线图仅用于产品比较，不采用该双通道 lane 映射。来源：ADS9327 手册。

11 输入与参考缓冲电路图谱

本章保留可追溯原图与拓扑分析。移植等级取决于器件耐压、目标 PDK、实际负载、噪声和稳定性验证；首版仍优先片外实现。

缓冲器选型由参考负载时序、输入摆幅、精度、噪声与建立条件共同决定。不同工艺的样片指标按各自负载与测试条件解释，迁移等级分别标为架构、拓扑或局部电路。

Copyright © 2026 SAR ADC Project

11.1 Bodnar 2024：bit-trial 预充电与 RA 精化




Figure 9.8.3: Pre-charge reference buffer architecture and input reference current (top); two-dimensional shuffling of the unary DAC capacitors (bottom).

图 16. Bodnar Fig.9.8.3：预充电参考、输入参考电流、时序和电容 shuffle

Fig. 9.8.3，PDF p.2 / 印刷页 183。原截图同时保留同一图号下的 unary-DAC 电容 shuffle 图。

电路机制。RDAC 参考端由 MUX_SEL 在预充电支路和精密 REF_IN 间切换。bit-trial 期间，本地电荷与预充电路径承担大部分瞬态需求；进入残差放大（RA）前，选择器接到精密 REF_IN，由外部基准校正剩余误差。

原型采用 18 个 slice：8 个采集、8 个转换、2 个备用，并以交错 RDAC 量化路径分离采样与转换负载。图中同时给出 ACQ./CONV./RA 时序和参考引脚电流。论文指出，RDAC 直接从外部参考取得约 1.8 mA，会令外部参考阻抗产生与码型和吞吐率相关的误差；常开线性缓冲则引入 1/f 噪声、温漂和负载调整率约束。

指标条件。原型采用 40 nm、20-bit、40 MS/s 两级 SAR。摘要报告 20-bit 线性度、93.7 dB SNDR 及 94.2 dB 动态范围；参考建立约占 RA 阶段 65%。这些数值属于该原型的 40 nm、40 MS/s 测试条件；论文报告 20-bit 线性度、93.7 dB SNDR 和 94.2 dB DR，但未将结果标为 20 ENOB。

原图下半部的 unary-DAC capacitor shuffle 与参考时序同用 Fig.9.8.3 图号；它展示电容单元重排，不是参考 buffer 晶体管实现。

适用位置。外部精密参考的负载在 bit-trial 期间得到隔离，板级基准不必直接供给每次 CDAC 切换的全部尖峰电流。本地电容和粗参考承担瞬态电荷，精密参考在残差修正阶段恢复精度。

Copyright © 2026 SAR ADC Project

迁移要求。Fig.9.8.3 是架构与时序图，没有展开预充电放大器的晶体管级实现。20-bit CT2 方案须重新计算 bit-trial 参考容差、冗余范围、RA 有效窗口和参考恢复误差；16-bit 单级 SAR 每一位直接使用参考，不能照搬“粗参考试探、RA 阶段精化”的日历。

若采用分时参考，须对最坏码序列仿真 MUX 电荷注入、预充电节点阻抗、本地电容、温漂、参考负载和切换时刻。原文 20-bit INL 结果不能替代目标芯片的静态线性、噪声或动态指标验证。

11.2 Li 2023：预测电平移位输入缓冲




Fig. 4. Input buffering with predictive level-shifting operation concept. (a) System block diagram. (b) Timing diagram. (c) Signal waveform in $\Phi_{Predict}$. (d) Signal waveform Φ_{Sample}. (e) Signal waveform $\Phi_{Residue}$.

图 17. Li Fig.4：预测、采样与残差相的输入缓冲时序

Fig. 4，PDF p.4 / 印刷页 3558。

电路机制。信号链分为 ΦPredict、ΦSample、ΦResidue 三相。预测相由 predictor 估算下一输入并预置 CLevel-Shift；采样相采集输入，同时把 buffer 内部摆幅搬至偏置附近；残差相由粗量化 DAC 生成误差，再经相同移位和 buffer 路径送到细量化电容。

预测器移除预期的大幅输入变化后，缓冲器主要处理粗量化与预测误差，因此不必单独承受完整 rail-to-rail 摆幅。此结构把缓冲驱动条件与采样 / 粗量化算法绑定。

指标条件。12 MS/s 样机的采样窗口约 25 ns。一级 predictor 使用可调 40 kΩ、33 kΩ、800 fF RC 网络和运放；source follower 负责快速给电平移位电容充电。上述数值对应该样机，需按目标采样率、信号频带和输入源阻抗重算。

适用位置。电平移位适合 ADC 内部节点摆幅或共模范围限制了板级输入驱动的场景。评估集成缓冲能否降低输入源负载与外部 FDA 摆幅要求时，需同时计入预测误差和粗 DAC 误差。

迁移要求。完整实现需要预测器、粗 ADC、DAC、电容阵列和多相开关。若目标输入频带与满量程不要求宽摆幅驱动，基础 buffer 更简洁；若采用预测器，须按目标 PVT 重新优化误差、相位与 RC，不沿用论文器件尺寸和相位宽度。

Copyright © 2026 SAR ADC Project

11.2.1 带自举与瞬态辅助的 FVF 实现




Fig. 13. Input buffer implementation details.

图 18. Li Fig.13：自举、级联与 slew-assist FVF 输入缓冲器

Fig. 13，PDF p.7 / 印刷页 3561。

电路机制。该实现并非简单两三只 MOS 的裸 FVF。MN1 的高跨导降低节点 X 的输出阻抗并加快采样电容充电；MN2/MN3 的自举栅压减小 MN1 的 VDS 摆动，以改善线性度。

MP1 提供偏置电流，MP2 通过增益增强提高其输出阻抗；MN4 的高跨导压低节点 Y 随信号相关电流造成的摆动。MN,Slew 只在大信号跃迁时补充瞬态电流，稳态关闭。

图中给出 6 pF 与 3 pF 两路 CDAC level-shift 电容、17 pF 采样电容、0.5 pF 标称输入负载和 3.3 V 供电。这些电容/电源条件共同定义驱动任务，不能只看 FVF 的等效输出阻抗。

指标条件。180 nm 样片报告 12 MS/s、91.3 dB SNDR、94.1 dB 动态范围及约 95 dB 输入缓冲线性度；ADC 静态非线性图按 16-bit 分辨率展示。该证据证明约 15-bit 动态样机驱动能力，不证明 20-bit 线性误差。

适用位置。可把低输出阻抗反馈核、偏置阻抗控制和按需 slew-assist 作为片内输入 buffer 的研究骨架。首先应与外置 FDA 在同一 CDAC 负载下比较建立误差、噪声和失真。

迁移要求。目标 PDK 中重新评估跨导、器件电压余量、自举可靠性、开关 Ron、偏置与输出节点稳定性；不得复制 180 nm 的 gm、偏置电流或 W/L。只有板级负载测量证明外置驱动成为瓶颈时，才进入晶体管级方案。

Copyright © 2026 SAR ADC Project

11.3 Carvajal 2005：FVF 基本单元与输入范围




Fig. 1. (a) Common-drain amplifier (voltage follower). (b) FVF. (c) Open-loop gain analysis of circuit of (b).




Fig. 2. Allowable input range for two different transistor threshold voltages.

图 19. Carvajal Fig.1/2：普通源跟随器、FVF 反馈回路和有效输入范围

Fig. 1 与 Fig. 2，PDF p.2 / 印刷页 1277。

电路机制。Fig.1(a) 为普通共漏 / 源跟随器；Fig.1(b) 加入 M2，从输出回馈到 M1 偏置节点，形成局部负反馈，降低输出节点等效阻抗。Fig.1(c) 拆开回路，用于增益、极点和稳定性分析。

指标条件。Fig.2 分别按 VTP=0.8 V 和 0.4 V 给出输入范围。允许范围由输入电压、偏置电流、器件阈值和饱和条件共同决定，低压供电并不自动形成 rail-to-rail 输入。原文指出大负载电容可能需要补偿。

适用位置。该论文适合分析 FVF 反馈路径、低输出阻抗来源、有效输入范围和负载稳定性。它提供拓扑基础，不提供目标 SAR 输入建立、噪声或失真保证。

迁移要求。目标 ADC 需带真实采样开关、CDAC 和源阻抗仿真；分别检查满量程阶跃、输入共模、失真、输出阻抗与稳定性。不能仅凭本图判断 20-bit 建立精度。

Copyright © 2026 SAR ADC Project

11.4 贡圣芙 2024：双电荷库与分段参考切换




图 3-8 本文提出的两组电荷库协同工作方式

图 20. 图 3-8：两组差分电荷库协同支持 CDAC

Fig.3-8，PDF p.41 / 印刷页 33。

电路机制。β1 • CT 与 β2 • CT 为两组差分储能库，各带正、负参考节点。高段 CDAC 位切换时先由第一组供电；到达分段边界后，将已切换电容转接到第二组，再由第二组继续提供电荷。

Copyright © 2026 SAR ADC Project




图 21. 图 3-13：高、中、低段 SAR 转换及参考切换次序

Fig.3-13，PDF p.47 / 印刷页 39。

转换次序。高段先用 VREF1 完成 bit trial，再切至 VREF2 修正比较器输入基线；中段采用类似过程；低段使用 VREF1。采样 / 置位切换用于避免输入采样瞬间牵动参考端。双电荷库和分段时序共同构成参考策略，不能把“两个电容库”单独抽出并假定误差抵消。

指标条件。学位论文报告该结构用于 40 nm、12-bit、250 MS/s、四通道 TI-SAR，并报告流片 / 测试结果。其分辨率、速率、通道交织、CDAC 分段与校准方法均不同于单通道 20-bit、5-MS/s 目标。

适用位置。本地储能与分段切换把连续低阻驱动改为“储能＋切换＋基线修正”，可用于降低精密参考在粗码切换阶段的平均驱动负担。

迁移要求。储能电容须按目标 CDAC 总电容、每位电荷需求和可接受参考下陷设计。参考误差会耦合 bit 序列、分段边界与电容失配；还需验证开关电阻、切换注入、控制相位和数字修正。

11.5 Yabo 2018：高电流差分参考缓冲对照

该文原始图文已核对，但不占用主架构图位。Figure 4 将慢速反馈环、正负参考开环复制支路、堆叠 source follower 和两路辅助补偿环放在同一方案中。

Mn0/Mp0 与 Mn1/Mp1 形成正负参考输出；辅助支路用电流镜补偿 Irp/Irn 从输出节点抽取的电流，改善差分两端精度与输出阻抗对称性。输出 source follower 之间串入二极管连接器件，以降低静态电流下的等效输出阻抗。

指标条件。论文面向 65 nm、12-bit、1 GS/s pipeline ADC；供电 2.5 V，buffer 功耗 56.25 mW，设计目标放大相小于 350 ps。原文将 transient 和 FFT 图 / 正文标为仿真或预仿真，未发现对应芯片实测证据。

适用与迁移。可借鉴正负参考支路对称性和负载补偿；整套网络依赖多个运放、偏置电流镜、差分补偿与较高功耗，超出单通道 5-MS/s 首版目标，不作为直接移植电路。

11.6 输入 / 参考缓冲的迁移等级与实现顺序

Copyright © 2026 SAR ADC Project

案例	可迁移内容	等级与应用位置	迁移前的目标验证
Bodnar 动态参考	转换期预充电/储能，RA 阶段接精密 REF_IN	架构原理；20 位 CT2 参考时序研究	误差预算、bit-trial 容差、冗余范围、RA 建立时间及 REF 恢复
Li FVF 输入级	局部低阻反馈、高 gm 输入、偏置/输出阻抗控制、按需 slew-assist	拓扑骨架；输入负载实测需要后	目标 PDK 下的 2.5 MHz Nyquist 输入失真、建立、噪声及 PVT
Gong 双电荷库	本地储能、分段切换及比较器基线修正	系统概念；参考瞬态仿真候选	目标 CDAC 逐码电荷、分段边界、开关电阻和失配
Yabo 差分 buffer	正负端对称与负载抽取补偿	局部电路思想；对照参考	多环稳定性、功耗、噪声及目标负载
Carvajal FVF	局部负反馈、Rout 与输入范围分析	基础拓扑；Li 结构理论依据	饱和余量、增益、极点和实际采样负载

16 位实现。首版采用常规外部输入驱动和外部参考缓冲。芯片最小集为差分采样网络、SAR CDAC、比较器 / 偏置、异步/同步控制、参考输入/回流与本地去耦。

若评估板上的标准差分驱动器能满足输入噪声和建立误差，片内无需精密输入 buffer 或参考 buffer。预测电平移位和双电荷库不纳入默认 16 位单级 SAR。

20 位实现。外部参考与输入驱动仍是首轮最少有源器件路径。低噪声参考储能、输入 FVF、参考负载隔离和监测点仅在误差预算或板级驱动测量支持后加入。

双电荷库、预测器和多级 reference loop 需要额外模拟面积、相位控制、校准与验证；它们不能替代目标 CDAC 和输入负载下的行为级/晶体管级误差分析。

POR 边界。四篇论文中没有可直接采用且规格完整的独立 POR。带隙启动、LDO 输出建立和数字复位是不同模块；POR 仍需定义阈值、迟滞、慢斜坡、掉电放电、复位保持与释放时刻。

目标电源斜坡、PVT 和参考建立条件下的复位时序应单独验证，不能从某篇 LDO 的上电波形推导 POR 保证。

11.7 16 位与 20 位功能边界

功能最低集。两种分辨率的首版均需差分输入采样网络、SAR CDAC、比较器与偏置、异步/同步控制、外部参考输入及本地去耦、独立模拟/数字供电脚，以及单 LVDS 高速读数和 echo 接口。

16 位单级 SAR 默认使用板级输入驱动和外部 reference buffer；片内只保留采样/回流、CDAC 和输入开关。若标准 FDA 能满足输入误差预算，不集成高线性输入 buffer。

20 位首版先保留外部精密参考与输入驱动。低噪声参考缓冲/储能、输入 FVF 和监测节点只有在误差预算或板级测试指出明确瓶颈后，才作为片内增补。

预测器、多级校准、双电荷库和复杂 reference loop 需要独立面积、时序及验证预算，不预先并入产品功能合同。

11.8 行为级与电路级验证候选

候选 **A**：预充电 / 精化两相参考。行为模型加入 REF 引脚等效阻抗、预充电 buffer 输出阻抗、本地储能电容、MUX 注入电荷及温漂；覆盖最坏码序列和满量程输入，检查比较器判决前的残余参考误差是否落入冗余区间并能由后级修正。若单级 SAR 每一位都立即使用精密参考，则不采用“粗参考供 bit-trial”阶段。

候选 **B**：无预测器 **FVF** 输入级。在目标 PDK 下同时比较外置驱动与片内 FVF，覆盖源阻抗、满量程、共模、CDAC 输入电容、采样开关 Ron、噪声、THD、建立残差及 PVT。只有满足输入误差预算且能减少评估板器件时才进入版图；不复制 180 nm 样机的 gm、偏置或 W/L。

候选 **C**：一个主电荷库与一个校正 / 预充电库。根据目标总电容、每 bit charge demand 和参考下陷容许量选 β 参数，扫描库电容、分段边界、开关电阻及电容失配；以目标码型比较单库、双库与外部精密参考驱动的 INL/DNL、SNDR 和参考恢复。若单外部参考加去耦已满足误差预算，则不增加双库数字控制。

Copyright © 2026 SAR ADC Project

筛选结论。现有文献提供的是参考隔离架构、FVF 拓扑、储能分段机制及局部差分参考设计，不是可不经重设计直接流片的 20 位 buffer IP。器件、偏置、噪声、线性度、稳定性与封装板级条件须在目标 PDK 和评估板上重新验证。

11.9 来源与图页索引

作者	原始出版信息	图号与页码
Rares Bodnar, Henry Kennedy, Christopher P. Hurrell, Asif Ahmad, Mark Vickery, Luke Smithers, William Buckley, Monsoon Dutt, Pasquale Delizia, Derek Hummerston, Pawel Czapor	“9.8 A 9.3nV/rtHz 20b 40MS/s 94.2dB DR Signal-Chain Friendly Precision SAR Converter,” ISSCC 2024, Session 9, Paper 9.8, DOI	Fig.9.8.3，PDF p.2 / 印刷页 183
Manxin Li, Calvin Yoji Lee, Praveen Kumar Venkatachala, Ahmed ElShater, Yuichi Miyahara, Kazuki Sobue, Koji Tomioka, Un-Ku Moon	“A Rail-to-Rail 12 MS/s 91.3 dB SNDR 94.1 dB DR Two-Step SAR ADC With Integrated Input Buffer Using Predictive Level-Shifting,” JSSC 58(12), 3555–3564, 2023, DOI	Fig.4 PDF p.4 / 印刷页 3558；Fig.13 p.7 / 印刷页 3561
Ramón González Carvajal, Jaime Ramírez-Angulo, Antonio J. López-Martín, Antonio Torralba, Juan Antonio Gómez Galán, Alfonso Carlosena, Fernando Muñoz Chavero	“The Flipped Voltage Follower: A Useful Cell for Low-Voltage Low-Power Circuit Design,” TCAS-I 52(7), 1276–1291, 2005, DOI	Figs.1–2，PDF p.2 / 印刷页 1277
贡圣芙	《基于电荷库式基准缓冲器的 12 位 250MSPS 时间交织 SAR ADC 研究与实现》，西安交通大学硕士论文，2024，DOI	Fig.3-8 PDF p.41 / 印刷页 33；Fig.3-13 p.47 / 印刷页 39
Ni Yabo, Li Ting, Zhang Yong, Huang Zhengbo, Li Liang, Fu Dongbing	“A Reference Buffer with High-Efficiency for High-Speed and High-Precision Switched-Capacitor ADCs,” ICCT 2018, 1422–1425, DOI	Fig.4，PDF p.2 / 印刷页 1423

原文 PDF 路径、Zotero 键、SHA-256 及裁图坐标见原文索引。各图为原始 PDF 裁切。

12 LDO、参考输出级与内部偏置图谱

本章保留可追溯原图与拓扑分析。移植等级取决于器件耐压、目标 PDK、实际负载、噪声和稳定性验证；首版仍优先片外实现。

LDO 与参考驱动的选择受输入余量、负载电容、瞬态电流及噪声/PSRR 约束。下列案例按原工艺、负载与测试方法陈述，分别标明测量、仿真和设计目标。

Copyright © 2026 SAR ADC Project

12.1 Razavi 2022：PMOS 串联调整器




FIGURE 2: (a) A basic LDO topology and (b) the VCO model.

图 22. 基本 PMOS LDO 与 VCO 等效负载

Fig.2(a)/(b)，原文印刷页 8；IEEE Solid-State Circuits Magazine, vol.14, no.2, Spring 2022。

电路机制。M0 为 PMOS 串联调整管，源极接 VDD，漏极接 VOUT，栅极由误差放大器 A1 驱动。R1/R2 把 VOUT 分压送至 A1 正端，VREF 接负端；VOUT 下跌使分压反馈降低，A1 拉低 PMOS 栅压并增大导通电流，构成负反馈。

当 VREF 等于目标输出时，可省去 R1/R2 并直接反馈 VOUT。该示例的输入输出差约 200 mV，M0 需在低压差电流源区工作；需校核最差负载下的压差、栅极余量和输出摆幅。

指标条件。这是 28 nm、slow-slow、75 °C 的设计/仿真案例，VIN=1.2 V、VOUT=1.0 V，给 5 GHz VCO 提供最高 5 mA 偏置。等效负载 CVCO=0.5 pF，没有给出外接 COUT 值。

原文以 Miller 电容 Cc 及串联零点电阻 Rc 补偿环路，仿真相位裕度约 53°，补偿后带宽约 2 GHz。PSRR 目标为 10 MHz 处大于 40 dB，仿真响应报告至少至 23 MHz 保持 40 dB。

VCO 噪声预算推导的 1 MHz 输出噪声上限为 32 nV/$\sqrt{}$Hz；仿真曲线在数百 kHz 以上低于约 20 nV/$\sqrt{}$Hz。供电由 0 升至 1.2 V 的斜率为 10 ns，VCO 电流 0 升至 5 mA 的负载步进为 1 ns，模拟输出约 2 ns 恢复。

适用位置。该结构适合作为单环 PMOS LDO 基线，说明误差放大器、分压网络、串联管和负载电容如何决定稳定性。它的 VCO 小信号负载不能替代 SAR CDAC 的时钟相关电荷负载。

迁移要求。按目标工艺重新设计补偿并扫描 COUT、ESR、负载电流、封装与走线寄生。示例没有带隙启动、POR 阈值/迟滞或硅测量结果，不能据此定义目标芯片 POR 或 PSRR 保证。

Copyright © 2026 SAR ADC Project

12.2 张明威 2023：数字轨折叠 FVF LDO




图 4.4 Folded FVF LDO 电路结构

图 23. 折叠 FVF 数字电源 LDO

Fig.4.4，论文印刷页 46 / PDF p.62。张明威，东南大学电子信息硕士论文，2023，DOI 10.27014/d.cnki.gdnau.2023.001372。

电路机制。快速局部反馈由 MPASS、M7、M6 构成；慢速反馈由 MPASS、M1、M5、M7 构成。慢环校正直流输出，FVF 局部环降低输出阻抗并加快瞬态响应。

M3/M4/R2 形成低阻负载以推高 pass 栅节点 PGATE 的极点；C1 补偿慢环，C2/C3/C6 耦合输出变化以增强 MPASS 栅电容充放电。多个 VBN 偏置、补偿电容和瞬态增强支路提高环路与偏置验证工作量。

指标条件。目标是 180 nm CMOS 数字校准电源，VIN=2.5–3.6 V，VOUT=1.2 V，负载 100 μA–20 mA，报告 PVT 仿真静态电流 6.45–6.53 μA。

后仿真设计范围为 CLOAD=2–100 pF；另一个前仿真瞬态段使用 2/200 pF。200 μA↔20 mA、1 ns 边沿的后仿真最大欠冲/过冲为 195/260 mV，恢复约 3.6 μs。

后仿真报告 PM 为 51.03°–60.31°、GBW 为 1.155–1.926 MHz，随文中所列工艺角、负载和电容条件变化。该 LDO 没有给出数值 PSRR/输出噪声结果，也未报告芯片实测。

适用位置。该电路适合作数字校准电源、偏置轨或无外接大电容 LDO 的结构参考，不直接证明其适合 AVDD、VREF 或低噪声 RA 电源。

迁移要求。先定义目标电流谱、最低压差和片上旁路；重新仿真启动、轻重载、CLOAD=0/最小/最大、输出噪声、稳定性及对 AVDD/VREF 的耦合。不得把前仿真 2/200 pF 条件与后仿真 2–100 pF 范围混写。

Copyright © 2026 SAR ADC Project

12.3 张明威 2023：闭环精度级与 FVF 参考驱动

第五章 高速高精度 ADC 中参考电压源电路设计




图 5.11 输出缓冲电路原理图

输出级采用 FVF 结构实现低输出阻抗特性，输出阻抗为

$$R_{OUT} = \frac{1}{g_m} \tag{5.4}$$

图 24. 面向流水线 ADC 的差分参考输出级

Fig.5.11，论文印刷页 63 / PDF p.79，同一东南大学硕士论文。

电路机制。带隙、2.5 V 电平移位和闭环差分放大器决定 VREFP/VREFN 直流精度；共模反馈限制输出共模；末端 FVF 提供切换电容所需的大瞬态电流，使大信号负载与精度主环路分工。

开环末级有利于快速充放电，但静态输出误差、失配、PVT 和负载相关输出阻抗需分别验证。精度环的闭环增益不能替代输出级建立分析。

指标条件。论文以 5 V 供电、1.25 V 带隙经电平移位到 2.5 V 放大器输入，目标 VREFP/N 为 4.5/0.5 V。负载包括 18/7.5/4.4 pF 级间电容和比较器/电阻项；等效切换负载约 22.4 pF。

2 V 参考跃迁对应约 44.8 pC 电荷；设计给出 30 mA 大信号驱动、64 MHz 开环输出带宽及 25 ns 内达到 99.99% 建立的目标。噪声设计目标为 87 μVrms，PEX 积分结果为 120 μVrms (1 Hz–1 GHz)。

论文联合仿真为 18-bit、20-MS/s 流水线 ADC 得到 16.91 ENOB 和 103.6 dB SNR (1.8 MHz 输入，含 PEX)。这些是流水线 ADC 协同仿真结果，不是 SAR 参考 buffer 的实测规格。

同一论文 Fig.5.7 将带隙核心、偏置/启动、修调和滤波画为模块框图。它证明存在 bandgap 启动设计，不提供独立 POR 的门限、迟滞、复位脉宽和复位释放指标。

Copyright © 2026 SAR ADC Project

适用位置。当 SAR CDAC 测得的参考抽取电荷要求快速动态补偿时，闭环差分精度级与 FVF 电荷驱动的分工值得评估；参考 buffer 须直接面对目标 CDAC 与回流网络。

迁移要求。按目标 SAR 总电容、单次码跳电荷、参考共模和 200 ns 周期重新计算输出摆幅、峰值电流、建立残差、噪声积分和稳定性。不能直接沿用流水线 ADC 的电容、5 V 摆幅或 25 ns 预算。

12.4 Lu et al. 2015：片上三环 FVF LDO




Fig. 5. Transistor level schematic of the proposed fully integrated tri-loop LDO.

图 25. 65 nm 三环 FVF LDO 晶体管结构

Fig.5，论文印刷页 710 / PDF p.4。Lu et al., TCAS-I, vol.62, no.3, pp.707–716, March 2015，DOI 10.1109/TCSI.2014.2380644。

电路机制。快速 Loop-1 以 buffered FVF 形成局部负反馈并把输出端设为主极点；阻抗衰减缓冲把内部高阻节点极点推高。Loop-2 产生 VSET/镜像节点，Loop-3 把实际 VOUT 反馈到误差放大器以提高直流精度。

图中的三输入误差放大器、镜像比例、缓冲器、片上电容和独立 IBIAS 支路构成完整多环系统。EA 使用 2.5 V I/O 器件，FVF 使用 1 V 核心器件；换工艺需重核耐压、器件余量和内部节点电压。

指标条件。65 nm 通用 CMOS，VIN=1.2 V、VOUT=1.0 V，最大负载 10 mA，静态电流 50 μA。正文写 130 pF 输出电容，摘要写 140 pF 堆叠片上电容；本设计保留原文口径差异，原型没有依赖板外大 COUT。

Copyright © 2026 SAR ADC Project




Fig. 17. Measured transient response with $V_{IN} = 1.2$ V, $V_{OUT} = 1.0$ V, and on-chip loading change from 0 μA to 10 mA within edge times of 200 ps.

图 26. 三环 FVF LDO 的实测负载瞬态

Fig.17，论文印刷页 714 / PDF p.8：VIN=1.2 V、VOUT=1.0 V、片上负载 0↔10 mA，边沿小于 200 ps。

实测欠冲 43 mV、过冲 82 mV，欠冲约 100 ns 恢复。原文报告 PSR 测量频率覆盖 DC 至 20 GHz；低频优于-21 dB，5 MHz 最差约-12 dB，1 GHz 约-15 dB。

原文未报告独立积分输出噪声数值。PSR 和环路分析的仿真/测量边界应按原文图注区分，不能将测得的负载瞬态扩写为噪声证明。

适用位置。三环 FVF 展示片上电容 less LDO 如何分担快速负载调节和直流精度，适合作多环稳定性与全频段供电抑制研究实例。

迁移要求。目标 SAR 参考端具有时钟相关抽取负载，须重新评估 CDAC 回踢、参考输入阻抗、COUT/ESR、环路交互、相位裕度与转换周期恢复。65 nm、10 mA 和堆叠电容结果不直接代表目标工艺。

Copyright © 2026 SAR ADC Project

12.5 Răducan et al. 2020：共栅 Class-AB OTA LDO




Fig. 2. Transistor level schematic of the proposed LDO.

图 27. 130 nm 共栅 Class-AB OTA LDO 晶体管级电路

Fig.2，论文印刷页 3742 / PDF p.3。Răducan et al., TCAS-I, vol.67, no.11, pp.3740–3752, Nov.2020，DOI 10.1109/TCSI.2020.3012376。

电路机制。主电压环为负反馈，补偿网络另闭合局部电流/电压环；快速共栅 Class-AB OTA 对负载提供大电流，输出缓冲与补偿支路处理不同 CLOAD 下的环路稳定性。

该结构采用多环路设计，文中以返回比分析稳定性。只检查单一环路的 Bode 图不足以覆盖所有返回路径与负载角点。

指标条件。标准 130 nm CMOS，VIN=1.2–1.5 V、VOUT=1.0 V，负载 0–100 mA，Iq=0.7 μA。无外部 COUT 测试与另加 1 μF 测试分开；测试芯片不含高密度电容。CL≈0–1 μF 是设计/仿真范围。

负载阶跃测量条件为 VIN=1.5 V、VOUT=1 V、0↔100 mA、边沿 1 μs。CL=0 时欠冲/过冲 76/198 mV；CL=1 μF 时为 41/80 mV。

PSR 曲线为仿真，条件 IL=1 mA、CL=1 pF–1 μF、1 Hz–1 GHz；输出噪声曲线也为仿真，条件 IL=1 mA、10 Hz–100 MHz。图中约 100 Hz、1 kHz、10 kHz、100 kHz 标注为 38、12、3.8、0.95 μV/$\sqrt{\text{Hz}}$。

稳定性目标要求所列负载/电容/温度条件的相位裕度大于 5°；论文 Fig.14 边缘条件接近 7°。这不是高裕量结论，应保留其对多环分析和角点覆盖的限制。

适用位置。该设计适合作大负载电流、CLOAD 变化范围宽和无电容瞬态的对照；100 mA 驱动等级及多环补偿复杂度明显超出首版单通道 5 MS/s 芯片需要。

迁移要求。复用前需目标工艺下重做多环稳定性、CLOAD/ESR、PVT、偏置和大信号恢复分析，并将噪声/PSR 在真实 ADC 电源负载下复测。不能以低静态电流替代模拟电源噪声验证。

12.6 供电架构选择与验证门槛

Copyright © 2026 SAR ADC Project

拓扑/案例	适用轨与阶段	已有指标边界	迁移前工作
PMOS 单环（Razavi）	低复杂度 LDO 基线	28 nm、1.2→1.0 V、5 mA VCO、0.5 pF 模型、仿真	目标 COUT/ESR、环路补偿、PVT 与启动
折叠 FVF（张明威）	数字校准轨候选	180 nm、1.2 V、100 μA–20 mA、后仿真	目标负载、电容范围、噪声、PSRR、环路交互
差分精度环＋FVF 输出	CDAC 参考 buffer 候选	流水线 ADC 仿真，22.4 pF 等效负载，120 μVrms PEX 噪声	SAR CDAC 逐码电荷、噪声预算、200 ns 恢复
三环 FVF（Lu）	高性能片上电源对照	65 nm、10 mA、130/140 pF 片上电容、实测瞬态/PSR	新工艺多环稳定性、参考 kickback 与寄生
共栅 Class-AB OTA（Răducan）	大负载/无电容对照	130 nm、0–100 mA、0.7 μA Iq、瞬态实测与 PSR/噪声仿真	返回比稳定性、角点 PM、实际 ADC 噪声耦合

首版边界。16-bit 首轮评估板采用外置低噪声 LDO 与精密参考；芯片使用既定 VDD1、VDD2、VIO 及 REF 脚；板上各支路近端去耦，GND、REF_GND 和 EP 接连续公共地。片外器件占用板面积，但方便替换、测量并隔离故障。

20-bit 版仍可先用片外参考和输入驱动建立基线。只有量化噪声、参考恢复或板级源阻抗的测量结果指出明确瓶颈，才把参考缓冲、输入 FVF 或片内 LDO 列为增补模块。

若后续集成片内参考 buffer，应保留可旁路的外部 REF 路径；评估板同时留外部直驱与 buffer 模式，便于区分参考噪声、负载记忆和电源耦合。

POR 为独立模块。四篇电路案例没有定义可直接采用的 POR 阈值、迟滞、复位输出和释放条件。带隙启动、LDO 输出建立与数字复位输出不能互相替代。

目标 POR 需规定慢斜坡/快速上电、断电放电、欠压重置、复位保持时间，以及释放与参考建立的次序；在目标电源斜率、PVT 和噪声条件下验证。

12.7 首版拓扑优先级

优先级	可复用的架构思想	建议的目标位置	迁移前必须补齐
首版默认	板上 LDO ＋外部精密参考；VDD1、VDD2、VIO、REF 按既定引脚连接	16-bit、5-MS/s 首轮评估	验证每条外部电源轨的去耦/回流，并分别测 VDD1/VDD2/VIO 纹波到 ADC 输出的耦合；这不引入片内 LDO 环路/IP 验证
片内参考候选	外部精密参考输入；闭环差分精度级；末端 FVF/推挽驱动与主环隔离	CDAC 负载证明确有驱动瓶颈时，优先于集成带隙与 LDO	用目标 SAR 的真实 CDAC/Cpar、参考共模和最坏代码跃迁重算抽取电荷；仿真 5-MS/s 时钟边沿、参考恢复时间、噪声积分、PSRR、kickback、PVT/失配及版图后寄生。删去与目标不相干的 5-V 流水线电平移位和片内带隙功能
可选片内稳压	Folded FVF 快速局部环 + 慢速精度环	只有电源隔离/板级负载要求明确时，才用于内部数字局部分支或偏置轨	先定义电流谱、最低输入压差和片上旁路；重新设计启动、偏置、环路补偿，仿真极端 PVT、CL=0/最小/最大、负载阶跃、输出噪声和向 VDD1/VDD2/REF 的耦合。论文现有瞬态幅度不足以支持模拟轨采用
PMOS LDO 基线	PMOS pass + 误差放大器 + 电阻反馈，单主环，外接去耦电容	需要本地稳压时的低复杂度起点；板上外置 LDO 更利于首轮调试	结合目标工艺与负载重做补偿；扫描实际 Cout/ESR、负载电流、输入斜率、封装/走线寄生与 PSRR；输入参考、启动和限流/热保护需单独定规格
对照组	三环 FVF / Class-AB OTA	供电或 reference 方案的性能上界/稳定性对照	需多环稳定性证明、片上电容/偏置、跨温度测量及噪声耦合验证；目前不作为首版默认拓扑

简单样片的电路边界建议：16-bit 首版评估板用外置低噪声 LDO 和精密基准，芯片仍采用 VDD1、VDD2、VIO、REF 及 GND/REF_GND/EP 既定脚位；在板上给各分支留近端去耦，并保持公共地连续。相较片内集成，外置

Copyright © 2026 SAR ADC Project

LDO 会多占板级器件和面积，能减少首轮硅验证对象，且便于换料、测量和隔离故障。若后续硅数据证明需要片内参考缓冲，做成可旁路/关闭并保留外部基准直通；数字轨的 Folded FVF 留作可选研究支路。

POR/启动结论：这 4 份候选原文没有一份提供可直接复制的独立 POR。带隙的启动电路、LDO 上电响应曲线和数字复位输出是不同功能。目标芯片若需要可靠 POR，仍要单独规定慢斜坡/快速上电、断电放电、阈值与迟滞、复位保持时间、欠压再次复位以及复位释放与基准建立的先后关系，再在实际电源斜坡、PVT 和噪声条件下验证。

完整来源、工作条件与 PDF 页码见原文索引。各拓扑仍需按目标 PDK、电源、COUT、负载边沿和噪声积分频带重新验证。

12.8 内部 CTSD LDO 与偏置图纸：内部证据及复用条件

12.8.1 CTSD LDO 原图与证据边界

本地整理稿《CTSD 调制器 _GMC_LDO_ 偏置模块设计分析》包含 LDO 与偏置模块截图。该文件是项目归档整理稿，不是同行评审原始论文；目前未找到对应 PDK 网表、仿真数据库或版图后仿结果。




图 28. 内部 CTSD LDO 原设计截图；归档图保留原图电流标注

电路机制。图右上是串联调整管支路，中央为误差放大器与驱动级，红色反馈线将输出分压返回放大器。图中 VREF 标注 900 mV，设计整理稿目标输出约 1.1 V。

图下方包含基准电流镜、可调权重偏置与使能支路。标注的 11.97 mA 等数字属于图示工作点；右下负载支路也在图中，不能将这些节点电流直接相加并当作额定输出电流或静态功耗。

可用证据。截图可用于追踪节点连接、反馈方向、偏置使能方法和电流测试点。1.1 V 输出与 900 mV 参考标注是整理稿中的设计目标/图上数值，不构成当前 PDK 下的工作范围证明。

Copyright © 2026 SAR ADC Project

复用条件。若将拓扑迁移到 5 V/1.8 V 供电候选，需先确认 MOS 类型与耐压、反馈分压、输入余量、调整管工作区和补偿节点，再验证轻重载、COUT/ESR 稳定性、启动及负载阶跃。

目标工艺还需补充噪声、PSRR、静态电流、PVT、版图寄生、可靠性与 POR 时序。仅更改 VREF/VOUT 标注不能完成电路迁移。

12.8.2 电流镜、偏置与使能网络




图 29. 内部 CTSD 整理稿的偏置镜与使能网络截图

电路机制。该图展开基础电流镜、可调权重偏置和使能支路，可用于梳理偏置电流如何分配、关断控制从何处进入，以及哪些节点适合布置仿真/测试观测点。

适用位置。先在目标 PDK 中重建偏置与使能子网，核对启动时的偏置建立、关断泄漏、输出顺从范围、温度系数和噪声，再决定其是否能供给 ADC、RA 或参考驱动。

迁移要求。现有整理图没有给出上述指标、器件尺寸及目标电源条件；偏置镜与 LDO 需分别建立可验证网表和角点测试。首版系统仍采用片外 LDO 与外部精密参考，因此该图作为后续内部偏置研究素材，不列入首版必需模块。

12.8.3 来源记录

原图文件名：root_local_fig06_ldo.jpg、root_local_fig09_bias_current_mirror.jpg。整理来源记录为../../../../50_ 归档区/02_ 学术报告/CTSD 论文/CTSD 调制器 _GMC_LDO_ 偏置模块设计分析.tex；该归档整理稿全文不在本交付包中，也不是原始期刊论文或已验证 IP。图示电流与电压只按原标注记录。

来源与图页索引

Copyright © 2026 SAR ADC Project

作者	出版信息	图号与页码
Behzad Razavi	“The Design of An LDO Regulator [The Analog Mind],” IEEE Solid-State Circuits Magazine, vol.14, no.2, Spring 2022, pp.7–10,17；DOI	Fig.2，印刷页 8 / 本地 PDF p.2
张明威（导师：苗澎、刘颖异）	《面向模数转换器的低压差线性稳压源供电设计》，东南大学电子信息硕士论文，2023；DOI	Fig.4.4，印刷页 46 / PDF p.62；Fig.5.11，印刷页 63 / PDF p.79；Fig.5.7 启动框图另见论文
Yan Lu, Yipeng Wang, Quan Pan, Wing-Hung Ki, C. Patrick Yue	“A Fully-Integrated Low-Dropout Regulator With Full-Spectrum Power Supply Rejection,” TCAS-I, vol.62, no.3, pp.707–716, Mar.2015；DOI	Fig.5，印刷页 710 / PDF p.4；Fig.17，印刷页 714 / PDF p.8
Cristian Răducan, Alina-Teodora Grăjdeanu, Cosmin-Sorin Pleșa, Marius Neag, Andrei Negoiță, Marina Dana Țopa	“LDO With Improved Common Gate Class-AB OTA Handles any Load Capacitors and Provides Fast Response to Load Transients,” TCAS-I, vol.67, no.11, pp.3740–3752, Nov.2020；DOI	Fig.2，印刷页 3742 / PDF p.3

完整原始 PDF 路径、SHA-256、工艺/负载字段和裁图 hash 见完整原文索引，含来源 PDF、DOI、工艺/负载、图页及裁图记录。

13 架构原图与斩波辅助 AZ 来源

13.1 DT/CT 两级与 tracking 原文

Congyu Jin 等，CICC 2026，DOI 10.1109/CICC65509.2026.11509489。下列 Fig.1–4 为论文原图；第一页页头含 CICC2025 字样，会议、DOI 及版权信息对应 2026。




Fig. 1. Principle of proposed 2-step SAR ADC with CT second stage and tracking averaging.

图 30. Jin 等 CICC2026 Fig.1，原始 PDF p.1：DT/CT 二级与 tracking averaging 原理

传统 DT 二级先对 RA 输出再采样，会折叠 RA 宽带噪声；本论文让 RA 输出持续耦合二级输入，二级比较期间仍能跟踪 RA。重复比较不只是输出码做均值：7 个单位反馈电容把 DT[7:1] 逐次反馈到 DAC2，形成模拟 tracking，数字 SINC²处理 DT[7:0]。8 次重复在原型只增加 10ns 开销，RA/比较器噪声约降低 7dB，整体 SNR 约改善 2dB。

Copyright © 2026 SAR ADC Project




Fig. 2. The proposed ADC architecture and timing diagram

图 31. Jin 等原文 Fig.2，PDF p.2：单路 DT/CT 两级架构、SINC²链路及相位

一级为 10 位 DT SAR，6 位 coarse ADC 只先解析高位并驱动 tri-level 切换；物理 D1[10:0] 含冗余。RA 为 32 倍 Ringamp；二级 CT SAR 自身贡献 11 位信息，D2 物理为 12 位，8 次重复再贡献约 1.5 位，两级冗余 2 位，原文合计 20.5 位。10+11+1.5-2 不能与接口物理位数 11+12+8 混为一谈。原文总采样电容 28pF 口径也不能直接套到双 bank。




Fig. 3. The implementation of DAC_2 and effect of kickback cancellation.

图 32. Jin 等原文 Fig.3，PDF p.2：CINC 连续耦合及 replica 回踢抵消

CINC 把 RA 输出 VX 持续耦合到 DAC2 顶板 VY；RA 后没有 DT 采样开关。DAC2 切换通过 CINC 回踢 VX，有限 RA 输出阻抗使 VX/VY 同时受扰。replica CINC ＋ DAC2 施加相反决策码，并匹配反馈路径延时，抵消该回踢；这部分直接支撑 CT 工作，应作为 20 位最低功能集，不能为了少几个电容任意删去。实际电容比、延时误差、残余回踢和 PVT 需重算。

Copyright © 2026 SAR ADC Project




Fig. 4. The implementation of ring amplifier.

图 33. Jin 等原文 Fig.4，PDF p.2：局部 CMFB、AZ 与 FIA 输出的 Ringamp 电路

RA 前两级是带局部 CMFB 的静态 CMOS 输入放大器，末级为 FIA，利用局部共模稳定性省去全局 CMFB。原文一级约 350μA、二级约 60μA、末级偏置约 10μA；AZ 置于一级 SAR 转换期间，ADC 采样时 A1/A2 可关闭。晶体管尺寸、CRES、AZ 电容、摆幅、偏置与负载需按目标工艺及 bank/MUX 重新设计。

原型 180nm、0.53mm^2、3.57mW；RA/参考/数字/其他模拟分别 0.8/0.98/1.45/0.34mW。SNDR 为 100.5dB@6kHz、99.4dB@100kHz、95.7dB@2MHz，INL 最大 1.6ppm，DR 由 100.6 提升到 102.5dB；DAC 失配和 RA 增益用片外 LMS 前景校准。以上均是原论文测量，不能移作双 bank 芯片指标。原文明示数字 SINC^2，但四页材料未明确它的物理放置；本方案选择外部 FPGA，需新定义原码接口。

13.2 PKU VLSI2025 的系统级斩波辅助 AZ

原报告为 42 页会议资料《An 88.8 dB-SNDR 6-MS/s Pipelined SAR ADC with A Closed-Loop Dynamic Amplifier Featuring Highly-Linear Full-Scale Output Swing》，包内副本为 sources/PKU_VLSI2025_C32_1_Slides.pdf。FGA/CP-FIA 及 6b/12b 位数不替代本项目 DT/CT 主链。这里只迁移跨两次服务保存 AZ 误差、整体残差换向及片外组合的原则。

Copyright © 2026 SAR ADC Project

- Simplified Schematic




图 34. 原报告 PDF 第 28 页、Slide27：放大器结构及两周期时序，作为来源而非本芯片实现

Conventional Auto-zero

AZ Performed in Every Cycle

– AZ-induced amplifier thermal noise ☹




图 35. 原报告 PDF 第 33 页、Slide32：逐周期 AZ 基线及 AZ 采样误差

Copyright © 2026 SAR ADC Project

System-level Chopping-assisted Auto-zero

AZ Skipped in the Odd Cycle with Reversed Input




图 36. 原报告 PDF 第 34 页、Slide33：偶周期 AZ、奇周期反相并复用同一状态

System-level Chopping-assisted Auto-zero

AZ Skipped in the Odd Cycle with Reversed Input

– Noise eliminated by output averaging ☺




图 37. 原报告 PDF 第 35 页、Slide34：配对组合与输出平均；本芯片 5 MS/s 逐样本性能单独报告

Copyright © 2026 SAR ADC Project

SAR16-5 16 位、5MSPS、全差分 SAR ADC

1 特性

- 16 位分辨率；连续 5MSPS
- 单通道、全差分输入
- 差分输入范围：±4.096V；共模 2.048V
- 交流性能目标（100kHz、-1dBFS）：
  - SNR≥92dB；SINAD≥90dB
  - THD≤-100dBc
- 静态性能目标：
  - INL≤±1LSB；DNL±0.99LSB
- 单 lane LVDS 接口：125MHz 突发
  - 16 位两补码；固定 N-1 槽
- 5V/1.8V 电源；外部 4.096V 参考
- 32 引脚 LFCSP，5mm×5mm

2 应用

- 精密数据采集系统
- 实验室测量与仪器
- 宽带传感器接口

3 说明


SAR16-5 是一款单通道、全差分 SAR ADC 设计，支持 5MSPS 连续采样。采样/CDAC、比较器、SAR 控制、标准码快照和 LVDS 接口在片内实现，外部提供精密参考、输入驱动和电源稳压。

器件输出 16 位两补码，采用 125MHz 源同步 LVDS 读出，槽 N 输出样本 N-1。EN 输入选择正常采集、关闭/复位和固定接口测试。

封装信息

器件型号	封装	封装尺寸
SAR16-5	CP-32-7（LFCSP，32）	5mm×5mm

设计规格。性能参数为待验证目标；目标 PDK、Pad 及封装特性按本手册实现条件确认。图中同名 REF、DAC1_CODE 与 WE 网络相连。



器件方框图

Copyright © 2026 SAR ADC Project

内容

1 特性 **1**

2 应用 **1**

3 说明 **1**

4 引脚配置与功能 **3**

4.1 引脚兼容条件 4

4.2 终端与去耦 5

5 器件比较与兼容范围 **5**

6 规格 **5**

6.1 绝对最大额定值 5

6.2 ESD 与热特性 6

6.3 建议工作条件 6

6.4 转换特性 6

6.5 模拟端口、供电与转换时间 7

6.6 数字 I/O 与读数时序 7

7 详细说明 **9**

7.1 采样与逐次逼近转换 9

7.2 片内最低功能集 9

7.3 参考与共模 9

7.4 传输函数与码格式 10

7.5 噪声、线性与校准 10

8 接口控制与数据格式 **10**

8.1 模式控制 10

8.2 采样槽与固定延迟 11

8.3 帧与空闲状态 11

8.4 读出中断与恢复 11

9 应用和实施 **12**

9.1 典型连接 12

9.2 片外负载验收 12

9.3 上电、测试与关闭 13

9.4 评估板与表征 13

10 器件和文档支持 **13**

10.1 参考资料 13

10.2 验收数据要求 14


11 修订记录 **14**

12 机械封装 **14**

Copyright © 2026 SAR ADC Project

4 引脚配置与功能

本器件使用 32 个外围引脚和接地裸露焊盘 EP。图中按顶视图标注脚号，EP 在引脚表中编号为 33。封装方向、脚号、信号方向和标称电压保留 AD7961 配置；各脚功能按本手册重新定义。



32-LEAD LFCSP / CP-32-7

图 1. SAR16-5 引脚配置，CP-32-7，顶视图；底部 EP 接地

类型：P ＝电源输入；G ＝接地；AI ＝模拟输入；AO ＝模拟输出；DI ＝数字输入；DO ＝数字输出。DI/DO 标为 LVDS 时表示差分端口，不表示可用相同幅度的单端 CMOS 信号代替。

脚号	名称	类型及电压域	功能与外部连接
1	VDD1	P；5 V	模拟电源。与脚 19、20 接同一 5 V 电源，各脚就近去耦；不得以单脚供电代替全部电源连接。
2	VDD2	P；1.8 V	核心模拟电源输入。与脚 18、25 接同一 1.8 V 电源并分别去耦；不改作数字控制或参考输入。
3	REFIN	AI；固定 0 V	外部直驱 REF 配置下接地。首版不实现 REFIN 输入后的片内 2 倍参考缓冲；不得接 2.048 V 或悬空。
4	EN0	DI；VIO	模式位 0。正常、关闭及接口测试三个支持编码中均为低；须由明确逻辑电平驱动。
5	EN1	DI；VIO	模式位 1。正常编码为高，关闭及接口测试编码为低；不得与电源使能直接混用。
6	EN2	DI；VIO	模式位 2。正常、关闭编码为低，接口测试编码为高。首版无其他带宽或采样档。

Copyright © 2026 SAR ADC Project

脚号	名称	类型及电压域	功能与外部连接
7	EN3	DI；VIO	模式位 3，并保留 VCM 使能方向。正常编码为高，开启 REF/2 分压输出；关闭及接口测试编码为低。
8	CNV-	DI；LVDS/VIO	采样命令负端。差分模式与 CNV+ 成对驱动、在 ADC 端端接；可选 1.8 V CMOS CNV+ 模式将本脚接地。
9	CNV+	DI；LVDS/VIO	采样命令正端。有效上升沿确定采样时刻并推进采样槽；最小周期目标 200 ns。CMOS 模式不得使用 3.3 V 逻辑。
10	D-	DO；LVDS/VIO	16 位串行数据负端。与 D+ 接 FPGA 差分接收器，在接收端设置 100 Ω 差分终端；不得接地或并接 D+。
11	D+	DO；LVDS/VIO	16 位串行数据正端，MSB-first。正常模式输出二补码，测试模式输出 A55A；不得用单端逻辑接收替代差分接收。
12	VIO	P；1.8 V	EN 输入和 LVDS 接口供电。就近去耦；不得与 3.3 V FPGA 电源直接相连。
13	GND	G；0 V	公共地。与脚 24、EP 和连续地平面低阻连接。
14	DCO-	DO；LVDS/VIO	回送读数时钟负端。与 DCO+ 接 FPGA 差分时钟接收器，在接收端设置 100 Ω 终端。
15	DCO+	DO；LVDS/VIO	回送读数时钟正端。FPGA 用其上升沿捕获 D；DCO± 均接 FPGA 差分输入；DCO+ 不得接地，不支持原厂 DCO+ 接地选择 self-clock。
16	CLK-	DI；LVDS/VIO	外部读数时钟负端。与 CLK+ 构成 125 MHz LVDS 输入，在 ADC 端设置 100 Ω 差分终端。
17	CLK+	DI；LVDS/VIO	外部读数时钟正端。有效下降沿推出数据，DCO 回送其时钟；槽间保持差分逻辑低。
18	VDD2	P；1.8 V	核心模拟电源。与脚 2、25 并接同一电源，就近去耦。
19	VDD1	P；5 V	模拟电源。与脚 1、20 并接同一电源，就近去耦。
20	VDD1	P；5 V	模拟电源。与脚 1、19 并接同一电源，就近去耦。
21	VCM	AO；REF/2	共模基准输出，标称 2.048 V，高阻。仅驱动符合负载预算的 FDA VOCM 或外部缓冲器输入；不得接外部电压源或用作电源。
22	IN-	AI；5 V 模拟侧	差分负输入。与 IN+ 对称布线，经片外 FDA 和候选隔离 RC 驱动；标称输入共模为 REF/2。
23	IN+	AI；5 V 模拟侧	差分正输入。与 IN-共同确定 VDIFF；差分量程不允许任一输入越过其单脚工作范围。
24	GND	G；0 V	公共地。与脚 13、EP 及地平面低阻连接；不以细长走线分割模拟、数字地。
25	VDD2	P；1.8 V	核心模拟电源。与脚 2、18 并接同一电源，就近去耦。
26	REF_GND	G；0 V	REF 储能电容的近端回流。与脚 27、28 及地平面相连，避免与 LVDS 回流共用狭窄路径。
27	REF_GND	G；0 V	参考回流。与脚 26、28 构成短、低电感回路；不得悬空或隔离为浮地。
28	REF_GND	G；0 V	参考回流。就近承接 REF 电容回流，并与公共地连接。
29	REF	AI；4.096 V	外部精密参考及动态驱动输入。与脚 30–32 并接，近端电容接 REF_GND；本脚不是参考缓冲器输出。
30	REF	AI；4.096 V	外部参考输入。与脚 29、31、32 短接；不得分配为独立基准或其他功能。
31	REF	AI；4.096 V	外部参考输入。与脚 29、30、32 短接；按动态抽取电荷配置储能及驱动。
32	REF	AI；4.096 V	外部参考输入。与脚 29–31 短接，不得悬空；去耦回流接 REF_GND。
33	EP/GND	G；0 V	底部裸露焊盘。焊接至接地铜区，以多过孔连接连续地平面；不是第 33 个外围引脚。

4.1 引脚兼容条件

兼容目标为 CP-32-7 脚号、信号方向、5 V/1.8 V 电源配置、外部 4.096 V REF、REFIN 接地及 LVDS echo 连线。板上必须可设置 EN = 1010，并按本器件固定槽时序重新配置 FPGA。原厂模式、测试码、启动时间及转换码解释不自动适用。

Copyright © 2026 SAR ADC Project

EN、CLK、CNV 等输入不能悬空。不得将 EN3 改作复位、BANK 或状态输出；不得将 D、DCO 改作输入；不得将 VCM 改作核心共模输入。所有同名电源、REF 和接地脚均需连接，首版无可供用户自由使用的 NC 脚。

4.2 终端与去耦

差分 CNV 和 CLK 的终端放在 ADC 接收端，D 和 DCO 的终端放在 FPGA 接收端，标称均为 100 Ω。终端只跨接相应差分对，不接至电源或地。使用 CMOS CNV+ 时，CNV-接地并移除 CNV 对上的差分终端；CLK、D、DCO 仍采用 LVDS。

各电源脚预留就近高频去耦及电源入口储能位置，REF 脚预留独立近端储能。电容值、介质、直流偏压降容、ESR 和驱动器稳定性须结合电流脉冲确认；本版不以任意单一电容值保证噪声和建立时间。REF_GND 与公共地保持电气连通，以布线约束分隔回流路径。

5 器件比较与兼容范围

项目	SAR16-5	SAR20-5
基本功能	16 位标准二补码 ADC	FPGA 重建至 20 位的 Pipe-SAR 系统
转换结构	单通道、单级 SAR	A/B 交替采样及共享 RA、连续时间二级
连续原始吞吐率	5 MS/s，无平均	5 MS/s；配对平均另行定义
每槽传输	16 位转换结果	32 位 D1、D2、DT 及 VALID
读数时钟	125 MHz 突发	250 MHz 突发
样本对应关系	槽 N 读样本 N-1	槽 N 读样本 N-2
片内 CAAZ	不采用	仅在 20 位产品定义中采用
引脚及标称电压	AD7961 CP-32-7 配置	相同外部配置

两种器件可共用封装与板级连接规划，但不能共用未作区分的 FPGA 解帧器。SAR16-5 不含 RA、CT 二级、tracking averaging 或数字重建滤波器，也不采用 20 位行为模型的性能结果作为本器件的验证数据。

6 规格

除另有说明，性能目标的共同条件为 VDD1 = 5.0 V、VDD2 = VIO = 1.8 V，外部 REF = 4.096 V，采样率 5 MS/s，25 °C，DC 耦合全差分输入。动态测试使用 100 kHz、-1 dBFS 正弦，无平均、无抽取；输入信号幅度按差分峰值 4.096 V 定义 0 dBFS。

6.1 绝对最大额定值

项目	额定值	参数类别
VDD1、VDD2、VIO 对地电压	TBD	C；须由工艺与供电可靠性确定
各模拟脚最大电压、注入电流	TBD	C；须检查开关、Pad 和保护结构
各数字脚最大电压、差分电压	TBD	C；须由目标 I/O 单元确定
电源掉电时的引脚容忍度	TBD	C；未定义先行驱动或反向供电容忍度
最大结温、存储温度及焊接条件	TBD	C；须由工艺和封装资料确定

建议工作条件不等于应力额定值。在上述参数发布前，不得根据参考器件的绝对最大值推断本芯片容忍度。

Copyright © 2026 SAR ADC Project

6.2 ESD 与热特性

项目	数值	参数类别
HBM、CDM 等级及引脚组	TBD	C
θJA、θJC、功耗降额	TBD	C；与封装及评估板铜面积有关
首次功能验证温度	25 °C	测试条件
后续温度表征范围	0 至 70 °C	T；不作为保证工作温度范围

6.3 建议工作条件

参数	最小值	标称值	最大值	单位	类别及条件
VDD1	4.75	5.00	5.25	V	T；脚 1、19、20
VDD2	1.71	1.80	1.89	V	T；脚 2、18、25
VIO	1.71	1.80	1.89	V	T；脚 12
REF	—	4.096	—	V	T；外部源及动态驱动，允许误差按系统量程预算确定
REFIN	0	0	0	V	A；外部直驱 REF 档固定接地
VDIFF	-4.096	—	+4.096	V	T；在标称共模下的差分范围
VCM_IN	1.998	2.048	2.098	V	T；须同时满足单脚电压约束
IN+、IN-单脚输入	0	—	REF	V	T；正常工作约束，非绝对最大值
CNV 周期	200	—	—	ns	A/T；连续满速采样
CNV 高电平宽度	10	—	120	ns	T；不用于复位读数状态机

两个输入约束须同时满足：$V_{IN\pm} = V_{CM_IN} \pm V_{DIFF}/2$，且 $0 \le V_{IN\pm} \le REF$。因此，V_{CM_IN} 偏离 $REF/2$ 时，允许差分摆幅应相应减小。外部 FDA 还须保留自身输出摆幅、建立及过载恢复裕量。

6.4 转换特性

参数	规定或目标	单位	类别及测量条件
模拟通道	1，全差分	—	A
输出格式	16 位二补码	bit	A；MSB-first
连续采样率	5	MS/s	T；不以抽取后吞吐率替代
差分满量程 FSR	8.192	V	T；REF = 4.096 V
理想码宽 LSB16	125.000	μV	由 $FSR/2^{16}$ 计算
理想量化噪声	36.084	μV rms	$LSB16/\sqrt{12}$；不等于总输入噪声
INL	≤±1	LSB16	T；端点法，去除 gain/offset，不作非线性位权修正
DNL	-0.99 至 +0.99	LSB16	T；独立码密度测试
无失码	16 位	—	T；完整码域验证
SNR	≥92	dB	T；100 kHz、-1 dBFS，不计谐波
SINAD	≥90	dB	T；100 kHz、-1 dBFS，计入谐波
THD	≤-100	dBc	T；100 kHz、-1 dBFS
ENOB	14.66	bit	SINAD = 90 dB 时按 (SINAD-1.76)/6.02 换算，未作输入幅度归一化
扩展 SNR	≥90	dB	T；1 MHz、-1 dBFS，独立测试
扩展 SINAD	≥88	dB	T；1 MHz、-1 dBFS，独立测试
失调、增益误差及温漂	TBD	—	C/T；分别报告校准前与 gain/offset 修正后数据

INL、DNL、SNR 和 SINAD 使用不同测量方法。必须同时报告测量带宽、记录长度、窗函数或相干条件、谐波处理及校准方式，不以单个码宽、直流标准差或短记录频谱代替完整性能表征。

Copyright © 2026 SAR ADC Project

6.5 模拟端口、供电与转换时间

参数	规定或目标	单位	类别及条件
有效采集时间	≥50	ns	T；已扣除非重叠及开关建立开销
采样至真实 EOC	≤130	ns	T；含最慢比较器判决及尾延时
标准码完成提交	≤170	ns	T；从产生该样本的 CNV 边沿计
VCM 静态误差	±10	mV	T；相对 REF/2，负载条件须说明
VCM 输出电阻	约 5.1	kΩ	T；分压实现候选，非低阻驱动输出
VCM 最大负载、外接电容	TBD	—	C/T；按负载误差和启动稳定性确定
输入采样电容、回踢及漏电	TBD	—	C/T；须交付随输入、PVT 变化的模型
REF 平均电流及最坏抽取电荷	TBD	—	C/T；须在最大码跳变及连续采样下确定
各电源正常、测试及关闭电流	TBD	—	C/T；按电源分别测量
芯片总功耗	TBD	mW	C/T；含核心、偏置及带端接的 LVDS，不含片外电路

输出码完成和输出快照是两个时刻。样本应在其 CNV 后 170 ns 内完成提交，供下一个 CNV 快照；快照输入在该 CNV 前至少稳定 10 ns。真实 EOC、跨域传输和整字稳定性须共同满足该约束。

6.6 数字 I/O 与读数时序


EN 为 VIO 域 CMOS 输入，CNV 支持差分 LVDS 或规定的 1.8 V CMOS 接法；CLK、D、DCO 为 LVDS。输入门限、差分共模范围、输出摆幅、漏电、传播延迟、D/DCO 偏斜及负载能力均为 TBD，须使用目标 Pad 和封装负载表征。VIO = 1.8 V 不表示 LVDS 引脚在 0 和 1.8 V 之间作 CMOS 摆动。

以 CNV 有效上升沿为 t = 0，下表定义 5 MS/s 满速日历。DCO 是 CLK 经实际接收、回送和输出路径后的时钟；表内时间为源端逻辑计划，物理捕获时间还须计入传播、抖动、板级偏斜及 FPGA 建立保持时间。

事件或参数	相对 CNV 时间	规定
采样与槽边界	0 ns	每个有效 CNV 只推进一个槽
前导 CLK 上升沿 R0	+8 ns	忽略，不属于 16 位数据
首个数据下降沿	+12 ns	推出 W[15]
16 个数据采样上升沿	+16 至 +136 ns，间隔 8 ns	依次捕获 W[15] 至 W[0]
最后 CLK 下降沿	+140 ns	结束本槽突发并回到低电平
下一 CNV 前静默	60 ns	按最后 CLK 下降沿至下一 CNV 计算
输出 bundle 稳定时间	快照 CNV 前至少 10 ns	A/T；整字及对应样本编号同时有效
首次采样前采集窗口	≥200 ns	T；进入正常档且输入稳定之后
启动等待 tSTART	10 ms 暂定	T；电源、参考、偏置和 VCM 已稳定，最终最大值 TBD
EN = 0000 最小复位保持时间	TBD	C/T；由启动和复位实现确认

器件在 CLK 下降沿更新数据，FPGA 在对应的 DCO 上升沿捕获数据。CNV 高电平可与串行读数重叠，不能以 CNV 为高作为读出清零条件。125 MHz 是本器件时序定义，不能据此沿用参考器件的完整 AC 电气保证。

Copyright © 2026 SAR ADC Project



NOT TO SCALE: only the idle interval is compressed at the break marks.

Nominal edge calendar; pad delay, skew and receiver setup/hold require characterization.

图 2. LVDS 串行读出时序。CLK 与 DCO 分轨绘制；DCO 绘出标称相位，Pad 延迟与偏斜待表征。CNV 高电平宽度仅示意，静默段断轴。

Copyright © 2026 SAR ADC Project

7 详细说明

SAR16-5 将差分输入采样至片内电容 DAC，由比较器和 SAR 控制完成逐次逼近转换，输出标准 16 位二补码。器件在当前采样槽读出前一槽的结果，允许采样、转换与串行读出按固定时间表连续运行。

片内包括差分采样开关、CDAC、比较器、SAR 控制、必要偏置和时序、输出码格式化、结果快照及 LVDS 接口。精密参考、参考动态驱动、输入 FDA 和稳压电源由评估板提供；无需在首版增加精密参考缓冲器、输入缓冲器或精密 LDO。

本手册统一以 IN+、IN-表示模拟输入，其差分电压和输入共模定义如下。引脚 21 的 VCM 是供片外使用的 REF/2 高阻输出；其名称不表示片内比较器或开关的核心共模节点。

$$v_{\mathrm{DIFF}} = v_{\mathrm{IN+}} - v_{\mathrm{IN-}}, \qquad v_{\mathrm{CM,IN}} = \frac{v_{\mathrm{IN+}} + v_{\mathrm{IN-}}}{2}.$$

16 位是输出码宽。静态误差以 LSB16 表示，噪声以输入等效 rms 电压或 dB 表示，ENOB 由 SINAD 换算。三者须分别测量；二补码格式、接口测试字正确或读出完整，均不证明模拟分辨能力达到 16 位。

7.1 采样与逐次逼近转换

采样期间，IN+ 和 IN-通过差分采样开关给 CDAC 充电。CNV 有效边沿关闭采样路径，保持对应输入电荷；SAR 控制切换 CDAC，并在每个比较器判决完成后更新后续试探位。转换结束后生成 16 位标准码，置于下一槽使用的稳定结果寄存器。

CDAC 分段、桥接及冗余由面积、失配、噪声和建立要求选择。输出 16 位不要求物理比较次数恰为 16。若采用冗余，片内必须完成唯一标准码映射；不得将未说明的冗余原码直接作为本器件的 16 位输出。

比较器须满足输入等效噪声、回踢、失调和最坏再生时间要求，并向控制逻辑提供真实判决完成信息。输出数据稳定不能通过固定延时或时钟取反替代 EOC 证据。

7.2 片内最低功能集

功能	片内实现要求	对外边界
差分采样与 CDAC	开关、CDAC 电荷保持、参考切换及复位路径；满足采集、线性和噪声要求	输入表现为动态电荷负载；REF 随转换抽取电荷
比较器及 SAR 控制	完整判决、非重叠控制、真实 EOC、冗余码映射及二补码格式化	每个样本提交唯一 16 位码
必要偏置与电平转换	核心偏置、内部共模、合法栅压及 5 V/1.8 V 域连接	无新增偏置输入、VCMIN 或外部高压时钟脚
VCM 输出	受 EN3 控制的 REF/2 高阻分压支路	仅作片外共模基准，负载受限
启动及关闭复位	EN 模式译码、状态初始化和安全停止	EN = 0000 复位样本及槽状态，不增加 RESET 引脚
结果快照与串行读出	固定 N-1 结果选择、整字快照、16 位移位及测试码	CLK 读出不改变采样日历，不设队列重放
LVDS 及 Pad	CLK/CNV 接收、D/DCO 输出、I/O 隔离与 ESD	1.8 V I/O 域，外部终端和封装负载须验证

以上是功能要求，不要求每项使用独立运放或独立宏单元。首版不设置片内精密基准、输入 FDA、精密 LDO、PLL、深 FIFO、校准乘法器、残差放大器或后台 LMS。

7.3 参考与共模

REF29–32 是同一外部动态参考节点。低噪声参考源给出 DC 准确度，外部动态驱动及近端电容承担转换产生的电荷需求。驱动器必须在选定电容、ESR、布线寄生和最大码跳变条件下稳定；仅满足参考源 DC 输出电流不能证明参考建立满足 16 位精度。

Copyright © 2026 SAR ADC Project

VCM 输出的候选实现为 10.2 kΩ/10.2 kΩ 匹配分压及使能开关，等效输出电阻约 5.1 kΩ。这是本芯片的实现候选，不表示参考器件采用相同内部电路。负载产生的附加误差约为 ILOAD×ROUT；FDA VOCM 偏置电流、外接电容、漏电和温漂均须纳入预算。

FDA VOCM 可由 VCM 直接驱动的条件是静态误差、启动时间、噪声和负载瞬态同时合格。否则安装片外 VCM 缓冲器。内部约 0.9 V 核心共模仅为偏置设计候选，不与引脚 21 相连，也不增加外部供电脚。

7.4 传输函数与码格式

理想码宽 LSB16 = 2×REF/65536。对于未饱和的理想零中心量化器，有符号整数 q 约等于 VDIFF/LSB16，输出 W 为 q 的 16 位二补码；实际码转换电压由失调、增益和 INL 决定。主机须先作有符号扩展，再转换为电压。

理想差分输入	有符号整数 q	串行字 W[15:0]
-4.096 V，负满量程	-32768	8000h
-125 μV，负 1 LSB16	-1	FFFFh
0 V	0	0000h
+125 μV，正 1 LSB16	+1	0001h
+4.095875 V，最大正码中心	+32767	7FFFh

输入超过可转换范围时，输出限制在端点码，不提供 OVR 或饱和状态位。串行字 8000h 或 7FFFh 本身不能区分正常端点与过量程。量程外及非法单脚电压的行为必须单独测试，不能用数字饱和行为解释电气容忍度。

7.5 噪声、线性与校准

在规定 -1 dBFS 输入下，92 dB SNR 对应约 65 μV rms 总输入等效噪声上限。初始分配可取量化噪声 36.084 μV、采样网络 30 μV、比较器及核心 30 μV、FDA 20 μV、参考通路 15 μV，独立 RSS 约 61 μV rms。该分配为 T 类设计预算，须通过实际带宽和噪声传递函数核对；存在相关项时使用协方差，不直接独立相加。

gain/offset 前景修正可在 FPGA 或主机实施，不要求片内运算。INL 和 DNL 的默认目标以未作非线性位权修正的数据验收。若另行采用 CDAC 位权标定，必须单列原始码与校准码的线性、噪声、失真、系数来源和温度适用范围，不能用校准后结果替换未校准结果。

SAR16-5 无 A/B 交织失配或残差重建校准；20 位产品的分组失调、RA 增益、$SINC^2$ 和 CAAZ 参数不适用于本器件。

8 接口控制与数据格式

8.1 模式控制

本器件无 SPI、CS、SDI、寄存器配置、BUSY、VALID、OVR 或 RESET_N。EN[3:0] 为静态输入，按 EN3、EN2、EN1、EN0 顺序书写。切换模式前应停止 CNV 和 CLK，并先进入 0000。

EN[3:0]	工作模式	规定行为
1010	正常采集	外部 REF，VCM 开启；输出 16 位二补码；LVDS 保持驱动
0000	关闭与共同复位	停止转换、关闭输出驱动；清采样槽、快照及移位状态；FPGA 同时清槽计数
0100	接口测试	输出固定 16 位 A55Ah；仍需 CNV 和完整 CLK 突发；不代表模拟输入有效
其他编码	不支持	禁止输出有效数据，关闭 LVDS 驱动并复位数字状态；恢复前重新进入 0000

关闭态输出引脚的漏电、共模和静态电位由 Pad 实现确定，当前为 TBD。禁止依赖关闭态输出电位判断复位完成。接口测试字与 AD7961 原厂测试序列不同。

Copyright © 2026 SAR ADC Project

8.2 采样槽与固定延迟

复位后第一个 CNV 为槽 0，每个 CNV 同时定义采样编号和新的输出槽。槽 k 承载样本 k-1；该对应关系随 CNV 推进，与是否读出、读出了多少位无关。器件及 FPGA 在 EN = 0000 时共同重启同一槽计数纪元。

输出槽	对应采样	主机动作
0	sample-1，不存在	丢弃
1	sample0	按本版启动规则丢弃
2	sample1	首个接收样本
k，k≥2	sample k-1	按原始 CNV 编号保存

器件内部使用 32 位槽编号。连续无 CLK 消费的窗口须小于 2^{32} 个 CNV 槽；超过该窗口前，或主机不能确定原始 CNV 计数时，应停采并共同复位。不得以成功帧计数替代 CNV 槽计数。

8.3 帧与空闲状态

每槽只传输 W[15:0]，MSB-first，无帧头、CRC 或状态字段。CLK 的 R0 前导上升沿不采数据；第一个数据下降沿推出 W[15]，随后 16 个 DCO 上升沿分别捕获 16 位。启动、帧损坏和端点饱和均无 VALID 位提示，由 FPGA 按槽和捕获状态管理。

正常及测试模式下，D/DCO 的 LVDS 驱动持续使能。槽间 CLK 保持差分逻辑低，DCO 回送该低状态，D 保持差分逻辑 0。这里的 0 是差分逻辑状态，不表示把 D+ 钳位至地、D-钳位至 VIO。无新 CNV 时，多余 CLK 只被 DCO 回送，DATA 保持 0，不得重放上一帧。

8.4 读出中断与恢复

已知 CNV 日历下，单槽缺少 CLK、位数错误或读帧中断，仅使该槽无效。主机丢弃该槽并在下一 CNV 恢复捕获，不重试旧样本、不压缩时间轴。帧内多余边沿须由接收逻辑判为异常，不得拼接至下一槽。

若 CNV 边沿计数、槽对应关系、位对齐或复位纪元不再可确定，停止 CNV/CLK，进入 EN = 0000，清器件与 FPGA 状态，再按启动流程恢复。无状态侧带的接口不能对所有单比特错误提供检测能力；应用需要的数据完整性检查在 FPGA 或上层链路实现。

Copyright © 2026 SAR ADC Project

9 应用和实施

9.1 典型连接




图 3. 典型应用连接：外部 FDA、REF 动态驱动、可选 VCM 缓冲及源同步 FPGA 接口

输入端采用一颗全差分驱动器，输出共模设为 REF/2。每路 22 Ω 串联电阻和 47 pF 差分电容仅作为起始 RC；其值须由回踢、电荷建立、噪声、FDA 稳定性和输入带宽联合确定。VCM 缓冲器可选，安装缓冲器与闭合旁路两种连接不能同时使用。

外部 4.096 V 参考源通过动态驱动器连接 REF29-32，近端电容回到 REF_GND26-28。参考器件选型同时考虑输出噪声、脉冲负载恢复及容性负载稳定性。5 V 和 1.8 V 可由低噪声板级稳压器或受控实验电源提供，是否增加滤波按供电敏感度测试决定。

图为连接关系，不含完整 FDA 增益网络、全部去耦和终端细节。投板前须完成电源、参考、FDA、共模及 FPGA I/O 的完整原理图和板级仿真。片外 FDA、参考驱动、VCM 缓冲及稳压器的功耗单独统计。

9.2 片外负载验收

对象	必须提供的 ADC 负载信息	联合验收条件
FDA 与输入 RC	输入电容、开关导通时间、回踢波形、输入及码型相关电荷	满量程步进后，在有效采样瞬间满足建立和噪声预算；覆盖共模、频率和 PVT
REF 源及驱动器	平均电流、最大抽取电荷、脉冲宽度、最坏码型及参考开关寄生	REF29-32 的扰动与恢复满足线性和噪声要求；覆盖电容容差及 ESR
VCM 直驱或缓冲	输出电阻、误差、启用瞬态、允许电容及漏电	FDA VOCM 的负载误差、稳定时间和噪声合格；超出时使用缓冲

Copyright © 2026 SAR ADC Project

对象	必须提供的 ADC 负载信息	联合验收条件
电源和去耦	各电源平均及瞬时电流、频谱、PSRR 与启停特性	5 V/1.8 V 本地扰动满足噪声、失真和启动要求
LVDS 与 FPGA	Pad 模型、传播与偏斜、封装寄生、输出负载	125 MHz、实际终端和 PCB 条件下的眼图、建立保持与捕获完整性合格

在负载模型形成前，不能仅凭外围元件数量宣布“最简电路已验证”。首版以 FDA、外部参考及动态驱动、受控电源和 FPGA 为基本电路；VCM 缓冲和附加电源滤波按上述验收结果安装。

9.3 上电、测试与关闭

上电前保持 EN = 0000、CNV 和 CLK 为低，避免未供电器件被外部信号反向供电。工程启动顺序为先建立 VDD2/VIO，再建立 VDD1，随后接通外部 REF 和输入驱动；该顺序仍需目标 Pad 的掉电及反向电流检查。

电源、REF 和输入共模稳定后，置 EN = 1010，按暂定 10 ms 等待偏置和 VCM 稳定，并在首个 CNV 前留出至少 200 ns 采集时间。首两个输出槽丢弃，槽 2 开始接收 sample1。禁止用复位期间的临时代码判定模拟输入或工作模式。

接口调试先停止 CNV/CLK 并进入 0000，再选择 0100，以固定 A55Ah 验证正负端、位序、R0 忽略和全部边沿。恢复正常采集时重新经过 0000，清 FPGA 槽状态，再执行完整启动规则。

关闭时先停止 CNV 和 CLK，置 EN = 0000，再撤除输入及参考驱动并依次关闭供电。电源跌落或参考异常后的恢复等待时间、复位脉宽和掉电容忍度均须表征后发布，不沿用参考器件的数值。

9.4 评估板与表征

EVAL-AD7961FMCZ 可用于研究封装、外部参考、FDA、FMC 及 LVDS 布线。使用前按原理图核对 REFIN 接地、外部 4.096 V REF、EN = 1010、VCM 负载及 echo-clock 配置，并确认各跳线和元件值。本器件需使用重新配置的 FPGA 采集逻辑；原厂软件不能作为兼容通过的依据。

表征依次覆盖静态供电与端口、接口测试字、固定槽对齐、DC 码及饱和、静态码密度、动态频谱及电源电流。动态基准为 5 MS/s、100 kHz、-1 dBFS，另列 1 MHz 扩展结果。记录原始码及 gain/offset 修正后的数据，分别报告 25 °C、0 至 70 °C 和电源 ±5% 条件，不以短记录结果替代连续运行与完整码域测试。

10 器件和文档支持

10.1 参考资料

- AD7961 数据手册：CP-32-7 机械封装、引脚方向、电源及外部参考配置参考。
- AD7961 评估板用户指南 UG-581：评估板设置、测试连接及采集平台参考。
- EVAL-AD7961FMCZ 原理图：FDA、参考驱动、电源和 FMC 连接参考。
- 固定槽数字接口定义：CNV 槽、位序、EN 译码和接口测试字的详细合同；本手册中的 SAR16-5 定义适用。

参考器件的性能、内部电路或可靠性额定值不属于 SAR16-5 的已验证参数。本器件采用其外部引脚配置，不表示获得原厂认证或完整替代资格。

Copyright © 2026 SAR ADC Project

10.2 验收数据要求

范围	最低验收内容
采样与 CDAC	输入/REF 动态负载、采集建立、开关非线性、噪声、失配及漏电，覆盖规定共模与 PVT
比较器与控制	输入等效噪声、失调、最慢判决与 EOC、完整码映射、tCONV 和结果提交
数字接口	16 位序、N-1 槽、启动丢帧、漏读恢复、EN 关闭/测试；另验 CDC/RDC 和整字稳定
Pad、封装与板级	单脚电压、ESD、终端、传播/偏斜、封装寄生、眼图及 FPGA 建立保持
模拟性能	未作非线性修正的 INL/DNL、SNR/SINAD/THD、gain/offset 及温漂；测试条件完整
供电及外围	分轨功耗、启停、欠压、REF/FDA/VCM 负载稳定性、电源敏感度及实际评估板结果

A 类合同可用数字模型核对；T 类性能需相应模拟、板级或硅测试结果；C 类参数在目标实现未确认前保留 TBD。数字协议通过不等于模拟精度、LVDS 电气或芯片可靠性通过。

11 修订记录

版本	日期	修订内容
Rev 0.5	2026-10-25	全文重写；逐脚定义本芯片功能、电压域、终端和禁止连接；采用本器件引脚图；明确二补码、输入单脚约束、负载验收、启动及故障恢复。保留 AD7961 引脚/电压及既定 16 位固定槽接口。未表征功耗、Pad 和绝对最大值保留 TBD。
Rev 0.4	2026-10-21	重绘功能框图、LVDS 时序和应用连接，统一中文手册版式。
Rev 0.3	2026-10-20	建立 16 位单级 SAR、外部参考、125 MHz LVDS 及固定 N-1 采样槽定义。

12 机械封装

封装采用 AD7961 CP-32-7 外形作为兼容基准：32 引脚 LFCSP，名义本体 5 mm × 5 mm，外围引脚间距 0.50 mm；底部 EP 在本手册记为脚 33 并接地。EP 名义尺寸 3.10 mm × 3.10 mm，完整尺寸及公差以原厂机械图为参照。




Figure 38. 32-Lead Lead Frame Chip Scale Package [LFCSP_WQ]
5 mm × 5 mm Body, Very Very Thin Quad
(CP-32-7)
Dimensions shown in millimeters

图 4. AD7961 CP-32-7 机械外形参考；正式封装须确认键合及装配尺寸

机械外形兼容不自动保证可制造。正式封装须确认芯片尺寸、Pad 位置及数量、键合线、EP、模封、PCB 焊盘和装配工艺，并形成目标芯片的封装图。封装寄生、热阻、可靠性及电气影响完成验证后，方可发布相应额定值。

Copyright © 2026 SAR ADC Project

SAR20-5 20 位、5MSPS、交替采样 Pipe-SAR ADC

1 特性

- 20 位系统重建；连续 5MSPS 原始流
- 单通道、全差分输入
- 差分输入范围：±4.096V；共模 2.048V
- 10 位 DT-SAR；共享 32 倍 Ringamp
- 连续时间二级；8 次 tracking
- 斩波辅助 AZ：两次服务共享 AZ 状态
- 交流性能目标（100kHz、-1dBFS）：
  - SNR≥100dB；SINAD≥98dB
  - THD≤-105dBc
- 静态性能目标：
  - INL≤±4ppm FSR；无失码
- 单 lane LVDS 接口：250MHz 突发
  - 32 位 D1/D2/DT/VALID；固定 N-2 槽
- 5V/1.8V 电源；外部 4.096V 参考
- 32 引脚 LFCSP，5mm×5mm

2 应用

- 精密数据采集系统
- 实验室测量与仪器
- 宽带传感器接口

3 说明


SAR20-5 采用 A/B 交替采样前端和共享 Pipe-SAR 后端，支持 5MSPS 原始吞吐。32 倍 Ringamp 通过 CINC 连续驱动 CT 第二级，片内完成 8 次 tracking 及反馈；FPGA 完成 SINC^2、前景校准和 20 位重建。

器件以 250MHz 源同步 LVDS 输出 31 位物理判决码及 VALID，槽 N 输出样本 N-2。CAAZ 使用成对 AZ 保持和残差换向；原始 5MSPS 与可选 2.5MSPS 配对平均分别表征。

封装信息

器件型号	封装	封装尺寸
SAR20-5	CP-32-7（LFCSP，32）	5mm×5mm

设计规格。性能参数为待验证目标；目标 PDK、Pad 及封装特性按本手册实现条件确认。图中同名 REF、DAC1_CODE 与 WE 网络相连。



器件方框图

Copyright © 2026 SAR ADC Project

内容

1 特性 **1**

2 应用 **1**

3 说明 **1**

4 引脚配置和功能 **3**

5 规格 **4**

5.1 绝对最大额定值 4
5.2 建议工作条件 5
5.3 电气性能目标 5
5.4 架构与内部时限 6
5.5 噪声和建立误差分配 6

6 时序要求 **6**

6.1 源同步读数时序 6
6.2 转换与读出分离 7

7 详细说明 **8**

7.1 A/B 前端和交替采样 8
7.2 DT-SAR、共享 RA 和连续时间二级 8
7.3 量程、冗余和残差坐标 8
7.4 参考、电源和共模域 9
7.5 斩波辅助自动调零 9
7.6 片外 $SINC^2$和定点重建 10
7.7 前景校准和通道失配 11
7.8 F1 电容池与 F2 DEM 实验档 12

8 接口控制和数据格式 **12**

8.1 模式控制 12
8.2 原码帧 12
8.3 固定延迟和槽日历 13
8.4 中断和错误恢复 13

9 应用和实施 **13**

9.1 最少外部连接 13
9.2 输入驱动和采集负载 14
9.3 参考、VCM 和电源网络 14
9.4 LVDS 和 PCB 15
9.5 启动和评估板使用 15
9.6 产品验收 15

10 典型行为结果和技术资料 **15**

10.1 行为模型结果范围 15
10.2 噪声余量与未覆盖项 17
10.3 数字和通道证据 17
10.4 参考资料及交付附件 17
10.5 模块交付要求 17

11 修订记录 **18**

12 机械封装 **18**

Copyright © 2026 SAR ADC Project

4 引脚配置和功能

采用 32 个外围引脚及接地裸露焊盘 EP33。引脚编号、方向和电源域保留 AD7961 CP-32-7 配置；工作模式限定为外部 REF、REFIN 接地及 echo-LVDS。250 MHz、32 位帧和 N-2 日历由本器件定义。引脚兼容不表示原厂 FPGA 固件可直接使用。




图 1. SAR20-5 引脚配置，顶视图

P ＝电源；G ＝地；AI ＝模拟输入；AO ＝模拟输出；DI ＝数字输入；DO ＝数字输出。

脚号	名称	类型	定义和连接
1	VDD1	P	5 V 模拟电源；与 19、20 脚同域，分别就近去耦
2	VDD2	P	1.8 V 模拟电源；与 18、25 脚同域
3	REFIN	AI	外部直驱 REF 模式接地；本版不使用片内参考倍增/预缓冲模式
4	EN0	DI	1.8 V 模式输入，EN[3:0] 最低位；正常模式为 0
5	EN1	DI	1.8 V 模式输入；正常模式为 1
6	EN2	DI	1.8 V 模式输入；正常为 0，接口测试模式为 1
7	EN3	DI	1.8 V 模式输入；1 使能 VCM 高阻分压输出，0 关闭该支路
8	CNV-	DI	差分采样命令负端；可选 CMOS CNV 配置接地
9	CNV+	DI	采样命令正端；上升沿定义输入采样时刻和采样槽
10	D-	DO	单 lane LVDS 数据负端；FPGA 接收端 100 Ω 差分终端
11	D+	DO	单 lane LVDS 数据正端；32 位 D1/D2/DT/VALID 原码帧

Copyright © 2026 SAR ADC Project

脚号	名称	类型	定义和连接
12	VIO	P	1.8 V 接口电源；供 EN 及 LVDS 收发域
13	GND	G	公共地；连接连续地平面
14	DCO-	DO	echo-LVDS 时钟负端；FPGA 接收端 100 Ω 终端
15	DCO+	DO	echo-LVDS 时钟正端；DCO+ 不得接地，不支持原厂接地选择 self-clock；DCO± 接 FPGA 差分输入
16	CLK-	DI	250 MHz 突发 LVDS 读数时钟负端；ADC 端 100 Ω 终端
17	CLK+	DI	250 MHz 突发 LVDS 读数时钟正端；数据于下降沿更新
18	VDD2	P	1.8 V 模拟电源；与 2、25 脚同域
19	VDD1	P	5 V 模拟电源；与 1、20 脚同域
20	VDD1	P	5 V 模拟电源；与 1、19 脚同域
21	VCM	AO	EN3 使能的 REF/2 高阻输出；不作核心共模输入
22	IN-	AI	全差分负输入；外部输入共模目标为 REF/2
23	IN+	AI	全差分正输入；差分量定义为 IN+-IN-
24	GND	G	公共地；连接连续地平面
25	VDD2	P	1.8 V 模拟电源；与 2、18 脚同域
26	REF_GND	G	参考回流；近端参考储能电容 Kelvin 返回
27	REF_GND	G	参考回流；与 26、28 脚低阻连接
28	REF_GND	G	参考回流；与 26、27 脚低阻连接
29	REF	AI	外部低噪声 4.096 V 参考输入；29 至 32 脚并联
30	REF	AI	外部参考输入；近端储能电容接 REF_GND
31	REF	AI	外部参考输入；不得接至 VDD2 或 VCM
32	REF	AI	外部参考输入；本版不作为片内参考 buffer 输出
33	EP/GND	G	底部裸露焊盘；接地平面并设置散热/接地过孔

同名电源脚全部连接。REF_GND 连接连续地平面，参考电容回流优先直接返回 26 至 28 脚。CNV± 和 CLK± 为输入，D± 和 DCO± 为输出。EN 和可选 CMOS CNV 使用 1.8 V 逻辑；不接受 3.3 V 或 5 V 逻辑直连。LVDS 端口共模、差分摆幅及 Pad 延时须按目标 IO 单元表征。

VCM21 为高阻 REF/2 模拟输出，目标输出电阻约 5.1 kΩ、静态误差 ±10 mV。核心共模约 0.9 V，由内部必要偏置生成，无外部 VCMIN 脚。DAC2 候选参考由 VDD2 安静内部支路形成；不占用或改写 VCM、电源、地和数字脚。若该方案不能满足噪声与建立要求，应先修订架构，不能隐式改变引脚。

5 规格

5.1 绝对最大额定值

绝对最大额定值取决于目标 PDK、5 V/1.8 V 器件、ESD 单元和封装。以下项目为 C，流片前须补齐并完成可靠性审查。

项目	发布状态
VDD1、VDD2、VIO 对地绝对最大电压	待工艺/Pad 可靠性确定
IN、REF、REFIN、VCM 端口最大电压和钳位电流	待开关、保护网络及 Pad 确定
EN、CNV、CLK 端口最大电压和注入电流	待 IO 单元确定
结温、存储温度和焊接条件	待工艺及封装服务确定
HBM、CDM 及引脚分组	待 ESD 设计和验证
θJA、θJC 和功耗降额	待组装、PCB 及热表征

AD7961 的额定值仅属于参考器件，不作为本器件的可靠性或安全工作保证。

Copyright © 2026 SAR ADC Project

5.2 建议工作条件

参数	最小值	标称值	最大值	单位	状态/条件
VDD1	4.75	5.00	5.25	V	T；脚 1、19、20
VDD2	1.71	1.80	1.89	V	T；脚 2、18、25
VIO	1.71	1.80	1.89	V	T；脚 12
REF	—	4.096	—	V	T；外部动态驱动，29 至 32 脚并联
REFIN	0	0	0	V	A；外部 REF 模式接地
差分输入	-4.096	—	+4.096	V	T；FSR = 8.192 V
输入共模	1.998	2.048	2.098	V	T；(IN+ + IN-)/2
连续采样周期	200	—	—	ns	A；5 MS/s
CNV 高电平宽度	10	—	120	ns	T；精确 Pad 条件待确认
表征温度	0	25	70	°C	T；25 °C 首测
参考容差、漂移和纹波	—	按系统预算分配	—	—	T；须满足第 9 章动态验收

差分输入范围与共模须同时满足。模拟输入驱动的单端摆幅、过驱保护和负载条件随前端电路冻结，不能仅凭差分范围推定保护额定值。

5.3 电气性能目标

共同条件：VDD1 = 5.0 V，VDD2 = VIO = 1.8 V，REF = 4.096 V；25 °C；F0 前端；5 MS/s 原始流；100 kHz、-1 dBFS 全差分正弦；外部 FDA、参考及供电网络纳入系统；片外前景校准后使用固定系数。校准前结果同时报告。除另有说明，主结果不跨样本平均。

参数	目标值	单位	状态/说明
连续原始吞吐率	5	MS/s	A；每 200 ns 接收一笔
差分满量程范围	8.192	V	T；±4.096 V
输出码宽	20	bit	A；片外偏移二进制重建
LSB20	7.8125	μV	量程/2^{20}计算值
理想量化噪声	2.255	μV rms	LSB/$\sqrt{12}$；不含模拟噪声
SNR	≥100	dB	T；100 kHz、-1 dBFS
SINAD	≥98	dB	T；100 kHz、-1 dBFS
THD	≤-105	dBc	T；100 kHz、-1 dBFS
SINAD 对应 ENOB	15.99	bit	由 98 dB 推导；不是 20 ENOB
扩展 SNR	≥96	dB	T；1 MHz、-1 dBFS，单独表征
扩展 SINAD	≥94	dB	T；1 MHz、-1 dBFS，单独表征
INL	≤±4	ppm FSR	T；约 ±4.19 LSB20
DNL	-0.99 至 +0.99	LSB20	T；无失码目标
芯片总功耗	≤25	mW	T；各电源轨电压 × 平均电流之和
VCM 输出	REF/2	V	T；EN3 = 1
VCM 输出电阻	约 5.1	kΩ	T；高阻分压候选
VCM 静态误差	±10	mV	T；明确负载后验收

SNR 排除谐波功率，SINAD 包括噪声和失真；ENOB = (SINAD-1.76)/6.02。主测、1 MHz 扩展、同带宽滤波及 2.5 MS/s 成对平均分别报告。25 mW 功耗目标采用连续 5 MS/s、每槽 250 MHz/32 位突发，D 和 DCO 分别驱动外部 100 Ω 差分负载的条件，以芯片三轨供电功率之和计量，包含 LVDS 驱动电流。不包括外部 FDA、参考驱动、VCM 可选 buffer 及稳压损耗；板级终端耗散单列，驱动供电已经包含的能量不得重复相加。

Copyright © 2026 SAR ADC Project

5.4 架构与内部时限

项目	规定值	状态/说明
工艺	180 nm 候选	T；尚未冻结 PDK 与器件选项
前端	F0 固定 A/B 两 bank	A；每 bank 复访 400 ns
DT-SAR	10 位信息，D1[10:0]	A；6 位 coarse 仅作辅助
Ringamp	32 V/V	T；单后端共享
CT 二级	11 位信息，D2[11:0]	A；CINC 连续耦合
级间冗余	2 位	T；量程交叠须联合验收
TA8	8 次比较、7 次反馈更新	A；DT[7:0]
共享后端服务窗口	≤180 ns	T；每 200 ns 必须释放并服务下一笔
整字提交截止	采样 CNV 后 ≤370 ns	T；N-2 读出前稳定
读槽 CNV 前 bundle 稳定时间	≥10 ns	T；整字，不按位分散更新
启动等待	10 ms 设计等待值	T；偏置/VCM 达到允许误差后采样

RA 规格以实际负载和比较时刻的输入等效误差为准。须覆盖反馈因子、残差范围、初始电荷、正反极性、有限增益、slew、限幅、过载恢复及历史样本记忆。行为参数 UGB 不直接等价于 Ringamp 晶体管级闭环带宽；不由单点 1.2 GHz 实验规定电路带宽。

5.5 噪声和建立误差分配

噪声预算使用同一输出带宽下的输入等效功率。独立项按方差相加，相关项计入协方差或输出频谱。必须同时登记每项的“已实现、实际开启、已扫描”状态；参数为 0、slew/clip 为 Inf 或参考为理想源不计入有效覆盖。

项目	必须纳入的模型与验收条件
采样网络	实际电容口径、开关噪声、kT/C、有限源阻抗、两 bank 采样窗
RA 与 AZ	放大噪声、存储 AZ 误差、写入建立、保持泄漏/噪声、注入和记忆
比较器	一级/二级比较器输入噪声、失调、再生时间和亚稳风险
参考与供电	参考噪声、码相关电荷抽取、有限恢复及电源纹波耦合
时钟	CNV 源抖动、接收器孔径噪声、A/B 固定 skew 和电源相关项
数字重建	系数量化、定点舍入、饱和及滤波归一化

内部候选设计中心为全主要非理想名义条件 SNR ≥103 dB，以支持 100 dB 产品目标的实现裕量；该设计中心尚未通过验证。早期百分比预算不视为当前模型的已闭合预算。第 10 章短记录剩余 5.866 μV rms 仅为尚未计入独立噪声的合计量，不能重复分配给各模块。

正弦孔径抖动的一阶限制为 SNRj ＝-20log10(2πfinσt)。若全部随机误差仅来自抖动，则 100 kHz/100 dB 对应 15.92 ps，1 MHz/96 dB 对应 2.52 ps；这些是宽松上限，实际分配必须更严。250 MHz 读数 CLK/DCO 的采集时序与 CNV 模拟孔径分开验收。

6 时序要求


6.1 源同步读数时序

CNV+ 每个上升沿建立一个 200 ns 采样槽。CLK± 由 FPGA 驱动，DCO± 回送 CLK，D± 于 CLK 下降沿更新；FPGA 于 DCO 上升沿接收。正常和测试模式的 LVDS 驱动器持续开启，槽间 CLK 保持低，D 保持逻辑 0。

事件	相对本槽 CNV 上升沿	要求
采样槽边界	0 ns	采样并推进内部 slot ID
前导 CLK 上升沿 R0	+8 ns	忽略，不属于 32 位 payload
首个数据下降沿	+10 ns	推出 W31

Copyright © 2026 SAR ADC Project

事件	相对本槽 CNV 上升沿	要求
有效采样上升沿	+12 至 +136 ns，每 4 ns	共 32 次，依次接收 W31 至 W0
最后 CLK 下降沿	+138 ns	帧结束，CLK 返回低电平
下槽前静默间隔	62 ns	从 +138 ns 至下个 CNV
外部帧延迟	固定 N-2 槽	slot k 对应 sample k-2
首次完整采集	首个 CNV 前 ≥200 ns	复位后 sample 0、bank A



NOT TO SCALE: only the idle interval is compressed at the break marks.

Nominal edge calendar; pad delay, skew and receiver setup/hold require characterization.

图 2. LVDS 串行读出时序。CLK 与 DCO 分轨绘制；DCO 绘出标称相位，Pad 延迟与偏斜待表征。CNV 高电平宽度仅示意，静默段断轴。

CNV 高电平可与首个 CLK 下降沿重叠。接收/发送状态不能以 CNV 电平门控或异步清零。表中采样时刻是逻辑协议基准；真实 Pad 传播、DCO/D 偏斜、板级 skew 及 FPGA setup/hold 由 IO 实现与时序约束确定，不意味着零延时。

6.2 转换与读出分离

N-2 为读出流水线延迟，不增加后端占用时间。共享 RA、CT 和 TA 每 200 ns 必须完成一笔并释放给下一样本。候选内部阶段如下，实际重叠和非重叠相位由模拟电路验证后冻结。

内部阶段	相对后端服务起点的候选区间	验收重点
coarse 辅助	0 至 30 ns	高位辅助码、比较器延时
一级精判决	30 至 55 ns	完整 D1、残差量程和 EOC
RA 开始放大	55 至 80 ns	32 倍建立、极性和负载
CT SAR2	80 至 140 ns	连续耦合、比较时刻和 replica
tracking	140 至 160 ns	20 ns 实验候选；10 ns 基线另行比较
原码配对提交	160 至 175 ns	D1/D2/DT 及标签整字一致
复位和守卫	剩余至 200 ns	下一服务初态；AZ 保持节点不被清除

上述时间分配为工程候选，不替代真实 decision/EOC。接口跨域必须证明整字稳定、握手/快照时限及 CDC/RDC；不能以互补时钟或固定延时推定模拟转换完成。

Copyright © 2026 SAR ADC Project

7 详细说明

SAR20-5 通过 A/B 两个前端采样/CDAC bank 延长采集时间，并共享一级判决、残差放大、CT 二级及 tracking 后端。每 200 ns 一个采样节拍：一组 bank 进入转换，另一组采集下一输入；同一 bank 每 400 ns 复访。首版采用固定 A/B 前端 F0，不依赖电容池调度或 DEM。

一级 DT-SAR 提供 10 位信息分辨率，6 位 coarse ADC 仅辅助高位判决。一级残差经 32 倍共享 Ringamp 放大，并通过 CINC 连续驱动 CT 二级；RA 后不设置额外离散采样保持。CT 二级为 11 位信息分辨率，保留级间冗余。TA8 在片内完成 8 次比较及 7 次反馈更新。

芯片将同一样本的 D1、D2、DT 及 VALID 封装为 32 位帧。FPGA 依据 CNV 采样槽恢复 sample_id、bank、AZ 配对和极性，执行帧内 $SINC^2$、位权/增益修正及 20 位偏移二进制格式化。20 位表示最终码宽；有效位数由 SINAD、带宽和测量条件决定。

内部保留采样开关、CDAC、比较器、6 位 coarse 辅助、SAR 控制、Ringamp、CINC、CT/TA、replica 回踢抵消、CAAZ 选择性复位、必要偏置、样本配对锁存和 LVDS 接口。精密参考及动态参考驱动、输入 FDA 和稳压器置于片外。首版不要求片内精密 LDO、带隙、输入 buffer 或后台 LMS。

7.1 A/B 前端和交替采样

F0 包含两组匹配采样/CDAC bank。sample_id 为偶数时使用 A，奇数时使用 B；每组名义采集时间 200 ns，有效 tACQ 须扣除非重叠、复位、路由及开关建立。两组 bank 每 400 ns 复访，后端每 200 ns 服务一次。模拟输入极性保持不变，CAAZ 换向发生在一级判决完成后的残差通路。

两 bank 共用码域、采样率和重建定义，样本绑定 sample_id、bank、pair_id、残差极性和 reset epoch。应量化 bank 切换引起的输入回踢、REF 抽取、RA 重接、CINC 初始电荷和 FDA 恢复。

参考电容图约为 1039×27 fF，约 28 pF；单端/差分、每半边/总量口径尚需由实际电路确认。若每 bank 按同一口径约 28 pF，两 bank 制备电容约 56 pF。该制备总电容不是输入引脚的等效采样电容，不可直接用于 FDA 负载计算。

7.2 DT-SAR、共享 RA 和连续时间二级

一级 10 位信息分辨率 DT-SAR 产生 11 位物理决策字段 D1。6 位 coarse 辅助只减少高位搜索负担，不能用一个 6 位量化器替代完整一级。D1 开关码表、冗余阈值和 EOC 随一级电路一并交付。

共享 Ringamp 目标增益 32 倍。RA 输出经 CINC 持续驱动 CT 二级，二级保持 11 位信息分辨率并输出 12 位决策字段 D2。DAC2 参考、电容比和 CINC 耦合共同决定残差码域，不能把 D1/D2 解释为普通两补码后直接相加。主/replica 路径用于抑制二级回踢，其幅度、延时和相位误差须随 bank 和 CAAZ 极性检查。

TA8 执行 8 次 tracking 判决和 7 次物理反馈更新，最后一次比较后不再增加第 8 次反馈。快速反馈留在片内；片外只恢复数字结果。8 次判决在当前 AZ 状态下完成，不为每次 tracking 重新采样 AZ 噪声。

7.3 量程、冗余和残差坐标

差分输入坐标为 vdiff = IN+-IN-，FSRin = 8.192 V。一级 10 位信息步长 $\Delta 1 = 8$ mV，经 32 倍 RA 后约 256 mV。候选 RA 端二级满量程 FSR2_RA = 1.024 V，量程比 FSR2_RA/(GRA • $\Delta 1$) = 4，对应 2 位交叠冗余。

二级 11 位步长折算至输入为 $(1.024\ V/2^{11})/32 = 15.625\ \mu V$，约为 19 位确定性步长。8 次 tracking 对白误差的理想平均上限为 9.03 dB，不能按 1.5 个独立信息位相加。产品 LSB20 = 7.8125 μV；20 位线性和无失码必须通过实际残差、码域及滤波验证。

重建关系为一级 DAC 估算与解调后的 CT 残差估算之和：

Copyright © 2026 SAR ADC Project

$$\hat{x}[n] = \hat{V}_{DAC1}(D_1[n]) + \frac{s[n]F_{CT}(D_2[n], D_T[n])}{\hat{G}}.$$

FCT 包含实际 DAC2 码权、CINC 比例、tracking 符号及归一化。未披露或未验证的电荷映射保留为模型假设，并用独立阈值/电荷关系验证。

7.4 参考、电源和共模域

REF29 至 32 由外部 4.096 V 低噪声源及动态驱动器供电，主要承担一级 CDAC 抽取电荷。REFIN3 接地。本版不集成用于外部参考倍增的精密 reference buffer。

VDD2 = 1.8 V 为模拟电源输入，候选安静内部支路为 DAC2 开关域提供参考。DAC2 有效量程通过 CINC/DAC2 电容比折算到 RA 输出。必须验证该支路的噪声、动态压降及数字切换隔离；4.096 V 不可直接连接 1.8 V 开关或低压器件。封装无独立 REF2 脚。

VCM21 输出 REF/2，EN3 控制。候选实现为匹配 10.2 kΩ/10.2 kΩ 分压及使能开关，对应 Thevenin 电阻约 5.1 kΩ 和分压支路电流约 REF/20.4 kΩ。该数值为本设计端口候选，不是对 AD7961 内部拓扑的声明。FDA 的 VOCM 负载超过允许误差时采用外部 buffer；约 0.9 V 核心共模由内部偏置提供。

7.5 斩波辅助自动调零

CAAZ 仅用于 SAR20-5。两笔相邻 RA 服务共用一份 AZ 状态：pair_id = floor(sample_id/2)，首笔 AZ_WRITE，次笔 AZ_HOLD，AZ 刷新周期 400 ns。每 200 ns 仍输出一个独立样本，不以跨样本平均实现主模式吞吐。

换向作用于包含输入信号和 DAC1 扣除项的完整差分残差。切换前隔离残差通路，选择正接/交叉接，清除信号残留，执行 AZ 写入或保持，再闭合残差通路；RA 保持负反馈。不得只反相输入信号，也不得以按位取反 D2/DT 替代模拟残差换向。

RST_SIG 每笔清除 RA/FIA 信号残留及 CT 初态，AZ_WRITE 单独控制 AZ 存储节点。RST_SIG 与 AZ_WRITE 独立；第二笔的信号复位不得释放所保持的 AZ 电荷。AZ 电容、局部 CMFB、输出节点、CRES 及选择性复位开关须按实际 Ringamp 逐节点核验，不能凭参考电路中的同名节点推定可保持。

sample_id mod 4	bank	pair 位置	残差极性 s	AZ 操作
0	A	first	+1	写入新 AZ 状态
1	B	second	-1	保持同一 AZ 状态
2	A	first	-1	写入新 AZ 状态
3	B	second	+1	保持同一 AZ 状态


[+1,-1,-1,+1] 使两个 bank 分别经历正、反残差极性，避免 bank 与单一极性固定绑定。复位清除 sample_id、bank、pair、极性和 az_valid；首有效样本为 ID0、A、pair0、s = +1。CAAZ 日历随 CNV 推进，和成功读取帧数无关。

AZ 保持模型应分别包含有限写入建立、泄漏系数、保持噪声、历史残差耦合及切换注入；RA 观测包含本次信号增益、共同 AZ 误差耦合及每次新生成的噪声。CAAZ 主要处理共同存储误差和相关低频项，不消除输入采样 kT/C、一级 DAC 失配、参考噪声或独立宽带 RA 噪声。

机理验收在相同虚拟芯片、输入、采样率和后处理下比较四组：逐样本 AZ/不换向、逐样本 AZ/换向、成对保持/不换向、成对保持/换向并解调。非零 AZ 误差和采样噪声独立注入；关闭非理想时，两笔不同输入仍须正确恢复。进一步扫描 AZ 建立、泄漏、注入、正反增益/延时、CINC 初态、replica 误差、RA 记忆及 CT 过载。数字端不得读取真实 AZ 状态作为补偿答案。

5 MS/s 原始流、同带宽滤波以及非重叠 2.5 MS/s 成对平均单独验收。成对平均改变频响与群延迟，不把其降噪结果标为 5 MS/s 全 Nyquist 性能。已知槽漏读只使当前槽和相关完整配对失效；剩余日历继续推进。跨 epoch 或样本对齐丢失时共同复位。

Copyright © 2026 SAR ADC Project



Control pulses show recurrence only; widths and phase offsets within each service are TBD.

One stored AZ state per pair; signal reset does not refresh the held AZ state.

图 3. AZ 状态保持与残差极性时序。

7.6 片外 SINC²和定点重建

DT[7] 对应本帧第 1 次 tracking 比较，DT[0] 对应第 8 次。令 b[k] = DT[8-k]，k = 1…8；双极性值 q[k] = 2b[k]-1。每帧开始令 I1 = I2 = 0，每次先执行 I1←I1 + q[k]，再执行 I2←I2 + I1；第 8 次更新后的 I2 为 S。

S = 8q[1] + 7q[2] +…+ q[8]。当前参考重建使用 S/8；1/8 为该 CT/TA 尺度下的归一化，不是将权重和归一为 1，不能改成 1/36。SINC²状态只在同一样本的 8 个 DT 判决内累计，不能跨帧串接或把 DT 解释为普通有符号 8 位数。

28 项名义系数的顺序如下，所有系数与所选物理/数字档案绑定：

系数索引	内容	电压坐标
1	一级常数项	输入折算
2 至 12	D1[10] 至 D1[0] 的 11 项权重	输入折算
13	CT 常数项	RA 输出折算
14 至 25	D2[11] 至 D2[0] 的 12 项权重	RA 输出折算
26、27	bank A、B 失调项	输入折算
28	tracking 比例项	RA 输出折算

参考实现先将 RA 坐标项除以公开估计增益 Gest，再换算为 20 位 count/V，系数保留 20 个小数位，使用 nearest-away-from-zero 量化。设量化后系数为 Q，b = 0/1 表示 A/B，s 为 CAAZ 极性，则 F0 无 dither 时：

Copyright © 2026 SAR ADC Project


$$A_Q = 8\left(Q_1 + \sum_{i=1}^{11} Q_{i+1} D1_i + Q_{26+b}\right) + 8s\left(Q_{13} + \sum_{j=1}^{12} Q_{13+j} D2_j\right) + sQ_{28}S.$$

D1_i 按 D1[10] 至 D1[0] 排列，D2_j 按 D2[11] 至 D2[0] 排列。当前参考使用 54 位有符号累加器，并检验各项绝对值之和 $\leq 2^{53}-1$；禁止依赖溢出回绕。最终输出为：

$$\text{code}_{20} = \text{clip}_{[0,\,2^{20}-1]}\left(\left\lfloor \frac{A_Q}{8 \cdot 2^{20}} + 2^{19} \right\rfloor\right).$$

系数量化与末级整数化是两层规则：前者 nearest-away-from-zero，后者 floor 后饱和。偏移二进制中点为 524288；软件有符号视图为 signed_code = code20-524288。该格式不改变芯片原码帧。

Q20、54 位和 28 项为已核对的主机参考实现，不要求搬入芯片。FPGA 可缩减位宽或采用等价流水线，但须证明系数范围、最坏累加上界、floor 及饱和与黄金向量逐位一致。主机交付包含系数表、码表、参考函数、原码/标签/输出向量及源码哈希；仅发布三组原码数值不能建立通用黄金答案。



FPGA / host reference arithmetic; D1 is not polarity-reversed.

S has no normalization in this diagram; the common denominator is applied once.

图 4. 片外重建数据流：槽日历、原码与固定系数到 20 位偏移二进制

7.7 前景校准和通道失配

首版校准在片外进行，冻结系数后采集。最小集合依次为公共 DAC 位权和共享 RA 增益、A/B 独立 offset；仅在多电平证据表明需要时增加 bank gain。LMS 可作为前景系数估计方法，不规定片内、后台或持续自适应 LMS。

Copyright © 2026 SAR ADC Project

已知 DC 参考可用于 offset 估计；gain 至少需要两个不同电平。DAC 位权识别需覆盖足够码型，检查训练矩阵秩与条件数。校准数据和独立 holdout 分离；验证端不得使用真实电容、真实模拟节点、预设噪声状态或未公开理想输入答案重建输出。

通道诊断按 bank×POL 四组统计零点、正负中等电平、近满量程和多频正弦误差。单个 DC 点的 bank 差值不能区分失调、位权、增益、动态建立和参考耦合，也不是 DNL/INL。原码随残差极性变化属于正常编码行为，验收同时检查原码字段和解调后的最终数值。

主机系数档案至少记录器件/模型标识、F0/F1/F2、采样率、REF、温度、码表、CAAZ 日历、系数格式/哈希、训练范围、holdout 范围及有效条件。物理档案、参考、时序或温度超出该范围时重新评估并校准；不静默沿用不匹配系数。

7.8 F1 电容池与 F2 DEM 实验档

档案	物理定义	适用范围
F0	固定 A/B 前端，共享后端	首版产品基线
F1	18 片物理 sDAC：8 采集、8 转换、2 备用	调度与匹配研究，尚无性能保证
F2	F1 加 31 组 DAC1 DEM	物理映射及失配分散实验

F1 的转换集合须来自上一采集样本 conv[n] = acq[n-1]；备用片在完成采集前不能参加转换。按与每 bank 相同的电容口径估算，18/8 池约 63 pF 制备总电容；不据此声明输入负载、面积、功耗或提速。

F2 必须真实改变物理电容/开关映射并计算相应电荷。标称电容下合法 DEM 映射保持 DAC 目标电压一致，不以最终码上叠加随机数代替 DEM。F1/F2 的短记录映射通过不代表 SNDR、SFDR、线性或吞吐率改善。

固定标称权重的 DEM 平均化与逐片精确位权重建分开处理。后者要求 FPGA 重现成员及映射。当前 32 位帧无调度元数据，优先采用芯片和 FPGA 一致的固定实现档案；须冻结 PRNG 算法/字宽/种子、初始排列、CNV 推进、复位、非法 EN/测试态、回绕与漏读规则。该状态合同未完成时 F1/F2 不进入首版，不增设 SPI、配置引脚或扩大帧。

可选 dither 同样须作用于真实一级残差/DAC 路径，并以相同 sample_id 及公开序列在数字端抵消；先验证二级量程余量。所有随机调度和失配对同一虚拟芯片固定可复现，不随成功读帧次数重新抽取。

8 接口控制和数据格式

8.1 模式控制

本器件无 SPI、CS、SDI、RESET_N、BUSY、BANK_OUT 和 OVR_OUT。EN[3:0] 选择正常、关闭/共同复位及接口测试。主机改变模式前停止 CNV 和 CLK，并经 0000 清除日历及流水线。

EN[3:0]	模式	行为
1010	正常采集	外部 REF、全速、VCM 使能；持续 LVDS 驱动
0000	关闭/共同复位	关闭输出，器件和主机共同清 slot、epoch 相关状态
0100	接口测试	固定 32'hA55A5AA5；帧中 VALID 位为 1
其他	未支持	关闭 LVDS 输出；恢复前经过 0000

EN0 为最低位、正常为 0；EN1 正常为 1；EN2 正常为 0、测试为 1；EN3 高电平使能 VCM。不能借用 EN3 作为 bank 或额外复位侧带。0000 清除器件移位、流水线、样本、bank、pair、极性和 az_valid；FPGA 同步清除相应日历、滤波及待配对状态。

8.2 原码帧

W[31:0] = {D1[10:0],D2[11:0],DT[7:0],VALID}，MSB-first。

Copyright © 2026 SAR ADC Project

字段	位位置	宽度	说明
D1	W[31:21]	11	一级物理决策；10 位信息分辨率
D2	W[20:9]	12	CT 二级物理决策；11 位信息分辨率
DT	W[8:1]	8	DT7 先比较、先传；DT0 最后
VALID	W[0]	1	本槽 N-2 样本记录完整、可重建

VALID ＝ 0 时其余 31 位全部忽略，不要求为 0。缺失、超时、未完成或被覆盖的样本在原定槽输出 VALID ＝ 0；不压缩空槽、不重放最近旧码、不排队补发。D1/D2/DT 必须来自同一样本，不能分别取最新字段组合。

8.3 固定延迟和槽日历

每个 CNV 上升沿推进 32 位内部 slot ID。slot k 固定输出 sample k-2：复位恢复后 slot0 和 slot1 的 VALID ＝ 0，slot2 对应 sample0、bank A。主机由自己产生的 CNV 计数恢复 sample_id、bank、pair 和极性，不能按成功读出的帧数计数。未读窗口须小于 2^{32} 个 CNV 槽；更长窗口前共同复位。

无新 CNV 的额外 CLK 仅回送 DCO，DATA 保持 0，不重新输出旧帧。正常/测试模式中 DCO 连续 echo 外部 CLK，DATA 空闲为逻辑 0；关闭模式下 LVDS 关闭。

8.4 中断和错误恢复

事件	主机处理	日历处理
已知 CNV 槽漏 CLK、帧中断或位数错误	当前槽置无效；丢弃相关不完整 AZ 配对	CNV/sample_id 继续推进，下一 CNV 重新开始帧
有效帧 VALID ＝ 0	忽略 payload，保持缺样位置	不压缩，不回退日历
CNV/slot 对齐丢失	停止采样，进入 0000 共同复位	从 sample0、A、pair0、正极性重启
位对齐不可恢复或 epoch 不一致	停采并共同复位	禁止跨 epoch 拼接/平均
超过允许的未读回绕窗口	共同复位后重启	不以模运算猜测历史样本


芯片帧只有 VALID，不提供 CRC。完整位数与已知槽对齐不能检出任意数据位翻转；板级眼图、采集约束和接口测试字承担链路调试，不能将其表述为数据完整性编码。

9 应用和实施

9.1 最少外部连接

基本系统由输入 FDA、外部 4.096 V 精密参考及动态驱动、5 V/1.8 V 电源、FPGA 和被动器件组成。若 FDA 的 VOCM 负载允许，可直接使用 VCM21；仅在负载、噪声或动态建立超限时增加外部 VCM buffer。

Copyright © 2026 SAR ADC Project



ADC supplies: VDD1 = 5 V; VDD2 / VIO = 1.8 V.

VCM: fit the buffer OR close JP1; qualify FDA VOCM loading and noise.

Connection diagram: FDA gain network, supply bypassing and LVDS terminations are omitted.

22 Ω / 47 pF are starting values; verify settling, kickback, noise and stability.

图 5. 典型应用连接：外部参考、输入驱动、可选 VCM 缓冲与源同步采集

IN± 每路 22 Ω 串联、47 pF 差分电容可作为评估起点，不能作为已验证 BOM。VCM 可选 buffer 与 JP1 旁路二选一，不能同时驱动同一节点。图为连接定义；FDA 增益网络、局部去耦和 LVDS 终端按实际原理图配置。

9.2 输入驱动和采集负载

前端交付必须给出每 bank 的有效采样电容及口径、采样窗、输入峰值/平均电流、最大回踢、电平/频率相关阻抗及允许源阻抗。不能以两 bank 或电容池的制备总电容代替引脚动态负载。

FDA 与实际 22 Ω/47 pF 候选网络联合验证满量程交替输入、近满幅正弦、bank 切换和过驱恢复。观察 ADC 采样时刻的差分/共模误差，而不只检查 FDA 开环带宽。驱动噪声、失真、输出摆幅和 VOCM 负载计入第 5 章预算。

9.3 参考、VCM 和电源网络

REF29 至 32 并联，近端储能电容短接 REF_GND26 至 28。参考模块交付每次转换抽取电荷、峰值电流、码相关频谱、近端电容/ESR/ESL 及允许纹波/噪声。使用真实动态驱动、回流及封装寄生验证恢复和稳定性；仅设置理想参考电压不能验收外部参考电路。

VCM 交付负载电流范围、静态/动态输出阻抗、噪声和启动时间。由目标 FDA 的 VOCM 输入电流和动态负载判断是否需要 buffer。VCM 不是给其他模拟电路供电的低阻源。

5 V 及 1.8 V 各轨分别交付平均/峰值电流、数字切换分量、纹波敏感度和去耦条件。VDD2 安静分支隔离 DAC2 参考与数字/开关电流；内部必要偏置不扩展为精密 LDO 系统。电源、参考和输入驱动采用有限源阻抗、有限 slew 及限幅联合验收，支持最少器件数量的外部实现。

Copyright © 2026 SAR ADC Project

9.4 LVDS 和 PCB

差分 CNV 和 CLK 在 ADC 接收端设置 100 Ω 终端；D 和 DCO 在 FPGA 接收端设置 100 Ω 终端。可选 CMOS CNV 模式将 CNV-接地，CNV+ 由 1.8 V 逻辑驱动，并移除 CNV± 之间的 100 Ω 差分终端。器件 Pad 的 CMOS/LVDS 模式能力须以目标 IO 验证。

使用连续地平面、短参考回流和 EP 多过孔接地。FPGA 按 DCO 源同步接收 D，以真实 Pad、封装和 PCB 传播形成 setup/hold、skew 及眼图预算。模拟 CNV 孔径抖动与数字 CLK/DCO 读数误差分开计量。

9.5 启动和评估板使用

1. CNV、CLK 保持低，EN ＝ 0000。

2. 稳定 VDD2/VIO 的 1.8 V，再稳定 VDD1 的 5 V；接通外部参考，最后使输入有效。最终电源时序与欠压/反灌条件随 Pad 保护方案冻结。

3. 置 EN ＝ 1010，以 10 ms 作为偏置/VCM 稳定等待目标；确认达到规定误差后采样，10 ms 不是实测上限。

4. 首个 CNV 前预留完整 200 ns 采集，从 sample0、bank A 开始；读取时丢弃 slot0/slot1。

5. EN ＝ 0100 测试 32’hA55A5AA5 后，停止 CNV/CLK，经 0000 共同复位，再恢复正常采样。

EVAL-AD7961FMCZ 可用于参考电源、外部 REF、FDA、VCM、FMC 及差分布线。连接本器件前检查 REFIN 接地、REF4.096 V、EN1010 和 echo 配置。FPGA 须改为 250 MHz、32 位帧及 N-2 日历，并安装匹配系数/码表；原厂 HDL 和 PC 软件不构成本器件支持软件。

9.6 产品验收

验收项	必须提供的条件与结果
动态档案	Fs、Fin/相干 bin、幅度、相位、N、seed、温度、UGB/A0、F 档、校准及全部非理想开关
建立误差	同一虚拟芯片、相同输入/时序/重建下扫描 600/800/1000/1200 MHz 候选，再检查增益、负载及相位扰动
噪声联合	实现/开启/扫描三态矩阵；RA、CMP、REF、jitter 及有限外部网络联合开启；相关项有模型
校准	训练可辨识性、固定系数、独立 holdout；校准前后分列，不读取模拟真值
通道诊断	bank×POL 四组，多 DC 电平、多幅度和多频率；区分 offset、gain 和动态误差
静态线性	先局部跃迁/关键码段，再全量或明示覆盖范围；报告方法、噪声和置信度
CAAZ	四组公平对照、非零 AZ 误差及 kT/C 独立注入；5 MS/s 与 2.5 MS/s 结果分开
数字链	原码 →serializer→Pad/封装 →FPGA RX→ 固定点重建；黄金向量、溢出、floor、饱和及错误恢复
PVT 与物理	首测 25 °C 后覆盖温度/电源；分别提交晶体管、后仿、CDC/RDC、STA、Pad 及封装证据

20 位包含 1048576 个输出码。短 DC 记录不能拟合为全码域 DNL/INL；256 码频谱属于短记录。长记录长度、seed 数量和静态覆盖率按置信度和测试时间确定，并在结果中明确。不同频率、相位、噪声或电路档案之间不进行单参数因果归因。

10 典型行为结果和技术资料

10.1 行为模型结果范围

本章记录已完成的公开 RX 及短记录核验，作为后续设计输入，不属于硅实测、工艺典型值或电气保证。功耗、面积、全 PVT、实际 Pad 和封装未由这些记录证明。

Copyright © 2026 SAR ADC Project

记录	保存条件	已观察结果	可支持的结论
默认基线	600 MHz UGB，固定 A/B，噪声/校准关闭，256 码	SNDR = 90.687865 dB	该基线未满足 98 dB 目标
1.2 GHz noise-off	F0，cal off，TA8，256 码	SNR = 103.312675 dB；SNDR = 102.460815 dB	理想附加噪声条件的行为单点
1.2 GHz sample-kT/C on	同一对照条件，采样 kT/C 开启	SNR = 100.230239 dB；SNDR = 99.838312 dB；THD =-110.478597 dB	采样噪声影响真实输出，其他噪声尚未联合验收
零差分 DC	两 bank 各 8 个有效码，cal off	A = 524285；B = 524288	3 LSB20 bank 差；不是 DNL/INL
F1 调度	18/8/8/2，短 8 码	映射与孔径日历恢复通过	不构成频谱、线性或提速结论
F2 DEM	31 组 DAC1 DEM 短记录进展	原生短 8 映射检查进展	独立闭合和性能收益仍待验证

1.2 GHz 两臂共同条件为 Fs = 5 MS/s、Fin = 136.71875 kHz、相干 bin = 7、phase = 1.193 rad、-1 dBFS、256 码、sample ID4 至 259、seed = 20261020、TA = 8、A0 = 10000、T = 298.15 K、calibration off；sample-kT/C 使用独立 seed = 20261121。600 MHz 记录输入条件不同，不能将两条 SNDR 差值全部归因为 UGB 变化。




图 6. 实际 256 码采样 kT/C 开启/关闭频谱；行为单点，不属于保证指标

图中纵轴为相对于 1 V^2的频点功率，不是 dBc/Hz 噪声密度。noise-on 原始记录 SHA256 前缀为 ed764c3c，模型 SHA256 前缀为 74235e79；完整哈希、条件与来源以证据附件为准。

Copyright © 2026 SAR ADC Project

10.2 噪声余量与未覆盖项

该 noise-on 记录的基波功率 6.66330811609 V^2，等效信号 2.581338 Vrms。100 dB SNR 对应总输入等效噪声 25.813 μV rms，现有记录约 25.138 μV rms；在新增项与原误差独立且带宽不变时，剩余合计余量为 5.866 μV rms，约 0.751 LSB20。该计算只适用于该 SNR 定义，不替代 SINAD 预算。

该记录尚未开启 RA 放大/AZ 噪声及失调、比较器噪声/失调、参考附加噪声和有限恢复、非零采样抖动及孔径 skew；Rsource、Rref 为 0，slew/clip 为 Inf。有限采样开关和 RA A0/UGB 存在，但仅验证一个配置。0.230 dB SNR 余量不支持全电路鲁棒保证，不能把 5.866 μV rms 分别分配给多个模块。

10.3 数字和通道证据

公开 RX 的 256 个 D1/D2/DT 及标签经过 28 项 Q20/54 位参考重建，与捕获的 20 位整数输出逐位一致；双积分状态和三角权重亦进行了独立等价检查。示例 ID4、bank A、epoch1：D1 = 1906、D2 = 2903、DT = 171，输出 code20 = 969398。该向量必须与当次系数、增益、码表、极性和量程档案一起使用。

零输入记录中 A/B 最终码相差 3 LSB20，即 23.4375 μV。raw D2/DT 随 CAAZ 极性切换，而 bank 内最终码稳定。下一步按第 7.7 节检查四组状态、多电平及独立 holdout，再决定所需 bank 修正参数。该观察既不是非零 AZ 误差下的 CAAZ 收益证明，也不是静态全码域表征。

serializer 归档测试属于数字逻辑证据；27 项归档通过不能代替真实 EOC、CDC/RDC、250 MHz Pad、门级 STA、封装眼图或模拟性能签核。本版文档采用保存的数字证据，不声称完成新的硅测试。

10.4 参考资料及交付附件

- AD7961 数据手册：CP-32-7、引脚方向、外部参考和 echo-LVDS 配置。
- UG-581 评估板用户指南及 EVAL-AD7961FMCZ 原理图：外部 REF、供电、FDA 及 FMC 连接。
- Jin 等，连续时间二级与 tracking 参考：一级信息码、32 倍 RA、CT 二级和 TA 来源。
- PKU VLSI 2025 斩波辅助 AZ 演示文稿：共同 AZ 误差及换向机制；本器件残差端换向和 Ringamp 节点独立实现。
- 接口协议说明：EN、LVDS 帧、固定 N-2 和 VALID 规则。
- 重建参考函数、定点配置及独立算术检查：本章 28 项参考的实现依据。
- 噪声独立核验及零输入核验：公开 RX、配置、原始记录和源码来源绑定。

10.5 模块交付要求

模块	必须交付的实现输入	验收产物
A/B 采样/CDAC	有效电容口径、切换、tACQ、回踢、REF 电荷	统一样本模型、失配/泄漏/建立与 PVT
DT-SAR/coarse	信息码、物理码表、冗余、真实 EOC	全码域转换与噪声/延时报告
Ringamp/CAAZ	增益、负载、AZ 节点、复位、保持及 POL 开关	建立/噪声/记忆、四组对照、后仿
CT 二级/TA8	CINC、DAC2 码表/参考、replica、8 比较/7 更新	D2/DT 可重建性及最坏时序
FPGA	日历、码表、系数及定点范围	$SINC^2$、校准 holdout、逐位向量与恢复测试
外部模拟网络	IN/REF/VCM/电源动态负载和误差限	有限源阻抗的整网联合结果
IO/封装	Pad、LVDS 负载、pin/bond map 及寄生	CDC/RDC、STA、眼图、热和装配验证

开发顺序为统一码域/行为模型、模块规格、晶体管设计、顶层联合验证、版图后仿、IO/封装/PCB 和硅表征。每项结论标记实际证据阶段，不由上一级模型运行替代后一级验收。

Copyright © 2026 SAR ADC Project

11 修订记录

版本	日期	内容
Rev 0.5	2026-10-25	全文重写；明确 AD7961 引脚/电压兼容及逐脚连接；补齐主机重建、F0/F1/F2 边界、通道诊断、噪声/建立/外部负载验收；行为单点与产品目标分章列示。
Rev 0.4	2026-10-21	采用 TI 中文手册版式，重绘框图、LVDS、交织、AZ 和应用图。
Rev 0.3	2026-10-20	定义双 bank Pipe-SAR、CT 二级、TA8、CAAZ、32 位原码帧及 N-2 读出。

12 机械封装

封装设计输入为 AD7961 CP-32-7：32 引脚 LFCSP，名义本体 5 mm × 5 mm，0.50 mm 引脚间距，底部 EP33 标称 3.10 mm × 3.10 mm 并接地。下图为原厂机械外形参考，尺寸和公差以原图及封装服务确认结果为准。




Figure 38. 32-Lead Lead Frame Chip Scale Package [LFCSP_WQ]
5 mm × 5 mm Body, Very Very Thin Quad
(CP-32-7)
Dimensions shown in millimeters

图 7. AD7961 CP-32-7 机械外形参考

实际装片须检查 die 尺寸、pad ring、键合线数量和 bond map、EP 可焊性、寄生、PCB land pattern 及热阻。封装外形和引脚兼容是设计要求，尚不构成 die 可装配、量产或可靠性放行结果。

Copyright © 2026 SAR ADC Project