SAR20-5 20 位、5MSPS、交替采样 Pipe-SAR ADC

1 特性

- 20 位系统重建；连续 5MSPS 原始流
- 单通道、全差分输入
- 差分输入范围：±4.096V；共模 2.048V
- 10 位 DT-SAR；共享 32 倍 Ringamp
- 连续时间二级；8 次 tracking
- 斩波辅助 AZ：两次服务共享 AZ 状态
- 交流性能目标（100kHz、-1dBFS）：
  - SNR≥100dB；SINAD≥98dB
  - THD≤-105dBc
- 静态性能目标：
  - INL≤±4ppm FSR；无失码
- 单 lane LVDS 接口：250MHz 突发
  - 32 位 D1/D2/DT/VALID；固定 N-2 槽
- 5V/1.8V 电源；外部 4.096V 参考
- 32 引脚 LFCSP，5mm×5mm

2 应用

- 精密数据采集系统
- 实验室测量与仪器
- 宽带传感器接口

3 说明


SAR20-5 采用 A/B 交替采样前端和共享 Pipe-SAR 后端，支持 5MSPS 原始吞吐。32 倍 Ringamp 通过 CINC 连续驱动 CT 第二级，片内完成 8 次 tracking 及反馈；FPGA 完成 SINC^2、前景校准和 20 位重建。

器件以 250MHz 源同步 LVDS 输出 31 位物理判决码及 VALID，槽 N 输出样本 N-2。CAAZ 使用成对 AZ 保持和残差换向；原始 5MSPS 与可选 2.5MSPS 配对平均分别表征。

封装信息

器件型号	封装	封装尺寸
SAR20-5	CP-32-7（LFCSP，32）	5mm×5mm

设计规格。性能参数为待验证目标；目标 PDK、Pad 及封装特性按本手册实现条件确认。图中同名 REF、DAC1_CODE 与 WE 网络相连。



器件方框图

Copyright © 2026 SAR ADC Project

内容

1 特性 **1**

2 应用 **1**

3 说明 **1**

4 引脚配置和功能 **3**

5 规格 **4**

5.1 绝对最大额定值 4
5.2 建议工作条件 5
5.3 电气性能目标 5
5.4 架构与内部时限 6
5.5 噪声和建立误差分配 6

6 时序要求 **6**

6.1 源同步读数时序 6
6.2 转换与读出分离 7

7 详细说明 **8**

7.1 A/B 前端和交替采样 8
7.2 DT-SAR、共享 RA 和连续时间二级 8
7.3 量程、冗余和残差坐标 8
7.4 参考、电源和共模域 9
7.5 斩波辅助自动调零 9
7.6 片外 SINC^{2}和定点重建 10
7.7 前景校准和通道失配 11
7.8 F1 电容池与 F2 DEM 实验档 12

8 接口控制和数据格式 **12**

8.1 模式控制 12
8.2 原码帧 12
8.3 固定延迟和槽日历 13
8.4 中断和错误恢复 13

9 应用和实施 **13**

9.1 最少外部连接 13
9.2 输入驱动和采集负载 14
9.3 参考、VCM 和电源网络 14
9.4 LVDS 和 PCB 15
9.5 启动和评估板使用 15
9.6 产品验收 15

10 典型行为结果和技术资料 **15**

10.1 行为模型结果范围 15
10.2 噪声余量与未覆盖项 17
10.3 数字和通道证据 17
10.4 参考资料及交付附件 17
10.5 模块交付要求 17


11 修订记录 **18**

12 机械封装 **18**

Copyright © 2026 SAR ADC Project

4 引脚配置和功能

采用 32 个外围引脚及接地裸露焊盘 EP33。引脚编号、方向和电源域保留 AD7961 CP-32-7 配置；工作模式限定为外部 REF、REFIN 接地及 echo-LVDS。250 MHz、32 位帧和 N-2 日历由本器件定义。引脚兼容不表示原厂 FPGA 固件可直接使用。



32-LEAD LFCSP / CP-32-7

图 1. SAR20-5 引脚配置，顶视图

P ＝电源；G ＝地；AI ＝模拟输入；AO ＝模拟输出；DI ＝数字输入；DO ＝数字输出。

脚号	名称	类型	定义和连接
1	VDD1	P	5 V 模拟电源；与 19、20 脚同域，分别就近去耦
2	VDD2	P	1.8 V 模拟电源；与 18、25 脚同域
3	REFIN	AI	外部直驱 REF 模式接地；本版不使用片内参考倍增/预缓冲模式
4	EN0	DI	1.8 V 模式输入，EN[3:0] 最低位；正常模式为 0
5	EN1	DI	1.8 V 模式输入；正常模式为 1
6	EN2	DI	1.8 V 模式输入；正常为 0，接口测试模式为 1
7	EN3	DI	1.8 V 模式输入；1 使能 VCM 高阻分压输出，0 关闭该支路
8	CNV-	DI	差分采样命令负端；可选 CMOS CNV 配置接地
9	CNV+	DI	采样命令正端；上升沿定义输入采样时刻和采样槽
10	D-	DO	单 lane LVDS 数据负端；FPGA 接收端 100 Ω 差分终端
11	D+	DO	单 lane LVDS 数据正端；32 位 D1/D2/DT/VALID 原码帧

Copyright © 2026 SAR ADC Project

脚号	名称	类型	定义和连接
12	VIO	P	1.8 V 接口电源；供 EN 及 LVDS 收发域
13	GND	G	公共地；连接连续地平面
14	DCO-	DO	echo-LVDS 时钟负端；FPGA 接收端 100 Ω 终端
15	DCO+	DO	echo-LVDS 时钟正端；DCO+ 不得接地，不支持原厂接地选择 self-clock；DCO± 接 FPGA 差分输入
16	CLK-	DI	250 MHz 突发 LVDS 读数时钟负端；ADC 端 100 Ω 终端
17	CLK+	DI	250 MHz 突发 LVDS 读数时钟正端；数据于下降沿更新
18	VDD2	P	1.8 V 模拟电源；与 2、25 脚同域
19	VDD1	P	5 V 模拟电源；与 1、20 脚同域
20	VDD1	P	5 V 模拟电源；与 1、19 脚同域
21	VCM	AO	EN3 使能的 REF/2 高阻输出；不作核心共模输入
22	IN-	AI	全差分负输入；外部输入共模目标为 REF/2
23	IN+	AI	全差分正输入；差分量定义为 IN+-IN-
24	GND	G	公共地；连接连续地平面
25	VDD2	P	1.8 V 模拟电源；与 2、18 脚同域
26	REF_GND	G	参考回流；近端参考储能电容 Kelvin 返回
27	REF_GND	G	参考回流；与 26、28 脚低阻连接
28	REF_GND	G	参考回流；与 26、27 脚低阻连接
29	REF	AI	外部低噪声 4.096 V 参考输入；29 至 32 脚并联
30	REF	AI	外部参考输入；近端储能电容接 REF_GND
31	REF	AI	外部参考输入；不得接至 VDD2 或 VCM
32	REF	AI	外部参考输入；本版不作为片内参考 buffer 输出
33	EP/GND	G	底部裸露焊盘；接地平面并设置散热/接地过孔

同名电源脚全部连接。REF_GND 连接连续地平面，参考电容回流优先直接返回 26 至 28 脚。CNV± 和 CLK± 为输入，D± 和 DCO± 为输出。EN 和可选 CMOS CNV 使用 1.8 V 逻辑；不接受 3.3 V 或 5 V 逻辑直连。LVDS 端口共模、差分摆幅及 Pad 延时须按目标 IO 单元表征。

VCM21 为高阻 REF/2 模拟输出，目标输出电阻约 5.1 kΩ、静态误差 ±10 mV。核心共模约 0.9 V，由内部必要偏置生成，无外部 VCMIN 脚。DAC2 候选参考由 VDD2 安静内部支路形成；不占用或改写 VCM、电源、地和数字脚。若该方案不能满足噪声与建立要求，应先修订架构，不能隐式改变引脚。

5 规格

5.1 绝对最大额定值

绝对最大额定值取决于目标 PDK、5 V/1.8 V 器件、ESD 单元和封装。以下项目为 C，流片前须补齐并完成可靠性审查。

项目	发布状态
VDD1、VDD2、VIO 对地绝对最大电压	待工艺/Pad 可靠性确定
IN、REF、REFIN、VCM 端口最大电压和钳位电流	待开关、保护网络及 Pad 确定
EN、CNV、CLK 端口最大电压和注入电流	待 IO 单元确定
结温、存储温度和焊接条件	待工艺及封装服务确定
HBM、CDM 及引脚分组	待 ESD 设计和验证
θJA、θJC 和功耗降额	待组装、PCB 及热表征

AD7961 的额定值仅属于参考器件，不作为本器件的可靠性或安全工作保证。

Copyright © 2026 SAR ADC Project

5.2 建议工作条件

参数	最小值	标称值	最大值	单位	状态/条件
VDD1	4.75	5.00	5.25	V	T；脚 1、19、20
VDD2	1.71	1.80	1.89	V	T；脚 2、18、25
VIO	1.71	1.80	1.89	V	T；脚 12
REF	—	4.096	—	V	T；外部动态驱动，29 至 32 脚并联
REFIN	0	0	0	V	A；外部 REF 模式接地
差分输入	-4.096	—	+4.096	V	T；FSR = 8.192 V
输入共模	1.998	2.048	2.098	V	T；(IN+ + IN-)/2
连续采样周期	200	—	—	ns	A；5 MS/s
CNV 高电平宽度	10	—	120	ns	T；精确 Pad 条件待确认
表征温度	0	25	70	°C	T；25 °C 首测
参考容差、漂移和纹波	—	按系统预算分配	—	—	T；须满足第 9 章动态验收

差分输入范围与共模须同时满足。模拟输入驱动的单端摆幅、过驱保护和负载条件随前端电路冻结，不能仅凭差分范围推定保护额定值。

5.3 电气性能目标

共同条件：VDD1 = 5.0 V，VDD2 = VIO = 1.8 V，REF = 4.096 V；25 °C；F0 前端；5 MS/s 原始流；100 kHz、-1 dBFS 全差分正弦；外部 FDA、参考及供电网络纳入系统；片外前景校准后使用固定系数。校准前结果同时报告。除另有说明，主结果不跨样本平均。

参数	目标值	单位	状态/说明
连续原始吞吐率	5	MS/s	A；每 200 ns 接收一笔
差分满量程范围	8.192	V	T；±4.096 V
输出码宽	20	bit	A；片外偏移二进制重建
LSB20	7.8125	μV	量程/2^{20}计算值
理想量化噪声	2.255	μV rms	LSB/$\sqrt{12}$；不含模拟噪声
SNR	≥100	dB	T；100 kHz、-1 dBFS
SINAD	≥98	dB	T；100 kHz、-1 dBFS
THD	≤-105	dBc	T；100 kHz、-1 dBFS
SINAD 对应 ENOB	15.99	bit	由 98 dB 推导；不是 20 ENOB
扩展 SNR	≥96	dB	T；1 MHz、-1 dBFS，单独表征
扩展 SINAD	≥94	dB	T；1 MHz、-1 dBFS，单独表征
INL	≤±4	ppm FSR	T；约 ±4.19 LSB20
DNL	-0.99 至 +0.99	LSB20	T；无失码目标
芯片总功耗	≤25	mW	T；各电源轨电压 × 平均电流之和
VCM 输出	REF/2	V	T；EN3 = 1
VCM 输出电阻	约 5.1	kΩ	T；高阻分压候选
VCM 静态误差	±10	mV	T；明确负载后验收

SNR 排除谐波功率，SINAD 包括噪声和失真；ENOB = (SINAD-1.76)/6.02。主测、1 MHz 扩展、同带宽滤波及 2.5 MS/s 成对平均分别报告。25 mW 功耗目标采用连续 5 MS/s、每槽 250 MHz/32 位突发，D 和 DCO 分别驱动外部 100 Ω 差分负载的条件，以芯片三轨供电功率之和计量，包含 LVDS 驱动电流。不包括外部 FDA、参考驱动、VCM 可选 buffer 及稳压损耗；板级终端耗散单列，驱动供电已经包含的能量不得重复相加。

Copyright © 2026 SAR ADC Project

5.4 架构与内部时限

项目	规定值	状态/说明
工艺	180 nm 候选	T；尚未冻结 PDK 与器件选项
前端	F0 固定 A/B 两 bank	A；每 bank 复访 400 ns
DT-SAR	10 位信息，D1[10:0]	A；6 位 coarse 仅作辅助
Ringamp	32 V/V	T；单后端共享
CT 二级	11 位信息，D2[11:0]	A；CINC 连续耦合
级间冗余	2 位	T；量程交叠须联合验收
TA8	8 次比较、7 次反馈更新	A；DT[7:0]
共享后端服务窗口	≤180 ns	T；每 200 ns 必须释放并服务下一笔
整字提交截止	采样 CNV 后 ≤370 ns	T；N-2 读出前稳定
读槽 CNV 前 bundle 稳定时间	≥10 ns	T；整字，不按位分散更新
启动等待	10 ms 设计等待值	T；偏置/VCM 达到允许误差后采样

RA 规格以实际负载和比较时刻的输入等效误差为准。须覆盖反馈因子、残差范围、初始电荷、正反极性、有限增益、slew、限幅、过载恢复及历史样本记忆。行为参数 UGB 不直接等价于 Ringamp 晶体管级闭环带宽；不由单点 1.2 GHz 实验规定电路带宽。

5.5 噪声和建立误差分配

噪声预算使用同一输出带宽下的输入等效功率。独立项按方差相加，相关项计入协方差或输出频谱。必须同时登记每项的“已实现、实际开启、已扫描”状态；参数为 0、slew/clip 为 Inf 或参考为理想源不计入有效覆盖。

项目	必须纳入的模型与验收条件
采样网络	实际电容口径、开关噪声、kT/C、有限源阻抗、两 bank 采样窗
RA 与 AZ	放大噪声、存储 AZ 误差、写入建立、保持泄漏/噪声、注入和记忆
比较器	一级/二级比较器输入噪声、失调、再生时间和亚稳风险
参考与供电	参考噪声、码相关电荷抽取、有限恢复及电源纹波耦合
时钟	CNV 源抖动、接收器孔径噪声、A/B 固定 skew 和电源相关项
数字重建	系数量化、定点舍入、饱和及滤波归一化

内部候选设计中心为全主要非理想名义条件 SNR ≥103 dB，以支持 100 dB 产品目标的实现裕量；该设计中心尚未通过验证。早期百分比预算不视为当前模型的已闭合预算。第 10 章短记录剩余 5.866 μV rms 仅为尚未计入独立噪声的合计量，不能重复分配给各模块。

正弦孔径抖动的一阶限制为 SNRj ＝-20log10(2πfinσt)。若全部随机误差仅来自抖动，则 100 kHz/100 dB 对应 15.92 ps，1 MHz/96 dB 对应 2.52 ps；这些是宽松上限，实际分配必须更严。250 MHz 读数 CLK/DCO 的采集时序与 CNV 模拟孔径分开验收。

6 时序要求


6.1 源同步读数时序

CNV+ 每个上升沿建立一个 200 ns 采样槽。CLK± 由 FPGA 驱动，DCO± 回送 CLK，D± 于 CLK 下降沿更新；FPGA 于 DCO 上升沿接收。正常和测试模式的 LVDS 驱动器持续开启，槽间 CLK 保持低，D 保持逻辑 0。

事件	相对本槽 CNV 上升沿	要求
采样槽边界	0 ns	采样并推进内部 slot ID
前导 CLK 上升沿 R0	+8 ns	忽略，不属于 32 位 payload
首个数据下降沿	+10 ns	推出 W31

Copyright © 2026 SAR ADC Project

事件	相对本槽 CNV 上升沿	要求
有效采样上升沿	+12 至 +136 ns，每 4 ns	共 32 次，依次接收 W31 至 W0
最后 CLK 下降沿	+138 ns	帧结束，CLK 返回低电平
下槽前静默间隔	62 ns	从 +138 ns 至下个 CNV
外部帧延迟	固定 N-2 槽	slot k 对应 sample k-2
首次完整采集	首个 CNV 前 ≥200 ns	复位后 sample 0、bank A



NOT TO SCALE: only the idle interval is compressed at the break marks.

Nominal edge calendar; pad delay, skew and receiver setup/hold require characterization.

图 2. LVDS 串行读出时序。CLK 与 DCO 分轨绘制；DCO 绘出标称相位，Pad 延迟与偏斜待表征。CNV 高电平宽度仅示意，静默段断轴。

CNV 高电平可与首个 CLK 下降沿重叠。接收/发送状态不能以 CNV 电平门控或异步清零。表中采样时刻是逻辑协议基准；真实 Pad 传播、DCO/D 偏斜、板级 skew 及 FPGA setup/hold 由 IO 实现与时序约束确定，不意味着零延时。

6.2 转换与读出分离

N-2 为读出流水线延迟，不增加后端占用时间。共享 RA、CT 和 TA 每 200 ns 必须完成一笔并释放给下一样本。候选内部阶段如下，实际重叠和非重叠相位由模拟电路验证后冻结。

内部阶段	相对后端服务起点的候选区间	验收重点
coarse 辅助	0 至 30 ns	高位辅助码、比较器延时
一级精判决	30 至 55 ns	完整 D1、残差量程和 EOC
RA 开始放大	55 至 80 ns	32 倍建立、极性和负载
CT SAR2	80 至 140 ns	连续耦合、比较时刻和 replica
tracking	140 至 160 ns	20 ns 实验候选；10 ns 基线另行比较
原码配对提交	160 至 175 ns	D1/D2/DT 及标签整字一致
复位和守卫	剩余至 200 ns	下一服务初态；AZ 保持节点不被清除

上述时间分配为工程候选，不替代真实 decision/EOC。接口跨域必须证明整字稳定、握手/快照时限及 CDC/RDC；不能以互补时钟或固定延时推定模拟转换完成。

Copyright © 2026 SAR ADC Project

7 详细说明

SAR20-5 通过 A/B 两个前端采样/CDAC bank 延长采集时间，并共享一级判决、残差放大、CT 二级及 tracking 后端。每 200 ns 一个采样节拍：一组 bank 进入转换，另一组采集下一输入；同一 bank 每 400 ns 复访。首版采用固定 A/B 前端 F0，不依赖电容池调度或 DEM。

一级 DT-SAR 提供 10 位信息分辨率，6 位 coarse ADC 仅辅助高位判决。一级残差经 32 倍共享 Ringamp 放大，并通过 CINC 连续驱动 CT 二级；RA 后不设置额外离散采样保持。CT 二级为 11 位信息分辨率，保留级间冗余。TA8 在片内完成 8 次比较及 7 次反馈更新。

芯片将同一样本的 D1、D2、DT 及 VALID 封装为 32 位帧。FPGA 依据 CNV 采样槽恢复 sample_id、bank、AZ 配对和极性，执行帧内 $SINC^2$、位权/增益修正及 20 位偏移二进制格式化。20 位表示最终码宽；有效位数由 SINAD、带宽和测量条件决定。

内部保留采样开关、CDAC、比较器、6 位 coarse 辅助、SAR 控制、Ringamp、CINC、CT/TA、replica 回踢抵消、CAAZ 选择性复位、必要偏置、样本配对锁存和 LVDS 接口。精密参考及动态参考驱动、输入 FDA 和稳压器置于片外。首版不要求片内精密 LDO、带隙、输入 buffer 或后台 LMS。

7.1 A/B 前端和交替采样

F0 包含两组匹配采样/CDAC bank。sample_id 为偶数时使用 A，奇数时使用 B；每组名义采集时间 200 ns，有效 tACQ 须扣除非重叠、复位、路由及开关建立。两组 bank 每 400 ns 复访，后端每 200 ns 服务一次。模拟输入极性保持不变，CAAZ 换向发生在一级判决完成后的残差通路。

两 bank 共用码域、采样率和重建定义，样本绑定 sample_id、bank、pair_id、残差极性和 reset epoch。应量化 bank 切换引起的输入回踢、REF 抽取、RA 重接、CINC 初始电荷和 FDA 恢复。

参考电容图约为 1039×27 fF，约 28 pF；单端/差分、每半边/总量口径尚需由实际电路确认。若每 bank 按同一口径约 28 pF，两 bank 制备电容约 56 pF。该制备总电容不是输入引脚的等效采样电容，不可直接用于 FDA 负载计算。

7.2 DT-SAR、共享 RA 和连续时间二级

一级 10 位信息分辨率 DT-SAR 产生 11 位物理决策字段 D1。6 位 coarse 辅助只减少高位搜索负担，不能用一个 6 位量化器替代完整一级。D1 开关码表、冗余阈值和 EOC 随一级电路一并交付。

共享 Ringamp 目标增益 32 倍。RA 输出经 CINC 持续驱动 CT 二级，二级保持 11 位信息分辨率并输出 12 位决策字段 D2。DAC2 参考、电容比和 CINC 耦合共同决定残差码域，不能把 D1/D2 解释为普通两补码后直接相加。主/replica 路径用于抑制二级回踢，其幅度、延时和相位误差须随 bank 和 CAAZ 极性检查。

TA8 执行 8 次 tracking 判决和 7 次物理反馈更新，最后一次比较后不再增加第 8 次反馈。快速反馈留在片内；片外只恢复数字结果。8 次判决在当前 AZ 状态下完成，不为每次 tracking 重新采样 AZ 噪声。

7.3 量程、冗余和残差坐标

差分输入坐标为 vdiff = IN+-IN-，FSRin = 8.192 V。一级 10 位信息步长 $\Delta 1 = 8$ mV，经 32 倍 RA 后约 256 mV。候选 RA 端二级满量程 FSR2_RA = 1.024 V，量程比 FSR2_RA/(GRA • $\Delta 1$) = 4，对应 2 位交叠冗余。

二级 11 位步长折算至输入为 $(1.024\ V/2^{11})/32 = 15.625\ \mu V$，约为 19 位确定性步长。8 次 tracking 对白误差的理想平均上限为 9.03 dB，不能按 1.5 个独立信息位相加。产品 LSB20 = 7.8125 μV；20 位线性和无失码必须通过实际残差、码域及滤波验证。

重建关系为一级 DAC 估算与解调后的 CT 残差估算之和：

Copyright © 2026 SAR ADC Project

$$\hat{x}[n] = \hat{V}_{DAC1}(D_1[n]) + \frac{s[n]F_{CT}(D_2[n], D_T[n])}{\hat{G}}.$$

FCT 包含实际 DAC2 码权、CINC 比例、tracking 符号及归一化。未披露或未验证的电荷映射保留为模型假设，并用独立阈值/电荷关系验证。

7.4 参考、电源和共模域

REF29 至 32 由外部 4.096 V 低噪声源及动态驱动器供电，主要承担一级 CDAC 抽取电荷。REFIN3 接地。本版不集成用于外部参考倍增的精密 reference buffer。

VDD2 = 1.8 V 为模拟电源输入，候选安静内部支路为 DAC2 开关域提供参考。DAC2 有效量程通过 CINC/DAC2 电容比折算到 RA 输出。必须验证该支路的噪声、动态压降及数字切换隔离；4.096 V 不可直接连接 1.8 V 开关或低压器件。封装无独立 REF2 脚。

VCM21 输出 REF/2，EN3 控制。候选实现为匹配 10.2 kΩ/10.2 kΩ 分压及使能开关，对应 Thevenin 电阻约 5.1 kΩ 和分压支路电流约 REF/20.4 kΩ。该数值为本设计端口候选，不是对 AD7961 内部拓扑的声明。FDA 的 VOCM 负载超过允许误差时采用外部 buffer；约 0.9 V 核心共模由内部偏置提供。

7.5 斩波辅助自动调零

CAAZ 仅用于 SAR20-5。两笔相邻 RA 服务共用一份 AZ 状态：pair_id = floor(sample_id/2)，首笔 AZ_WRITE，次笔 AZ_HOLD，AZ 刷新周期 400 ns。每 200 ns 仍输出一个独立样本，不以跨样本平均实现主模式吞吐。

换向作用于包含输入信号和 DAC1 扣除项的完整差分残差。切换前隔离残差通路，选择正接/交叉接，清除信号残留，执行 AZ 写入或保持，再闭合残差通路；RA 保持负反馈。不得只反相输入信号，也不得以按位取反 D2/DT 替代模拟残差换向。

RST_SIG 每笔清除 RA/FIA 信号残留及 CT 初态，AZ_WRITE 单独控制 AZ 存储节点。RST_SIG 与 AZ_WRITE 独立；第二笔的信号复位不得释放所保持的 AZ 电荷。AZ 电容、局部 CMFB、输出节点、CRES 及选择性复位开关须按实际 Ringamp 逐节点核验，不能凭参考电路中的同名节点推定可保持。

sample_id mod 4	bank	pair 位置	残差极性 s	AZ 操作
0	A	first	+1	写入新 AZ 状态
1	B	second	-1	保持同一 AZ 状态
2	A	first	-1	写入新 AZ 状态
3	B	second	+1	保持同一 AZ 状态


[+1,-1,-1,+1] 使两个 bank 分别经历正、反残差极性，避免 bank 与单一极性固定绑定。复位清除 sample_id、bank、pair、极性和 az_valid；首有效样本为 ID0、A、pair0、s = +1。CAAZ 日历随 CNV 推进，和成功读取帧数无关。

AZ 保持模型应分别包含有限写入建立、泄漏系数、保持噪声、历史残差耦合及切换注入；RA 观测包含本次信号增益、共同 AZ 误差耦合及每次新生成的噪声。CAAZ 主要处理共同存储误差和相关低频项，不消除输入采样 kT/C、一级 DAC 失配、参考噪声或独立宽带 RA 噪声。

机理验收在相同虚拟芯片、输入、采样率和后处理下比较四组：逐样本 AZ/不换向、逐样本 AZ/换向、成对保持/不换向、成对保持/换向并解调。非零 AZ 误差和采样噪声独立注入；关闭非理想时，两笔不同输入仍须正确恢复。进一步扫描 AZ 建立、泄漏、注入、正反增益/延时、CINC 初态、replica 误差、RA 记忆及 CT 过载。数字端不得读取真实 AZ 状态作为补偿答案。

5 MS/s 原始流、同带宽滤波以及非重叠 2.5 MS/s 成对平均单独验收。成对平均改变频响与群延迟，不把其降噪结果标为 5 MS/s 全 Nyquist 性能。已知槽漏读只使当前槽和相关完整配对失效；剩余日历继续推进。跨 epoch 或样本对齐丢失时共同复位。

Copyright © 2026 SAR ADC Project



Control pulses show recurrence only; widths and phase offsets within each service are TBD.

One stored AZ state per pair; signal reset does not refresh the held AZ state.

图 3. AZ 状态保持与残差极性时序。

7.6 片外 SINC²和定点重建

DT[7] 对应本帧第 1 次 tracking 比较，DT[0] 对应第 8 次。令 b[k] = DT[8-k]，k = 1…8；双极性值 q[k] = 2b[k]-1。每帧开始令 I1 = I2 = 0，每次先执行 I1←I1 + q[k]，再执行 I2←I2 + I1；第 8 次更新后的 I2 为 S。

S = 8q[1] + 7q[2] +…+ q[8]。当前参考重建使用 S/8；1/8 为该 CT/TA 尺度下的归一化，不是将权重和归一为 1，不能改成 1/36。SINC²状态只在同一样本的 8 个 DT 判决内累计，不能跨帧串接或把 DT 解释为普通有符号 8 位数。

28 项名义系数的顺序如下，所有系数与所选物理/数字档案绑定：

系数索引	内容	电压坐标
1	一级常数项	输入折算
2 至 12	D1[10] 至 D1[0] 的 11 项权重	输入折算
13	CT 常数项	RA 输出折算
14 至 25	D2[11] 至 D2[0] 的 12 项权重	RA 输出折算
26、27	bank A、B 失调项	输入折算
28	tracking 比例项	RA 输出折算

参考实现先将 RA 坐标项除以公开估计增益 Gest，再换算为 20 位 count/V，系数保留 20 个小数位，使用 nearest-away-from-zero 量化。设量化后系数为 Q，b = 0/1 表示 A/B，s 为 CAAZ 极性，则 F0 无 dither 时：

Copyright © 2026 SAR ADC Project


$$A_Q = 8\left(Q_1 + \sum_{i=1}^{11} Q_{i+1} D1_i + Q_{26+b}\right) + 8s\left(Q_{13} + \sum_{j=1}^{12} Q_{13+j} D2_j\right) + sQ_{28}S.$$

D1_i 按 D1[10] 至 D1[0] 排列，D2_j 按 D2[11] 至 D2[0] 排列。当前参考使用 54 位有符号累加器，并检验各项绝对值之和 $\leq 2^{53}-1$；禁止依赖溢出回绕。最终输出为：

$$\text{code}_{20} = \text{clip}_{[0,\,2^{20}-1]}\left(\left\lfloor \frac{A_Q}{8 \cdot 2^{20}} + 2^{19} \right\rfloor\right).$$

系数量化与末级整数化是两层规则：前者 nearest-away-from-zero，后者 floor 后饱和。偏移二进制中点为 524288；软件有符号视图为 signed_code = code20-524288。该格式不改变芯片原码帧。

Q20、54 位和 28 项为已核对的主机参考实现，不要求搬入芯片。FPGA 可缩减位宽或采用等价流水线，但须证明系数范围、最坏累加上界、floor 及饱和与黄金向量逐位一致。主机交付包含系数表、码表、参考函数、原码/标签/输出向量及源码哈希；仅发布三组原码数值不能建立通用黄金答案。



FPGA / host reference arithmetic; D1 is not polarity-reversed.

S has no normalization in this diagram; the common denominator is applied once.

图 4. 片外重建数据流：槽日历、原码与固定系数到 20 位偏移二进制

7.7 前景校准和通道失配

首版校准在片外进行，冻结系数后采集。最小集合依次为公共 DAC 位权和共享 RA 增益、A/B 独立 offset；仅在多电平证据表明需要时增加 bank gain。LMS 可作为前景系数估计方法，不规定片内、后台或持续自适应 LMS。

Copyright © 2026 SAR ADC Project

已知 DC 参考可用于 offset 估计；gain 至少需要两个不同电平。DAC 位权识别需覆盖足够码型，检查训练矩阵秩与条件数。校准数据和独立 holdout 分离；验证端不得使用真实电容、真实模拟节点、预设噪声状态或未公开理想输入答案重建输出。

通道诊断按 bank×POL 四组统计零点、正负中等电平、近满量程和多频正弦误差。单个 DC 点的 bank 差值不能区分失调、位权、增益、动态建立和参考耦合，也不是 DNL/INL。原码随残差极性变化属于正常编码行为，验收同时检查原码字段和解调后的最终数值。

主机系数档案至少记录器件/模型标识、F0/F1/F2、采样率、REF、温度、码表、CAAZ 日历、系数格式/哈希、训练范围、holdout 范围及有效条件。物理档案、参考、时序或温度超出该范围时重新评估并校准；不静默沿用不匹配系数。

7.8 F1 电容池与 F2 DEM 实验档

档案	物理定义	适用范围
F0	固定 A/B 前端，共享后端	首版产品基线
F1	18 片物理 sDAC：8 采集、8 转换、2 备用	调度与匹配研究，尚无性能保证
F2	F1 加 31 组 DAC1 DEM	物理映射及失配分散实验

F1 的转换集合须来自上一采集样本 conv[n] = acq[n-1]；备用片在完成采集前不能参加转换。按与每 bank 相同的电容口径估算，18/8 池约 63 pF 制备总电容；不据此声明输入负载、面积、功耗或提速。

F2 必须真实改变物理电容/开关映射并计算相应电荷。标称电容下合法 DEM 映射保持 DAC 目标电压一致，不以最终码上叠加随机数代替 DEM。F1/F2 的短记录映射通过不代表 SNDR、SFDR、线性或吞吐率改善。

固定标称权重的 DEM 平均化与逐片精确位权重建分开处理。后者要求 FPGA 重现成员及映射。当前 32 位帧无调度元数据，优先采用芯片和 FPGA 一致的固定实现档案；须冻结 PRNG 算法/字宽/种子、初始排列、CNV 推进、复位、非法 EN/测试态、回绕与漏读规则。该状态合同未完成时 F1/F2 不进入首版，不增设 SPI、配置引脚或扩大帧。

可选 dither 同样须作用于真实一级残差/DAC 路径，并以相同 sample_id 及公开序列在数字端抵消；先验证二级量程余量。所有随机调度和失配对同一虚拟芯片固定可复现，不随成功读帧次数重新抽取。

8 接口控制和数据格式

8.1 模式控制

本器件无 SPI、CS、SDI、RESET_N、BUSY、BANK_OUT 和 OVR_OUT。EN[3:0] 选择正常、关闭/共同复位及接口测试。主机改变模式前停止 CNV 和 CLK，并经 0000 清除日历及流水线。

EN[3:0]	模式	行为
1010	正常采集	外部 REF、全速、VCM 使能；持续 LVDS 驱动
0000	关闭/共同复位	关闭输出，器件和主机共同清 slot、epoch 相关状态
0100	接口测试	固定 32'hA55A5AA5；帧中 VALID 位为 1
其他	未支持	关闭 LVDS 输出；恢复前经过 0000

EN0 为最低位、正常为 0；EN1 正常为 1；EN2 正常为 0、测试为 1；EN3 高电平使能 VCM。不能借用 EN3 作为 bank 或额外复位侧带。0000 清除器件移位、流水线、样本、bank、pair、极性和 az_valid；FPGA 同步清除相应日历、滤波及待配对状态。

8.2 原码帧

W[31:0] = {D1[10:0],D2[11:0],DT[7:0],VALID}，MSB-first。

Copyright © 2026 SAR ADC Project

字段	位位置	宽度	说明
D1	W[31:21]	11	一级物理决策；10 位信息分辨率
D2	W[20:9]	12	CT 二级物理决策；11 位信息分辨率
DT	W[8:1]	8	DT7 先比较、先传；DT0 最后
VALID	W[0]	1	本槽 N-2 样本记录完整、可重建

VALID ＝ 0 时其余 31 位全部忽略，不要求为 0。缺失、超时、未完成或被覆盖的样本在原定槽输出 VALID ＝ 0；不压缩空槽、不重放最近旧码、不排队补发。D1/D2/DT 必须来自同一样本，不能分别取最新字段组合。

8.3 固定延迟和槽日历

每个 CNV 上升沿推进 32 位内部 slot ID。slot k 固定输出 sample k-2：复位恢复后 slot0 和 slot1 的 VALID ＝ 0，slot2 对应 sample0、bank A。主机由自己产生的 CNV 计数恢复 sample_id、bank、pair 和极性，不能按成功读出的帧数计数。未读窗口须小于 2^{32} 个 CNV 槽；更长窗口前共同复位。

无新 CNV 的额外 CLK 仅回送 DCO，DATA 保持 0，不重新输出旧帧。正常/测试模式中 DCO 连续 echo 外部 CLK，DATA 空闲为逻辑 0；关闭模式下 LVDS 关闭。

8.4 中断和错误恢复

事件	主机处理	日历处理
已知 CNV 槽漏 CLK、帧中断或位数错误	当前槽置无效；丢弃相关不完整 AZ 配对	CNV/sample_id 继续推进，下一 CNV 重新开始帧
有效帧 VALID ＝ 0	忽略 payload，保持缺样位置	不压缩，不回退日历
CNV/slot 对齐丢失	停止采样，进入 0000 共同复位	从 sample0、A、pair0、正极性重启
位对齐不可恢复或 epoch 不一致	停采并共同复位	禁止跨 epoch 拼接/平均
超过允许的未读回绕窗口	共同复位后重启	不以模运算猜测历史样本


芯片帧只有 VALID，不提供 CRC。完整位数与已知槽对齐不能检出任意数据位翻转；板级眼图、采集约束和接口测试字承担链路调试，不能将其表述为数据完整性编码。

9 应用和实施

9.1 最少外部连接

基本系统由输入 FDA、外部 4.096 V 精密参考及动态驱动、5 V/1.8 V 电源、FPGA 和被动器件组成。若 FDA 的 VOCM 负载允许，可直接使用 VCM21；仅在负载、噪声或动态建立超限时增加外部 VCM buffer。

Copyright © 2026 SAR ADC Project



ADC supplies: VDD1 = 5 V; VDD2 / VIO = 1.8 V.

VCM: fit the buffer OR close JP1; qualify FDA VOCM loading and noise.

Connection diagram: FDA gain network, supply bypassing and LVDS terminations are omitted.

22 Ω / 47 pF are starting values; verify settling, kickback, noise and stability.

图 5. 典型应用连接：外部参考、输入驱动、可选 VCM 缓冲与源同步采集

IN± 每路 22 Ω 串联、47 pF 差分电容可作为评估起点，不能作为已验证 BOM。VCM 可选 buffer 与 JP1 旁路二选一，不能同时驱动同一节点。图为连接定义；FDA 增益网络、局部去耦和 LVDS 终端按实际原理图配置。

9.2 输入驱动和采集负载

前端交付必须给出每 bank 的有效采样电容及口径、采样窗、输入峰值/平均电流、最大回踢、电平/频率相关阻抗及允许源阻抗。不能以两 bank 或电容池的制备总电容代替引脚动态负载。

FDA 与实际 22 Ω/47 pF 候选网络联合验证满量程交替输入、近满幅正弦、bank 切换和过驱恢复。观察 ADC 采样时刻的差分/共模误差，而不只检查 FDA 开环带宽。驱动噪声、失真、输出摆幅和 VOCM 负载计入第 5 章预算。

9.3 参考、VCM 和电源网络

REF29 至 32 并联，近端储能电容短接 REF_GND26 至 28。参考模块交付每次转换抽取电荷、峰值电流、码相关频谱、近端电容/ESR/ESL 及允许纹波/噪声。使用真实动态驱动、回流及封装寄生验证恢复和稳定性；仅设置理想参考电压不能验收外部参考电路。

VCM 交付负载电流范围、静态/动态输出阻抗、噪声和启动时间。由目标 FDA 的 VOCM 输入电流和动态负载判断是否需要 buffer。VCM 不是给其他模拟电路供电的低阻源。

5 V 及 1.8 V 各轨分别交付平均/峰值电流、数字切换分量、纹波敏感度和去耦条件。VDD2 安静分支隔离 DAC2 参考与数字/开关电流；内部必要偏置不扩展为精密 LDO 系统。电源、参考和输入驱动采用有限源阻抗、有限 slew 及限幅联合验收，支持最少器件数量的外部实现。

Copyright © 2026 SAR ADC Project

9.4 LVDS 和 PCB

差分 CNV 和 CLK 在 ADC 接收端设置 100 Ω 终端；D 和 DCO 在 FPGA 接收端设置 100 Ω 终端。可选 CMOS CNV 模式将 CNV-接地，CNV+ 由 1.8 V 逻辑驱动，并移除 CNV± 之间的 100 Ω 差分终端。器件 Pad 的 CMOS/LVDS 模式能力须以目标 IO 验证。

使用连续地平面、短参考回流和 EP 多过孔接地。FPGA 按 DCO 源同步接收 D，以真实 Pad、封装和 PCB 传播形成 setup/hold、skew 及眼图预算。模拟 CNV 孔径抖动与数字 CLK/DCO 读数误差分开计量。

9.5 启动和评估板使用

1. CNV、CLK 保持低，EN ＝ 0000。

2. 稳定 VDD2/VIO 的 1.8 V，再稳定 VDD1 的 5 V；接通外部参考，最后使输入有效。最终电源时序与欠压/反灌条件随 Pad 保护方案冻结。

3. 置 EN ＝ 1010，以 10 ms 作为偏置/VCM 稳定等待目标；确认达到规定误差后采样，10 ms 不是实测上限。

4. 首个 CNV 前预留完整 200 ns 采集，从 sample0、bank A 开始；读取时丢弃 slot0/slot1。

5. EN ＝ 0100 测试 32’hA55A5AA5 后，停止 CNV/CLK，经 0000 共同复位，再恢复正常采样。

EVAL-AD7961FMCZ 可用于参考电源、外部 REF、FDA、VCM、FMC 及差分布线。连接本器件前检查 REFIN 接地、REF4.096 V、EN1010 和 echo 配置。FPGA 须改为 250 MHz、32 位帧及 N-2 日历，并安装匹配系数/码表；原厂 HDL 和 PC 软件不构成本器件支持软件。

9.6 产品验收

验收项	必须提供的条件与结果
动态档案	Fs、Fin/相干 bin、幅度、相位、N、seed、温度、UGB/A0、F 档、校准及全部非理想开关
建立误差	同一虚拟芯片、相同输入/时序/重建下扫描 600/800/1000/1200 MHz 候选，再检查增益、负载及相位扰动
噪声联合	实现/开启/扫描三态矩阵；RA、CMP、REF、jitter 及有限外部网络联合开启；相关项有模型
校准	训练可辨识性、固定系数、独立 holdout；校准前后分列，不读取模拟真值
通道诊断	bank×POL 四组，多 DC 电平、多幅度和多频率；区分 offset、gain 和动态误差
静态线性	先局部跃迁/关键码段，再全量或明示覆盖范围；报告方法、噪声和置信度
CAAZ	四组公平对照、非零 AZ 误差及 kT/C 独立注入；5 MS/s 与 2.5 MS/s 结果分开
数字链	原码 →serializer→Pad/封装 →FPGA RX→ 固定点重建；黄金向量、溢出、floor、饱和及错误恢复
PVT 与物理	首测 25 °C 后覆盖温度/电源；分别提交晶体管、后仿、CDC/RDC、STA、Pad 及封装证据

20 位包含 1048576 个输出码。短 DC 记录不能拟合为全码域 DNL/INL；256 码频谱属于短记录。长记录长度、seed 数量和静态覆盖率按置信度和测试时间确定，并在结果中明确。不同频率、相位、噪声或电路档案之间不进行单参数因果归因。

10 典型行为结果和技术资料

10.1 行为模型结果范围

本章记录已完成的公开 RX 及短记录核验，作为后续设计输入，不属于硅实测、工艺典型值或电气保证。功耗、面积、全 PVT、实际 Pad 和封装未由这些记录证明。

Copyright © 2026 SAR ADC Project

记录	保存条件	已观察结果	可支持的结论
默认基线	600 MHz UGB，固定 A/B，噪声/校准关闭，256 码	SNDR = 90.687865 dB	该基线未满足 98 dB 目标
1.2 GHz noise-off	F0，cal off，TA8，256 码	SNR = 103.312675 dB；SNDR = 102.460815 dB	理想附加噪声条件的行为单点
1.2 GHz sample-kT/C on	同一对照条件，采样 kT/C 开启	SNR = 100.230239 dB；SNDR = 99.838312 dB；THD =-110.478597 dB	采样噪声影响真实输出，其他噪声尚未联合验收
零差分 DC	两 bank 各 8 个有效码，cal off	A = 524285；B = 524288	3 LSB20 bank 差；不是 DNL/INL
F1 调度	18/8/8/2，短 8 码	映射与孔径日历恢复通过	不构成频谱、线性或提速结论
F2 DEM	31 组 DAC1 DEM 短记录进展	原生短 8 映射检查进展	独立闭合和性能收益仍待验证

1.2 GHz 两臂共同条件为 Fs = 5 MS/s、Fin = 136.71875 kHz、相干 bin = 7、phase = 1.193 rad、-1 dBFS、256 码、sample ID4 至 259、seed = 20261020、TA = 8、A0 = 10000、T = 298.15 K、calibration off；sample-kT/C 使用独立 seed = 20261121。600 MHz 记录输入条件不同，不能将两条 SNDR 差值全部归因为 UGB 变化。




图 6. 实际 256 码采样 kT/C 开启/关闭频谱；行为单点，不属于保证指标

图中纵轴为相对于 1 V^2的频点功率，不是 dBc/Hz 噪声密度。noise-on 原始记录 SHA256 前缀为 ed764c3c，模型 SHA256 前缀为 74235e79；完整哈希、条件与来源以证据附件为准。

Copyright © 2026 SAR ADC Project

10.2 噪声余量与未覆盖项

该 noise-on 记录的基波功率 6.66330811609 V^2，等效信号 2.581338 Vrms。100 dB SNR 对应总输入等效噪声 25.813 μV rms，现有记录约 25.138 μV rms；在新增项与原误差独立且带宽不变时，剩余合计余量为 5.866 μV rms，约 0.751 LSB20。该计算只适用于该 SNR 定义，不替代 SINAD 预算。

该记录尚未开启 RA 放大/AZ 噪声及失调、比较器噪声/失调、参考附加噪声和有限恢复、非零采样抖动及孔径 skew；Rsource、Rref 为 0，slew/clip 为 Inf。有限采样开关和 RA A0/UGB 存在，但仅验证一个配置。0.230 dB SNR 余量不支持全电路鲁棒保证，不能把 5.866 μV rms 分别分配给多个模块。

10.3 数字和通道证据

公开 RX 的 256 个 D1/D2/DT 及标签经过 28 项 Q20/54 位参考重建，与捕获的 20 位整数输出逐位一致；双积分状态和三角权重亦进行了独立等价检查。示例 ID4、bank A、epoch1：D1 = 1906、D2 = 2903、DT = 171，输出 code20 = 969398。该向量必须与当次系数、增益、码表、极性和量程档案一起使用。

零输入记录中 A/B 最终码相差 3 LSB20，即 23.4375 μV。raw D2/DT 随 CAAZ 极性切换，而 bank 内最终码稳定。下一步按第 7.7 节检查四组状态、多电平及独立 holdout，再决定所需 bank 修正参数。该观察既不是非零 AZ 误差下的 CAAZ 收益证明，也不是静态全码域表征。

serializer 归档测试属于数字逻辑证据；27 项归档通过不能代替真实 EOC、CDC/RDC、250 MHz Pad、门级 STA、封装眼图或模拟性能签核。本版文档采用保存的数字证据，不声称完成新的硅测试。

10.4 参考资料及交付附件

- AD7961 数据手册：CP-32-7、引脚方向、外部参考和 echo-LVDS 配置。
- UG-581 评估板用户指南及 EVAL-AD7961FMCZ 原理图：外部 REF、供电、FDA 及 FMC 连接。
- Jin 等，连续时间二级与 tracking 参考：一级信息码、32 倍 RA、CT 二级和 TA 来源。
- PKU VLSI 2025 斩波辅助 AZ 演示文稿：共同 AZ 误差及换向机制；本器件残差端换向和 Ringamp 节点独立实现。
- 接口协议说明：EN、LVDS 帧、固定 N-2 和 VALID 规则。
- 重建参考函数、定点配置及独立算术检查：本章 28 项参考的实现依据。
- 噪声独立核验及零输入核验：公开 RX、配置、原始记录和源码来源绑定。

10.5 模块交付要求

模块	必须交付的实现输入	验收产物
A/B 采样/CDAC	有效电容口径、切换、tACQ、回踢、REF 电荷	统一样本模型、失配/泄漏/建立与 PVT
DT-SAR/coarse	信息码、物理码表、冗余、真实 EOC	全码域转换与噪声/延时报告
Ringamp/CAAZ	增益、负载、AZ 节点、复位、保持及 POL 开关	建立/噪声/记忆、四组对照、后仿
CT 二级/TA8	CINC、DAC2 码表/参考、replica、8 比较/7 更新	D2/DT 可重建性及最坏时序
FPGA	日历、码表、系数及定点范围	SINC^2、校准 holdout、逐位向量与恢复测试
外部模拟网络	IN/REF/VCM/电源动态负载和误差限	有限源阻抗的整网联合结果
IO/封装	Pad、LVDS 负载、pin/bond map 及寄生	CDC/RDC、STA、眼图、热和装配验证

开发顺序为统一码域/行为模型、模块规格、晶体管设计、顶层联合验证、版图后仿、IO/封装/PCB 和硅表征。每项结论标记实际证据阶段，不由上一级模型运行替代后一级验收。

Copyright © 2026 SAR ADC Project

11 修订记录

版本	日期	内容
Rev 0.5	2026-10-25	全文重写；明确 AD7961 引脚/电压兼容及逐脚连接；补齐主机重建、F0/F1/F2 边界、通道诊断、噪声/建立/外部负载验收；行为单点与产品目标分章列示。
Rev 0.4	2026-10-21	采用 TI 中文手册版式，重绘框图、LVDS、交织、AZ 和应用图。
Rev 0.3	2026-10-20	定义双 bank Pipe-SAR、CT 二级、TA8、CAAZ、32 位原码帧及 N-2 读出。

12 机械封装

封装设计输入为 AD7961 CP-32-7：32 引脚 LFCSP，名义本体 5 mm × 5 mm，0.50 mm 引脚间距，底部 EP33 标称 3.10 mm × 3.10 mm 并接地。下图为原厂机械外形参考，尺寸和公差以原图及封装服务确认结果为准。




Figure 38. 32-Lead Lead Frame Chip Scale Package [LFCSP_WQ]
5 mm × 5 mm Body, Very Very Thin Quad
(CP-32-7)
Dimensions shown in millimeters

图 7. AD7961 CP-32-7 机械外形参考

实际装片须检查 die 尺寸、pad ring、键合线数量和 bond map、EP 可焊性、寄生、PCB land pattern 及热阻。封装外形和引脚兼容是设计要求，尚不构成 die 可装配、量产或可靠性放行结果。

Copyright © 2026 SAR ADC Project