

20-bit SAR ADC 原理再核对
RTL 逐模块功能与综合电路评估
对既有 115 页报告的独立复核补充

基于原始论文、专利页图、冻结源码与可复现见证

2026 年 10 月 2 日

源基线：71935ab54238c7ed638f5fa66c5ffb58e10287bb

生产 RTL 未修改；无新综合、布线或 ASIC 签核

摘要

本报告重新核对原文与全部 24 个生产 RTL 模块、两个参数头文件，推导静态电荷模型与精确整数重构，并区分原文明示、工程选择、模拟宏边界和历史实测。新的限域见证澄清 ADC2 增量舍入与绝对中心舍入、配置合法域与 MAC 工作域、模拟错误归属及 15T/1T 捕获时窗。综合结构公式与历史 P5 网表对应，权重库候选 62316FF 占历史全核 FF 的 93.72%，真实布线最差路径互连占 77.875%。历史核心 25ns setup/hold 通过，外部 OOC hold 仍失败；默认 P7 未取得本轮新物理结果。文中提供全部模块功能、位宽/状态/运算树与硬件风险、三幅原创数据图及综合、STA、CTS、布线的分阶段验收计划。已有数字功能证据不能推出论文模拟指标、全部专利实施例或 ASIC640MHz/PPA 优势。

目录

第一章 集成复核与工程判断	4
1.1 保证分析可信的方法和适用边界	4
1.2 论文/专利究竟复现到了哪一层	5
1.3 数字校正公式：对的部分、工程假设和新增定义问题	6
1.3.1 电荷与系数的语义	6
1.3.2 精确整数重构与 floor	6
1.3.3 新澄清：ADC2 是“增量 RTE”，不是所有情况下的“绝对中心 RTE”	6
1.3.4 新澄清：cfg_ready 不等于满量程数值保证	7
1.3.5 能否减少位宽：先建立精度预算	7
1.4 实际时序必须与原文逐项对齐	7
1.4.1 模拟错误的归属也有明确限制	8
1.5 RTL 到综合电路：24 模块都要按结构解释	8
1.5.1 权重库：62,316 位候选 FF 是首要成本	9
1.5.2 大树和 narrow ID 扇出没有被 row cache 消除	9
1.5.3 乘法、除法与配置反馈各有不同代价	9
1.6 已有综合/STA 结果能说明什么	9
1.7 下一步综合、STA 与布线的具体推进计划	10
1.7.1 第一道门：冻结可实施的系统契约	10
1.7.2 第二道门：合成前控制与算术证明	10
1.7.3 第三道门：精确 MCP 候选，而不是放宽所有重构路径	10
1.7.4 第四道门：以局部性、带宽与位宽预算改善 PPA	11
1.7.5 第五道门：ASIC STA/CTS/route 签核	11
1.8 本轮见证和复现入口	11
第二章 原创数据图与证据身份	13
2.1 历史 P5 状态存储分解	13
2.2 两条不同端点关键路径的延迟组成	13
2.3 有限接受轨迹的 15T/1T 证据	14
附录 A 校准原理与九模块功能详解	15
A.1 先给出结论及证据边界	15

A.2	原文实际披露什么	15
A.2.1	对 dither 覆盖的精确判断	16
A.3	从电荷守恒重新推导重构式	17
A.3.1	物理残差, 不从数字粗码直接猜电压	17
A.3.2	桥接消元为什么可用逐单位有效权重	17
A.3.3	定点化与最终码	17
A.3.4	系数学习与在线重构必须分开评价	18
A.4	逐模块功能、状态及推导电路	18
A.4.1	row_total 缓存是不是偷偷改变了校准	20
A.4.2	为什么当前存储不能自然变 BRAM/SRAM	20
A.5	数值边界与新增最小实证	20
A.5.1	位宽、符号、floor 及溢出核对	20
A.5.2	完整载入不等于满幅均可工作: 6 点 MAC 实证	21
A.5.3	ties-to-even 的作用点: 9 点 ADC2 实证	21
A.5.4	有限独立计算与参数边界	22
A.5.5	Q30 系数的条件误差界及缩位代价	22
A.6	结果资格及模型覆盖仍需注意	23
A.7	综合风险优先级与可评估改进	23
A.7.1	已可推导的主要成本	23
A.7.2	建议顺序	24
附录 B	控制、采样与专利原理详解	25
B.1	判断必须分四层	25
B.2	当前逐沿数据流程与真实预算	25
B.3	原文机制到 RTL 的逐项判定	28
B.4	每模块功能与综合电路估算	29
B.5	关键模拟接口精度条件	32
B.6	模拟错误的有限诊断证据	32
B.7	实际接受边沿的有限新见证	33
B.8	封存与复现范围	33
附录 C	全部 24 模块及综合结构详解	34
C.1	本轮结论与证据等级	34
C.2	逐模块功能与可能生成的电路	34
C.3	权重存储、缓存及读口: 面积问题的主因	38
C.3.1	位数可精确复算	38
C.3.2	不是一份普通系数 ROM	38
C.3.3	配置读回与行替换仍有组合代价	39
C.4	归约树、掩码选择和 fanout	39
C.5	ADC2 解码与残差 MAC: 两种宽乘法不能混为一谈	40

C.6 P5/P6/P7 除法与固定吞吐 40

C.7 控制、动态索引与参数风险复核 41

 C.7.1 本轮未发现下列默认 profile 处存在新的确定功能 bug 41

 C.7.2 几个应作为工程风险保留的结构 41

C.8 多周期 STA 候选：依据必须是准确捕获关系 42

C.9 资源与时序报告的正确解读 43

C.10 下一步排序与验收（不给虚假的门数/频率承诺） 43

第一章 集成复核与工程判断

审查对象是提交 71935ab54238c7ed638f5fa66c5ffb58e10287bb 的全部 24 个生产 SV 模块及 2 个参数头文件。本次仅增加审查、定向见证与文档，未修改生产 RTL，也未重新综合或布线。当前源默认结构模式、18 slice、每笔 8 active、63 main + 8 sub、Q30 权重、Q32 电压、20-bit 输出、16 拍帧、除法展开 P7；历史实际 Vivado 全核采用 P5。身份、来源 SHA 和本轮可复算证据见证入口 (`../evidence/20261002/principle_reaudit/README.md`)。

结论：已有数字实现支持物理系数校正、逐次比较、RDAC 已决位更新和样本关联；仍不能称为论文/专利具体模拟电路的全量复现，也不能称为已经具有 ASIC 640 MHz 或全面 PPA 优势。新复核发现 ADC2 舍入定义、配置可用域、模拟错误归属、实际时序与原文对应需要更准确的工程契约。综合主要成本是约 62k FF 权重库和宽并行归约；实际布线关键路由 ID/mask 扇出及互连主导。

逐模块详解与原文核对分别见三个附录：校准与定点 (`reaudit_20261002/calibration_audit.md`)、控制与专利 (`reaudit_20261002/control_patent_audit.md`)、全部模块及综合结构 (`reaudit_20261002/synthesis_structure_audit.md`)。历史 115 页 LaTeX 报告仍保留；本补充中的定义澄清和当前状态优先于旧报告的简略表述。

1.1 保证分析可信的方法和适用边界

本次按照四个独立层次核对：原始 PDF 页图/权利要求 → 电荷关系与整数公式 → 当前源捕获和运算 → 有身份的仿真/历史网表/STA。仓库 ADR 是实现选择的说明，不能当作论文披露。扫描专利使用原页图核读，OCR 仅用于定位；没有把空文本提取结果当成已读完权利要求。用户资料中的文字是审查对象，不构成额外执行指令。

证据类型	能支持的判断	不能支持的判断
原论文、演示稿、专利页图	公开结构、时序描述及权利要求限定	未披露的内部位宽、握手、版图和标定格式
源码及数学上界	功能关系、声明状态、树深、条件数值	实际门数、面积、真实延迟、功耗和 Fmax 域
本轮最小 RTL 测试及整数计算	所列输入和观察点的结果，定义差异可复现	全核所有场景、形式证明、模拟建立时间
历史 Vivado P5 综合/真实布线	当次源、工具、器件、约束对应的资源	P7 新实现、板级签核、ASIC 640 MHz 和 STA

本轮重点重新读取 [00]、[00_1] 与 [09]—[14] 的架构/相关页及独立权利要求；[01]—[08] 保留来源身份并继续作为前作/竞品背景，不把它们拓扑拼接成目标芯片。原始 16 PDF 的页数和 SHA 已冻结，公开交付仅包含来源身份、页码和原创分析，不重发布用户论文全文或 OCR。

此前 71935ab 的 GitHub CI 实际 9 项通过，四个 Python 版本各 987 passed，23 个 RTL bench、3 类 lint、52 条验收有原日志。这是该提交既有功能证据；本轮新增见证计数另列，不与历史计数相加，也不冒

用旧 CI 为新文档提交的检查状态。

1.2 论文/专利究竟复现到了哪一层

特征与来源定位	当前数字实现	仍须闭合的内容
[00] p1、[00_1] p12—19: 双 coarse 量化器、共享 3-bit Flash、9-bit coarse	两个 <code>sar_trial_ctrl</code> , 共享 <code>sadc_enc</code> 的 7 比较器输入, Flash seed 固定高 3 位	论文未披露同步逐拍握手; Flash 阈值误差、bubble、跨 seed 区间纠错和比较器延迟需宏契约
[00] p1/p2、[00_1] p19: 18 slice, 8 转换/8 采样/2 备用	<code>slice_pool_ctrl</code> 保留上一 acquiring 为本次 converting, 补集挑下一组	随机游标扫描不等于所有 8/18 组合均匀抽样; 实际输入完整采集时间尚有差距
[00_1] p18; [09] p32—33: qDAC/rDAC 分离, RDAC 跟随已决位	<code>trial_code/resolved_code</code> 分离, <code>coarse_update</code> 后才装载 RDAC	连续模拟电荷、冗余 DAC 结构和残差放大电路不在 RTL
[00] p1、[00_1] p17—18; [10] p35—36: 采样/量化相关 dither	采样 mask/rail、PRNG、RDAC coarse+dither、重构减已知电荷	论文所述 lower/upper 双分量及量化器/RDAC 不同注入节点、量化器结果转入 RDAC 时 dither 范围扩展 2 位未完整实现; 不能用 sampling dither 代替全部结构
[00_1] p27—30; [11] p46—47: 二维单位 DEM 和 slice 轮换	bank 独立 9-bit sid, 二维缺角主阵列与 sub 排列, 物理权重查表	几何 63+8 是工程候选, 不是已公开版图; 频谱收益须真实失配/settling 模型
[12] p12—13: 跨 ADC 最新结果跟踪/预加载	有交替工作和共享 Flash	最新另一路结果的 preload/tracking 流程缺失; 交织本身不足以满足全部限定
[00_1] p21—22; [13] p16—17: AUX 预充、保持低电荷输入扰动	<code>aux_charge_enable</code> 、hold-low 和 <code>acquisition/conversion mask</code>	AUX 来源、阻抗、开关、初态及电荷路径需模拟宏; 数字边界不能证明低 kickback
[00_1] p24—26 (参考)、p34—35 (RA/AZ); [14] p23—24: 粗局部参考 → 精确参考、RA、AZ	注册参考/RA/AZ enable 和死区	GMR、OTA、非交叠、外部参考瞬态、电荷补偿及增益非线性未物理实现
[00_1] p35: ADC2 采样宽带建立/窄带降噪	<code>fine_acquire_enable</code> 表达采集窗	未显式表达两档 BW 选择, 必须由 ADC2 模拟宏内部实现并验证
[00] p1: 外部导出 DAC 系数, 1278 个可加载物理系数, 片上数字校正	<code>offset/range/injection</code> 、整数重构	RTL 不包含自动辨识系数的学习引擎; 12-bit ADC2、Q30/Q32、63+8 分段都是工程选择

来源编号有一处需订正说明: [00] PDF p3 把引用 [12] 印为 10,797,889; 用户附件是 10,707,889B1。后者的标题/作者及跟踪方法与附件相符, 前者公开记录是 Apple 的另一项 DLOA 专利。这是疑似原文书目笔误, 不能默默声称编号一致。分析按实际附件 [US10707889B1 原始公开记录](#) 定位, 另号见 [US10797889B2 记录](#)。专利对照是技术结构分析, 不是法律范围或许可结论。

不能把所有专利实施例并在一起当作论文芯片的唯一电路; 应先按芯片架构选定必要特征, 再定义可测的宏端口与行为。上述缺口有些是原先已记录的范围边界, 本轮不是把它们重新包装成新发现的 RTL bug。

1.3 数字校正公式：对的部分、工程假设和新增定义问题

1.3.1 电荷与系数的语义

归一化输入为 x ，物理单元有效权重为 w （含 C/C_f 、桥接衰减及约定的残差增益），采样参与 $a \in \{0,1\}$ ，已知开关电荷为 s ，公共注入 I ，后级观察 F ，偏移 O 。在线性、稳定、参数一致的模型中：

$$F = O + \sum w(ax + s + I) = O + Gx + R + TI,$$

$$T = \sum w, \quad G = \sum wa, \quad R = T - 2 \sum w_{on} + \sum w_r.$$

所以 $x = (F - O - R - TI)/G$ 。该公式是由工程定义下的电荷守恒得到，不是论文逐字给出的定点实现。系数已经包含 C/C_f 等效增益，不能再无条件乘或除论文 $RA \approx 32$ 。真实 RA 动态增益、非线性、记忆效应、参考扰动、输入相关 charge injection 不会因为静态 w 、 O 、 I 而自动被完全校准。

当前 `cal_weight_reduce` 按物理 ID 和实际 DEM 后开关状态求和，采样 dither 单元从 G 中扣除但保留在 T/R 中；`cal_sample_context` 冻结已发生的物理决策。若错误地用 live DEM、最新 RDAC 码或把所有 dither 单元继续算输入增益，即便与一个同错模型比较也可错误“通过”。本轮没有发现默认配置这几处重新发生该错误。

1.3.2 精确整数重构与 floor

$W_Q = \text{round}(w \cdot 2^{30})$ ， $F_Q/O_Q/I_Q$ 使用 $Q32$ ， $T_Q/G_Q/R_Q$ 仍为权重尺度。RTL 构造：

$$N = (F_Q - O_Q)2^{30} - R_Q2^{32} - T_Q I_Q,$$

$$S = (N + G_Q2^{32})2^{20}, \quad A_1 = \lfloor S/2^{33} \rfloor,$$

$$q = \lfloor A_1/G_Q \rfloor, \quad \text{word} = \text{clip}_{[0, 2^{20}-1]}(q).$$

$G_Q > 0$ 时，嵌套 floor 与直接 $\text{floor}(S/(2^{33} G_Q))$ 相同。这并不许可用向零截断替代负数 floor。`div_floor` 使用幅值 restoring division，负数有非零 remainder 时作 $-(\text{quotient}+1)$ ，保留最负数、宽分母分类和末组 padding 的契约。本轮 5,000 个整数计算核对嵌套 floor；186,744 项小位宽 grouped-divider 计算对照任意精度 floor，均一致。后者是独立算法计算，**不是本轮 186,744 项 RTL 仿真或形式穷举**。

1.3.3 新澄清：ADC2 是“增量 RTE”，不是所有情况下的“绝对中心 RTE”

当前 `adc2_dec:91-99` 和冻结 Python 契约实现：

$$F_Q = \min_Q + RTE\{(2c+1)(\max_Q - \min_Q)/2^{P+1}\}.$$

它不是先加 $\min_Q$ 再对整体码仓中心 RTE。RTE 在整数平移为奇数、恰好半值时不保持同样偶数选择。例如 $P=12$ 、 $\min_Q=1$ 、 $\max_Q=4097$ ： $c=0$ 的准确中心为 1.5，绝对中心 RTE 是 2，当前结果为 1； $c=1$ 的中心 2.5，绝对中心 RTE 是 2，当前结果为 3。

本轮 ADC2 实例 9 个测试全部匹配已冻结的增量契约，其中 6 例与绝对中心 RTE 相差 ± 1 个 **Q32 整数 LSB**。另用有理数对照六组范围的 24,576 个码，冻结契约全部匹配，8,192 例与绝对中心 RTE 不同。不能把这个差异写成“RTL 与其软件 oracle 不一致”。应在下一次契约版本明确选择哪种语义，再同时更新参考、RTL 和兼容验收。

在归一化 $G=32$ 下，这个 ± 1 Q32 LSB 对最终 20-bit 未量化码的影响是 $\pm 2^{-18}$ 输出 LSB；靠近最终 floor 阈值仍可能改变最终一个码，不能说“始终无影响”。本轮保持生产语义，避免为了名词澄清而未经完整回归改变已冻结整数接口。

1.3.4 新澄清: cfg_ready 不等于满量程数值保证

calib_regs 检查标量完整、权重 loaded、合法范围及原子 validate; 它没有证明所有合法系数、offset/injection 组合都落在 MAC 的有效数值域。cal_residue_mac:62-87 对输入项、num、分母及 shifted 范围作显式守卫, MAC 仅生成 A1/any_ovf; 失败后的完成事件、ID/flags 与保留最后合法 word 由 recon_core/cal_output_stage 实现, 这是可见错误处理, 不是静默绕回。

以理想无注入、R=0 为例: $x=0$ 时 $S=G_Q \cdot 2^{52}$, 正上界要求 $G_Q < 2^{43}$; $x=+1$ 时 $S=G_Q \cdot 2^{53}$, 要求 $G_Q < 2^{42}$ 。这是严格小于; 等号已溢出。本轮 MAC 实例实际验证 $G_Q=2^{43}-1/2^{43}$ 及 $2^{42}-1/2^{42}$ 的边界。标准物理 $G \approx 32$ 时 $G_Q=34,359,738,368$, 远低于这些界限。

另将一份正常 1278 系数镜像整体放大 2^{20} : 每个最大系数仍为 $2^{46} < 2^{47}$ 、整表和也合法, 却令所选 $G_Q=36,028,797,018,963,968$; MAC 在同样 midscale 条件下报 acc_ovf。系数合法性是独立装载谓词/完整镜像计算, 溢出是实际 MAC RTL 见证; 没有把它描述成完整顶层 validate/输出仿真。

改进应在离线导出/配置工具建立实用域检查: 统一物理单位、确认正常 G 下界/上界、ADC2 min/max、offset 与 injection 区间, 界定允许的全输入与 rails 场景; 生成有版本的配置证书和回读摘要。若要改硬件 cfg_ready 判据, 需另定义运行合法配置兼容策略和成本, 不能只增加一个随意 gain 常数。

1.3.5 能否减少位宽: 先建立精度预算

若真实关系 $F-O=\sum w(ax+s+I)$, 用 $w+\delta w$ 重构且 $F/O/I$ 准确, 则:

$$\hat{x} - x = - \sum \delta w (ax + s + I) / \hat{G}.$$

附加物理条件 $N \leq 568$ 、nearest-Q30 的 $|\delta w| \leq 2^{-31}$ 、 $|ax+s| \leq 2$ 、 $I=0$ 、 $\hat{G} \geq 32$, 可得 20-bit 未量化误差上界 0.008667 LSB; Q26 为 0.138672 LSB, Q22 为 2.21875 LSB。它们是带条件的最坏界, 不是当前所有 cfg_ready 配置的证明, 也不覆盖 RA 非线性、系数估计误差或 floor 阈值后的最终代码保证。名义 sampling 模式的 G 约为 31.75, Q30 条件界相应为 0.00873524 LSB, 不能直接套用 $G \geq 32$ 。位宽降低必须同时改量纲、缩放、范围守卫、配置格式与参考, 并以全域误差/INL/频谱和同约束 PPA 验证。

论文 20-bit 是输出精度定位, 不能当成 20-bit ENOB。若仅作一阶一致性估算, 6 Vpp 满量程的 20-bit LSB $\approx 5.722 \mu V$; 把 $9.3 \text{ nV}/\sqrt{\text{Hz}}$ 假设为覆盖 20 MHz 的平坦输入噪声, 则 $\text{rms} \approx 41.59 \mu V$ 、满量程正弦 SNR $\approx 94.15 \text{ dB}$ 。这与论文 DR 的量级相容, 但其噪声带宽/差分定义、失真和实测滤波并未由 RTL 建立, 不能据此宣称已达论文 DR。

1.4 实际时序必须与原文逐项对齐

源码判断使用边沿前 phase, 注册 enable 在该沿之后生效。recon_start 是 phase15 的 continuous wire; recon_core:250 在同一沿直接接受, 不能套用“注册 start 下一拍才捕获”的描述。

源码正常时序关系	完整时钟间隔	640 MHz 理想预算换算	分析边界
coarse start (pre1) → done 在 pre7 的 NBA 生效	6T	9.375 ns	与论文约 7 ns 的 coarse 转换不同
coarse start → 最后 RDAC load (pre8)	7T	10.9375 ns	RDAC 已决码再延迟一沿装载

源码正常时序关系	完整时钟间隔	640 MHz 理想预算换算	分析边界
TP 下降 (pre15→post0) →coarse start (pre1)	2T	3.125 ns	不能证明共享 Flash 在论文 <1 ns 返回采集
新 acquiring 开始 (pre1→post2) → 下 一 TP 下降	14T	21.875 ns	16T=25 ns 帧周期不自动等于 单 slice 完整采集时间
最后 RDAC pre8→准 确参考/RA pre9 后启 用	1T	1.5625 ns	数字间隔, 不是已测模拟建立 裕量
RA/参考打开 → 下一 TP 下降 / quiet 数字 沿	6T / 7T	9.375 / 10.9375 ns	两个观察点不能混用; 宏 settling/ADC2 sampling 仍需 定义
前代 context 在 quiet pre0 更新 →stage A pre15	15T	23.4375 ns	只可作为精确 MCP 候选的一 项条件
fine code 在 pre14 更 新 →stage A pre15	1T	1.5625 ns	不能随 context 一起放宽为 15/16 周期

本轮正常/丢帧协议 wrapper 实际跑 120 帧, 57 launch、63 drop、1,920 项原协议检查, 另保存 1,926 沿 CSV; 57 笔被接受事务的 context-age=15T、fine-code-age=1T 均成立。wrapper 的 stage A 是观察用影子 FF, 未例化实际 weight/recon 数据通路; 没有覆盖重新 enable 或完整 cfg-clear, 也没有形式证明全部合法序列。上述 ns 是把逻辑间隔乘目标 1.5625 ns 的预算换算, **不是 640 MHz STA 或模拟延迟测量**。

因此若目标是纸面结构忠实复现, 应为模拟宏建立 bit decision 最迟/最早、Flash seed 错误范围、RDAC 更新与 RA 可用间隔、采样 aperture、AZ/nonoverlap、双 BW 切换、故障保持窗的统一时序表。保持 16 拍吞吐不要求所有模拟动作必须由统一 640 MHz 同步六步控制完成; 但改变 coarse 控制协议是另一个架构候选, 必须保持可验证的数字边界并重新仿真/综合。

1.4.1 模拟错误的归属也有明确限制

current_bad 在 residue_capture 冻结, analog_bad 在下一 quiet 转交时冻结, 顶层只在 recon launch 时将该 packet 的 bad 写 sticky。16 项定向检查显示: 未 launch 就取消/替换的 bad packet 可以不留下 sticky。这符合当前“launch 时诊断”契约, 但不适合被描述为“全部模拟故障按样本 ID 可追溯”; result_flags 的五位也不含独立模拟 bad 标志。adc2_over 等外部模拟回读若不保持至约定 quiet 窗, 可能不被捕获。

后续应明确究竟要总线 sticky, 还是每笔结果的 error attribution、取消计数与原因; 需要宏 bad pulse 保持/握手或独立事件捕获。该功能变更需按样本取消、重启、busy、clear 优先级验收, 不能仅把输入 bad 组合或到输出来“补错误”。

1.5 RTL 到综合电路: 24 模块都要按结构解释

完整表见综合结构附录第 2 节 (reaudit_20261002/synthesis_structure_audit.md)。表中将每个模块的功能、捕获点、声明状态位公式、乘法/加法/比较/译码结构与实际历史映射分开。以下是影响整体架构的关键结论。

1.5.1 权重库：62,316 位候选 FF 是首要成本

合法加载 $0 < W < 2^{47}$ 且 bit47 显式恒零： $18 \times 71 \times 47 = 60,066$ 数据位， $18 \times 71 = 1,278$ loaded 位， $18 \times 54 = 972$ row cache 位，总 **62,316 位候选 FF**。历史 Vivado `u_wstore` 确实为 62,316 FF，占全核 66,492 FF 的 93.72%。全局 `sum_all` 因 production 静态容量安全被裁掉；48-bit 接口没有等同于 48 个变化位。

这里同时向归约器暴露整个系数表，单笔最多 568 个权重参与，四个 dither 列也并行读取。若按最坏 568 项逐项直接读取，单口 47-bit SRAM 需至少 568 拍；若每 slice 71 项直接读取，18 个单口 bank 仍需 71 拍，均不能直接满足现 16 拍帧。简单 `ram_style` 不能解决 reset、全表组合读、旧系数读回、`read-during-write`、loaded/clear 和接口带宽。

应先给出 banks/行宽/端口/读取与预取拍表、局部 partial sums 和上下文缓存，再比较真实 SRAM macro 或 BRAM。只改 bitmap reset、不 reset 数据可减少 reset 树，但会改变 reset 后读回与 cache 初次替换的语义，需单独定义并验证。

1.5.2 大树和 narrow ID 扇出没有被 row cache 消除

`on_tree` 仍有 1,278 物理叶、补齐 2,048 叶、11 层；仅消除补零后有 1,277 次双有效输入合并。`row_total` 替代的是 `total_tree`，18 行的 `row_tree` 为 5 层/17 有效合并；另有 4×18 的 dither 列树及 mask/signed rail 树。这些数字是源码拓扑，不是实际加法 cell 或 LUT 数。

$18 \times 8 = 144$ 个 5-bit ID 匹配驱动 10,224 个逻辑 mask 路由关系，还要做 28 个重复 ID、8 个范围检查。一个小 ID 影响整行 mask，mask 位又作用于 47 位权重，容易形成很长、高电容互连。历史 post-route 正是 `fine_slices` ID→rails 寄存器最差：23.914 ns，其中 cell 5.291 ns、route 18.623 ns，占 77.875%。

优先考虑 slice-local decode/系数/求和局部布局、少量跨区 partial sums、针对实际 net 的受控复制，然后讨论合适的流水切点。不能为减少源表达式而重新建立 8 份 $18:1 \times 48$ -bit 大系数 crossbar，或无差别 KEEP/DONT_TOUCH。

1.5.3 乘法、除法与配置反馈各有不同代价

- ADC2 的有效变量乘法是 13×65 位，历史 4 DSP；除 2^{13} 是固定移位/舍入，未推断运行除法器。
- residual MAC 有效 $\text{unsigned}64 \times \text{signed}64$ ，历史 16 DSP；130/132 位容器用于准确扩展，不能当成物理 130×64 通用乘法。宽加减/范围比较仍有成本。
- divider 每拍 P 组依赖的 64-bit borrow/subtract/mux，P5/P6/P7 分别 13/11/9 轮，start→输出 15/13/11 拍；更短 latency 伴随更长单拍链。源码默认 P7，历史物理 P5；不能混称已测。
- weight 配置旧值为 18 组 $71:1 \times 47$ -bit selector，再选行；row update 有 18 个局部 54-bit subtract/add 锥。共享单份算术可能减少逻辑，却重建跨行反馈与布线，要用 STA 比较。
- `slice_pool` 的 18 步 dependent priority scan 在一个组合周期展开；RDAC 的动态 ID 写是 decoder/mux scatter，非多端口 RAM；thermometer 568 项逻辑比较不能直接换算 LUT 数。

所有临时 integer/logic/数组声明不等于 FF。P_STRUCTURAL 是 elaboration 参数，兼容分支可裁；DEM/dither 的 reset 默认关闭是运行控制，不能当成综合常量关闭。

1.6 已有综合/STA 结果能说明什么

项目	历史测量	正确解释
Vivado 2018.3 / Virtex-7 / P5 / 25 ns	LUT 108,842; FF 66,492; DSP 20; BRAM 0; latch 0	有身份的当次实现，非本轮新 EDA、非 ASIC 面积

项目	历史测量	正确解释
完整 route, 核心 register setup/hold	+0.946 / +0.052 ns	40 MHz 核心、16 拍即 2.5 MS/s 节拍；外部接口另验收
全部 OOC 路径 hold	-2.278 ns, 65,048 失败端点	零最短输入延迟下外部边界未闭合，不能称全路径通过
post-synth 最差 divider path	14.312 ns=8.404 cell+5.908 estimated route	是估计互连、端点与 route 最差不同；不可取倒数当 Fmax
post-route ID→rails path	23.914 ns=5.291 cell+18.623 routed net	布线主导，需要局部性/扇出/例外依据，而非只改 divider
对比直接前代 cached P5	LUT +2,637 (+2.483%), FF -28, DSP 不变	setup -0.280→+0.946 ns，但面积逻辑量增加，功耗未知

`flatten_hierarchyrebuilt` 会迁移并共享逻辑。历史表把 40,580 LUT 归到 `u_context`，不意味着仅有两个 packet FF 的源码模块需要这些逻辑；`unit_therm/dem_addr` 各 1 LUT 也不能证明相关译码免费。禁止父子层级资源重复相加，源级名称归属应结合实际 leaf cells 与 cone。

当前脚本 `SYNTH_COMPLETE_TIMING_MET` 仅按 max/setup 判定，而历史 post-synth hold 仍 -0.264 ns；必须分别读取 setup、hold、unconstrained、exceptions、DRC 与 route status。历史完整 mapped XSim 的 438 输出、3,900 回读、7,680 协议检查、3 cancel 没有 SDF，不能证明宏建立时间、全部 error flags 或新 MCP。

1.7 下一步综合、STA 与布线的具体推进计划

1.7.1 第一道门：冻结可实施的系统契约

首先固定 physical profile (P5/P6/P7、ADC2、宏时序、实用配置域)，区分 640 MHz ASIC 目标与 FPGA 可实现频率；给 58 个具名顶层端口（21 输入、37 输出，含兼容接口；不是物理引脚数）按 profile 建立 min/max 延迟预算与来源，明确时钟、同步/异步控制、采样孔径、比较器 valid 与 bad 保持窗。没有实际宏/板级最短延迟，不能把 hold 简单设为 false path。原文 <1 ns Flash、约 7 ns coarse、完整周期 acquisition 的差距单列架构需求，不能让数字 testbench 理想结果遮盖。

1.7.2 第二道门：合成前控制与算术证明

保留 current→residue→fine→stageA→divider→commit 的 sample ID、配置 epoch、flags。补 re-enable、cfg clear、第一有效事务、busy/cancel/drop、坏宏输入保持、奇数 min tie 和满量程实用域验收。现合法宏输入条件下没有发现新的确定默认 profile 运算 bug，不能替代这些边界的证明。所有改变位宽、舍入、流水、RAM reset 的候选先走独立 oracle，不能只比较两个共享同错镜像。

1.7.3 第三道门：精确 MCP 候选，而不是放宽所有重构路径

15T context-age 提供可能的控制依据；fine code 只有 1T。先对全部合法序列证明 data/CE 的最晚数据变化到最早合法捕获，并核下一次数据变化的 hold 关系，再从综合网表枚举准确 startpoint/endpoint。ID 元信息与数值目标逐个核对，禁止整个 `u_context`→`u_recon` wildcard。

同钟且边沿条件符合时，setup=N 常与 hold=N-1 成对以恢复期望 hold 关系；实际需推导 -start/-end 的选取，不能机械套模板。官方模型见 [AMD UG835 set_multicycle_path](#) 与 [UG903 保持](#)

hold 的 setup 放宽，历史工具版本采用 UG903 2018.3 复核。

随后报告例外命中数/覆盖/冲突、被排除路径，重新做完整 min/max STA、ECO 后等价、必要的 SDF 和 post-route。MAC、divider、fine-code 和不满足证明的 context 路径继续一拍。**本次没有提交放宽约束，没有新 MCP WNS/Fmax 结果。**

1.7.4 第四道门：以局部性、带宽与位宽预算改善 PPA

按三条独立候选比较，不把多种架构变更一次混在一起：A：slice-local reduction/受控复制/阶段切点；B：banked coefficients/预取/局部 cache；C：有实用域证明的算术位宽及 DSP 流水。divider P5/P6/P7 作为固定候选，不使用 P63 等极长链证明可达高频。每项先核固定 16 拍 start cadence/commit、ID/flags/取消，再用相同工具、器件/库、周期、seed、约束、宏模型跑真实 synth→place→route。

验收表同时列 setup/hold、全部接口、资源、拥塞/布线完成、actual route/cell delay、clock/reset buffer、活动驱动的 power。仅 FF/LUT 减少不是 PPA 全部改善；至少测若干受控 seed 评估布局敏感性，不把单次结果当统计保证。

1.7.5 第五道门：ASIC STA/CTS/route 签核

取得目标工艺 standard-cell Liberty（含所有 corner）、SRAM/模拟宏 LEF/Lib、RC 技术文件、完整 SDC、功耗活动/工作模式和 DFT 方案后，按慢/快 PVT、min/max RC、OCV 和所有 mode 做 MMMC。pre-CTS 先关 setup 与高扇出，CTS 后关 skew/hold，以及按实际网表适用性检查 recovery/removal/clock gate，route 后用提取 RC 复验 setup/hold、transition/cap/fanout、DRC/LVS、antenna、IR/EM、功耗及必要的噪声分析。模拟宏独立 AMS/晶体管/后仿覆盖 settling、噪声、参考、AZ、dither/DEM 失配与失真。

640 MHz 的有效拍预算是 1.5625 ns，必须扣 clock uncertainty、skew、setup 和宏接口余量。当前 FPGA 的 CARRY4/LUT 延迟与资源不能按比例缩成 40 nm ASIC 的频率/面积；没有上述模型和完整结果前，保持目标和实测分列。

1.8 本轮见证和复现人口

见证	实际结果	范围
ADC2 min tie 实例	9 例契约匹配，6 例整体 RTE 差异	adc2_dec，非全核输出/模拟精度
MAC 实用域实例	6 例正常/首次 overflow 边界	cal_residue_mac；加载合法性另由完整镜像和谓词核对
有理数码中心	24,576 码契约匹配，8,192 整体 RTE 差异	独立有理数计算
嵌套 floor	5,000 项一致	独立整数恒等核对
grouped divider	186,744 小位宽项一致	计算模型，不能称 RTL/formal
控制对齐	120 帧/57 launch/63 drop，1,920 checks；1,926 沿 CSV	控制器 wrapper/影子 stageA；未覆盖 full cfg-clear/re-enable
analog bad 归属	16 checks /16 edges	样本上下文 +sticky 诊断最小实例
源码结构身份	26 SHA、24 模块名、可复算 counts 通过	有限 token 恒等不是形式等价或新 EDA

图片来自自有数据和上述实际轨迹，原始数据/脚本/日志/来源 SHA 与限制一起交付；没有将手工画出的理想波形作为仿真证据。新的问题定位和后续实现门槛已经具体化，但本轮没有未经契约选择改变全部 RTL，也没有宣称所有模拟结构、边界与 PPA 已闭合。

第二章 原创数据图与证据身份


以下矢量图直接嵌入本独立源文件，数字来自封存 JSON/CSV；完整高分辨率 PNG 与 PDF 及其生成器另行交付。图 1/2 是历史 P5，图 3 是本轮有限控制 wrapper，无模拟波形、建立测量或 MCP 签核结论。

2.1 历史 P5 状态存储分解




这是源级位数与历史 `u_wstore` 实测一致的分解，不是 ASIC 标准单元面积或功耗。原始来源为 71e7d5a 的 P5 Vivado 报告，当前源有限 token 相同不能替代新物理签核。

2.2 两条不同端点关键路径的延迟组成



蓝色为 cell；橙色为 net。post-synth 为 divider 端点和估计互连，post-route 为 ID 到 rails 端点和实际布线。真实路径 route 占 77.875%。不可用其倒数报告 Fmax，也不能把不同端点的两行当成同一逻辑被布线恶化的精确因果实验。

2.3 有限接受轨迹的 15T/1T 证据



CSV 有 1926 沿、57 接受；全部 context 更新后 15T、fine code 锁存后 1T。首接受 edge66/ID3: context 在 edge51 quiet/P0 更新，fine code 在 edge65/P14 更新。stageA 为影子观察 FF；未实例化真实 weight/recon 数据通路，未覆盖完整 cfg-clear/re-enable 或全序列形式证明。故不能据此直接写 15/16 周期例外。

附录 A 校准原理与九模块功能详解

审查基线为 71935ab54238c7ed638f5fa66c5fffb58e10287bb。本文件重新核对原始页图和当前源码，不把旧报告的结论当作证明。生产 RTL 未修改；只新增两个限域 bench、精确整数/Fraction 核算和两份系数镜像。该工作不是全顶层回归、模拟电路验证、新综合或 STA。

A.1 先给出结论及证据边界

- 静态电荷模型内，当前物理权重归约 $\rightarrow$ 残差 MAC $\rightarrow$ 有符号 floor $\rightarrow$ offset-binary 输出的代数方向一致。系数已经包含反馈电容/有效桥接衰减带来的级间增益，名义镜像的总信号增益为 32；重构后不能再乘/除一个 32。
- 9 个校准模块实现片上系数装载与重构，不实现片上权重估计。原始论文 [00] PDF p1 右栏明确外部取得系数、片上权重修正；原文没有披露 Q30/Q32、96 位受检范围、恢复余数除法、全部学习器电路。当前工程离线估计使用独立已知输入和 SVD，这属于工程实现，不能当成原芯片学习算法的复现。
- PPT p18 的 lower/upper 双 dither 与论文 p1 的 RDAC dither 范围额外扩大 2 bit 尚未由当前结构核全量实现。当前 sampling 与 quantizer 两种模式互斥；同一个整数 dither 在量化器侧注入并从 RDAC 命令减去，或通过采样 mask 产生残差 dither，再按物理权重重构。两种模式各自可以数学闭合，但不能合并命名为原图完整双 dither。
- cfg_ready 只证明装载完整、基本范围与模式合法，不证明每个满幅输入都不会 acc_ovf。已构造合法系数镜像：把名义权重全部乘 2^{20} ，每个系数仍 $<2^{47}$ 、总表和 $<2^{60}$ ，但 midscale 的 shifted 超出 96 位受检范围。实际 cal_residue_mac 在 6 个边界点中正确报告这些溢出。这是受保护的使用域限制，不能误报为 RTL 算术失效。
- 发现一项必须明确的舍入语义：ties-to-even 作用于相对 adc2_min_q 的增量，不是绝对码仓中心。两者在奇数 min 且半整数增量时不同 1 个 Q32 LSB。RTL 与冻结合同/Python 一致，默认镜像不会碰到该角落；目前不应单独改 RTL 打破 bit-exact 合同。应统一物理数值表述与合同，或用新 ADR 同时改模型、导出、RTL 和 oracle。
- 未新增已证实的默认配置 RTL 功能 bug。这不意味着全参数域、完整模拟电路、全部专利实施例或 ASIC PPA 已签核。两项新增实证（使用域与舍入）针对现有描述中需要更精确的边界。

原始输入 SHA 见 input_manifest.json；本轮数学和 bench 输入身份见 calibration_evidence_manifest.json。

A.2 原文实际披露什么

以下页码均为用户提供 PDF 的物理页号，栏号为专利纸面印刷栏号。扫描专利的 OCR 只用于检索；本次关键论断已看原始 PNG 页图。

原始证据	页/图/条款	对校准链路的直接约束	不能据此宣称的内容
[00] ISSCC 2024 正文	PDF p1 左栏, p2 Fig. 9.8.1	quantizer 与 RDAC 分开; 8 个 slice 生成残差, 8 个采样, 18 个池中有 2 个备用; 共用 RA; RA 示意增益 $\times 32$	没有给出整数流水、系数位宽和单元逐项拟合算法
[00] 正文	PDF p1 右栏关于 DEM/dither 与权重修正的两段	两维 DEM; 转移量化器结果到 RDAC 时 dither 范围扩大 2 bit; 片上修正、外部产生系数	不能推断已知 $d_R=4*d_Q$ 为唯一电路公式; 该比例须由明确定义的单位/上下位映射及原图实施细节确认
[00_1] PPT	p18 lower/upper dither 框图	dither 有进入 SADC、RDAC 输入及 RDAC 数字控制的不同路径, 需分辨注入及移除位置	用 sampling/quantizer 两个互斥枚举模式不能构成同一时刻的完整双路径
[00_1] PPT	p19-20, p33-35	gain/offset 修正; RA 采用 GMR+OTA、AZ 处理 offset/drift; ADC2 采样带宽随时间调整	静态 W/O 无法自动吸收时间误差、AZ 噪声代价、动态参考未稳定等效应
[09] US10516408B2	PDF p32 栏 26 claim 1/3/9/14; p33 栏 27 claim 17/19	采样时间常数匹配的多个 DAC 跟随数字估计; 合并残差; 数字操作块可修改各 slice 控制词; 多个 slice 降低热噪声	没有规定当前 Q30/Q32、固定 16 相位或片上 SVD; 数字逻辑不能证明模拟时间常数匹配
[10] US10505561B2	PDF p35 栏 24 claim 1-12; p36 栏 25-26 claim 13-24	RDAC 采样注入与量化器注入可分开; 第一/第二 dither 可有整数/小数分量; 部分分量可在后级数字结果移除	必须逐项画注入/粗码修改/后级移除的路径, 不能只验证最终数值便宣称所有 claim 均已实现
[11] US10511316B2	PDF p46 栏 29-30 claim 1/2/7/8; p47 栏 31-32 claim 15/17/20	shared/additional 部分在合作 DAC 之间分配; main/sub bridging; 已知注入可用于 dither/calibration ; 动态选 K/L slice; 二维索引	仅打乱粗码逻辑位置不能代替物理单元的选择记录; 没有规定完整系数训练电路

原始页图: reference_pages/00_p1.png、00_p2.png、00_1_p18.png、09_p32.png、10_p35.png、10_p36.png、11_p46.png。对应 OCR 为 reference_text/*_p*.ocr.txt。纸面 claim 与工程覆盖的对照是技术范围审查, 不构成法律意见。

A.2.1 对 dither 覆盖的精确判断

当前 sar_structural_ctrl.sv:199-202 输出量化器 dither; :214-218 只有 quantizer_en=1 才从粗码反号减去 current_dither。采样轨由 :204-206 与 unit_therm 产生, 实际采样 mask 的四列物理权重参与校正。calib_regs.sv:116-118 拒绝 sampling 和 quantizer 同时开启。

因此: 量化器模式与 [10] claim 13 的一般方法具有部分对应; 采样 dither 经残差后在后级重构移除, 与 claim 21/23 的一般路径具有部分对应。但 sampling 模式没有根据该 sampling dither 同时改变粗码的现行控制, 第二分量的小数位及后级移除也没有独立接口。不能把这种部分对应升级成 claim 1-12 或 PPT p18 全部拓扑复现。

精确有效的设计动作是先定义 d_Q、d_R、低/高分量、每个分量的物理单位和符号, 再列四个边界: SADC 输入、RDAC 采样输入、RDAC 数字命令、ADC2 数字重构。只要该分量已经通过实际 RDAC 开关

命令计入 `rails`，就不能再无条件加入公共 `I` 做第二次扣除。当前量化器模式应让公共 `inj_q` 不再包含已移除的量化器 `dither`。

A.3 从电荷守恒重新推导重构式

A.3.1 物理残差，不从数字粗码直接猜电压

对固定物理 slice 的一个有效单位，定义正权重 $w_j = C_{j,eff}/C_F$ 。main 单元 $C_{j,eff} = C_j$ ，sub 单元的权重含桥接衰减 β 。这是 RA 处在理想虚地/静态稳定边界内的有效系数；其值可以经过片外标定，不能从原文图直接读出全部实物数值。

令 normalized 输入 $x = V_{in}/V_{fs}$ 、已知公共注入 $i = V_{inj}/V_{fs}$ 、 $on_j = 1$ 表示转换底板接正参考。转换底板 normalized 电压为 $2*on_j - 1$ 。普通信号单位在采样时接 $x+i$ ，因此该单位的残差贡献为

$$w_j * [x + i - (2*on_j - 1)] = w_j * x + w_j * i + w_j * (1 - 2*on_j)。$$

若单位用于 sampling dither，它不接信号，采样底板为 $r_j + i$ ，其中 $r_j \in \{-1, +1\}$ 。此时贡献为

$$w_j * [r_j + i - (2*on_j - 1)] = w_j * i + w_j * (1 - 2*on_j + r_j)。$$

合并以后得到

$$F_{phys} = 0 + G * x + T * i + R，$$

$$T = \sum w_j, G = \sum a_j * w_j, R = \sum w_j * s_j，$$

其中普通单位 $a = 1, s = 1 - 2*on$ ；sampling dither 单位 $a = 0, s = 1 - 2*on + r$ 。由 r 与转换底板轨相减，sampling 单位的 s 是 $-2/0/+2$ ，不是只取 ± 1 。

因而

$$x = (F_{phys} - 0 - R - T * i) / G，条件是 G > 0 且测得的 F 属于同一物理开关/epoch/样本。$$

这解释了为什么必须记录 DEM 之后的物理 ID 与开关 mask，而不能只保存粗码。不同 active slice 的失配权重总和不同； T/G 可以随选择改变；不应把全部转换的 gain 固化成 32，也不能用下一组 slice 的系数解释上一组残差。

A.3.2 桥接消元为什么可用逐单位有效权重

在 main 顶板 P 近似虚地、sub 顶板 Q 浮置的理想边界，令 sub 电容和为 B，桥接电容 C_C ，sub 寄生为 C_p ：

$$(C_C + B + C_p) * V_Q = \sum_{sub} C_j * (V_{convert,j} - V_{sample,j})；$$

$$C_F * V_R = \sum_{main} C_j * (V_{sample,j} - V_{convert,j}) - C_C * V_Q。$$

消去 Q 后，sub 项变为 $\beta * C_j$ ，其中 $\beta = C_C / (C_C + B + C_p)$ 。所以静态 $w_j = \beta * C_j / C_F$ 能同时承担 main/sub 比例与 RA 增益。该结论是对明确边界的电荷推导，不是对动态真实 GMR/OTA、漏电、参考瞬态或开关寄生注入的全电路证明。

当前 `src/adi_model/weight_calibration.py:1-12` 的线性模型与 :176-201 的逐单元 terms 和此推导一致：`b_minus_dac` 包含公共注入与采样轨减去实际 DAC 轨；`signal` 对 sampling mask 置 0。该模型依赖静态条件；它不能拟合掉所有频率相关误差。

A.3.3 定点化与最终码

权重整数 $W = \text{round}(w * 2^{30})$ ；电压整数 $F/O/I$ 以 Q32 承载； $R = \sum W * s$ 、 $T = \sum W$ 、 $G = \sum W * a$ 都仍以 Q30 承载无量纲量。于是

```

num=(F-0)*2^30-R*2^32-T*I,
x_hat=num/(G*2^32),
word=floor((x_hat+1)*2^19),
等价于
shifted=(num+G*2^32)*2^20,
word=floor(shifted/(G*2^33))。

```

因为 G 为正，整数嵌套 floor 恒等式允许 $A1=floor(shifted/2^33)$ ，然后 $word=floor(A1/G)$ ，对负 $shifted$ 也成立。不能用向零截断代替 floor；输出需要先与有符号 0 和 2^{20} 比较，最后饱和到 20 位。

当前镜像 `sim/vectors/registers_paper_literal.json`: main $W=67108864=2^{26}$, sub $W=8388608=2^{23}$, 8 个 active slice 的名义 $G=34359738368=32*2^{30}$ 。因此 $G/2^{30}=32$ 已经承载论文 Fig.9.8.1 的 $\times 32$ 。它不是要在数字结果之后再乘 32 的信号放大器。

A.3.4 系数学习与在线重构必须分开评价

本工程学习器的设计矩阵来自已知输入和数字记录：对每个样本，每个物理系数的 feature 为 $a*x_known+b-V_DAC$ ，再加 offset 常数列。默认有 $18*71+1=1279$ 个未知量；至少要求**样本数 >1279**、**矩阵满秩**、**合理的条件数与独立 holdout**。重复采集同一个不可辨识状态不会自动增加秩。

`src/adi_model/weight_calibration.py:299-381` 执行 rank-revealing SVD、检查有限性/秩/正权重，再冻结系数；RTL 不含这些操作。SVD 仿真训练的受控已知输入精度、参考不确定度、码量化偏差和噪声条件也不是原芯片在线校准电路的证明。应保留训练/验证不同数据、不同激励、已知输入来源及温度漂移信息，不用待校准 DUT 的真实电容、输入真值或理想残差当作硬件可读量。

A.4 逐模块功能、状态及推导电路

以下行号是当前基线源码的精确行号。寄存器 bit 数为代码可推导数量，不是新的综合实测资源；综合会常量传播、删冗余或重映射。

weight_store.sv:32-149

接收/输出与本质功能：保存 18×71 物理 W ；给出全表、行总和、选中写地址读回和完整性

状态、时序、错误资格：:95-111 拒绝非法地址/ $0/\geq 2^{47}$ /活动配置写入；:113-126 用本行旧值更新缓存；:130-145 reset 清数值，clear 只清 written，换 epoch 重写所有项

可推导电路及主要风险： $1278\times 47=60,066$ 个非恒零系数 bit；written 1,278 bit； $18\times 54=972$ 行和 bit，合计 **62,316 FF 候选**。18 路 71:1 old-word mux、行更新添加及配置读回。全表并行输出导致 FF/宽连线，不能直接替换成单口 RAM

calib_regs.sv:52-160

接收/输出与本质功能：三个 Q32 标量 + 四控制位；validate 提交配置

状态、时序、错误资格：:109-128 clear 优先；忙/写冲突拒绝提交；sampling+quantizer 互斥， $\min<\max$ ，权重/标量完整。活动 epoch 禁止改值

可推导电路及主要风险：192 标量 +3 完成 +4 控制 +ready+32 错误 ≈ 232 bit，少量比较器/资格 mux。P_ADC2_BITS 不消费，不能当成完成任意 ADC 后端适配

cal_sample_context.sv:32-69

接收/输出与本质功能：current→residue→fine，保存物理 ID、main/sub mask、采样轨、注入

状态、时序、错误资格：phase9 保存当前残差包；下周期 quiet/phase0 把旧 residue 交给 ADC2。

reset/disable 丢两包。两 strobe 同沿时 fine 收旧 residue，未实现 capture bypass；生产相位将其分开

可推导电路及主要风险：CW=709，两份完整 payload+4 valid/bad=1,422 bit；本模块不保存模拟电压，也不按系数 epoch 编号，只依赖配置锁定/取消

cal_weight_reduce.sv:51-185

接收/输出与本质功能：实际物理选中行与 on mask→T/G/R

状态、时序、错误资格：:73-85 维度检查 + 重复/越界 ID 异常；重复 ID 按物理行 OR 只计一次并标 invalid。:67-71 G=T-mask，:185 rails=total-2*on+dither

可推导电路及主要风险：无 FF。18×8=144 个 5bit equality 选行；28 个 ID 重复比较；on 1278 非零候选叶、1277 潜在有效加法节点，深度约 11；生产行和缓存树 18 叶/17 节点；4 列 ×18 叶/68 节点，再 mask/rail 各 3 节点。宽叶输入/扇出/拥塞比“for 循环长度”更能预示布局风险

adc2_dec.sv:57-104

接收/输出与本质功能：raw ADC2 integer→Q32 相对量程的码仓增量再加 min

状态、时序、错误资格：组合。:81-87 形成 (2c+1)*(max-min)；:91-95 相对增量 RTE；:98-104 宽加、溢出钳位。载入器检查 min<max

可推导电路及主要风险：有效 13×65 可变量程乘法（不是按 decl 名义 78×78）；固定右移是连线，RTE 低位比较 + 增一；min 加法。合法升序端点下 fine 始终在 min/max 之内，numeric ovf 不可达，不能从 raw code 判断模拟 ADC2 over

cal_residue_mac.sv:33-88

接收/输出与本质功能：同一 sample 快照 →num→offset-binary 偏置 →A1

状态、时序、错误资格：组合，op1/op2/op3/num/den/shifted 受检范围 [-2⁹⁵,2⁹⁵)。any_ovf 时 A1 无有效数值保证，不能使用其看似合理的截断值

可推导电路及主要风险：宽差/移位/加减/比较器；唯一可变量乘是 unsigned total × signed injection，源码 64×64 语义范围，经综合可能缩窄，不能把 132bit sign extension 计成 132×132 乘法。该级的乘法 + 宽减法 + 异常检查要独立看 STA

div_floor.sv:50-163

接收/输出与本质功能：q=floor(A1/G)

状态、时序、错误资格：只 idle/start 接受。P5 用 13 次迭代，P7 用 9 次；busy start 忽略。zero denominator 定长结束 q0/err1；宽分母不截断；负非整除补 -1；同步 reset 取消

可推导电路及主要风险：P5 每拍 5 个 63bit 恢复减法/借位 → 选择串联；P7 串 7 个。除法器寄存器约 P5 329bit/P7 325bit，不是展开全部 63 级的单拍除法。组合级数与 busy 周期折中，不应只减 P_STAGES 却忽略 16 相位容量

recon_core.sv:81-279

接收/输出与本质功能：归约/ADC2→stageA→MAC/div→提交

状态、时序、错误资格：:250-260 只有 ready/start/!busy 采样；:261-267 下沿采样本样本 MAC 异常并 launch；:183-203 divider/busy；COMMIT 时 busy0，可接受下一 start，旧 ID 由 NBA 保留；ready 下降取消。接受 →valid=P5 15/P7 11 完整间隔

可推导电路及主要风险：stageA 418 payload+5 状态 ≈423bit，算术在子模块。系数无需每次拷贝，只要完整 epoch 冻结。改流水必须同步 ID/flags/context，否则数值可对而样本关系错误

cal_output_stage.sv:34-78

接收/输出与本质功能：candidate→dout/ID/current flags，保持三个 sticky

状态、时序、错误资格：complete &&ready 发 valid。acc/gain 错误仍发完成，但保留最后合法 dout/clip；ADC2 numeric ovf 单独报告不阻止字更新。clear 与新错误同沿新错误优先；ready0 丢提交

可推导电路及主要风险：OUT20+ID32+flags5+valid1+clip2+sticky3≈63bit。dout_valid 表示完成事件，必须联合当前 flags；不能拿 sticky 历史位当当前结果资格

A.4.1 row_total 缓存是不是偷偷改变了校准

没有。weight_store 仅替换写入所在行的旧值，再加新值，clear epoch 时保留数值/行缓存并清完成 bitmap。新 epoch 第一次重写必须减去保留的旧 W。当前 :118-121 就做这个操作，未把“本 epoch 没写过”误认为旧值为零。

生产 recon_core 启用 P_USE_ROW_TOTALS=1（顶层 sar20_digital_core.sv:628-637），仅将总和 T 的归约改为 18 行缓存树；on-tree 和 dither 列仍取物理 W。cal_weight_reduce.sv:111-112 明确调用方承担 row_total[s]==sumw_rom[s,u]。独立模块用户若打开该参数却提供陈旧缓存，会静默得到错误 T/G/R；顶层使用同一 weight_store 输出保证其一致。这是接口前置条件，不是顶层已证实 bug。

A.4.2 为什么当前存储不能自然变 BRAM/SRAM

配置写入是单地址，重构读出却是物理全表并行接口：568 个活跃项、动态 on 选择，还需 dither 列权重。即便每帧 16 拍，按 568 项全读也平均需 35.5 项/拍；如果重构归约能用的窗口更短，带宽更高。RAM 方案必须给出银行数、每 bank 读端口、地址冲突、所需位宽和周期，并在保持采样/重构 ID 的条件下完成。

另一个候选是围绕当前二维 DEM 的前缀/分组和缓存，但它需证明所有 main/sub bridging、二位旋转、slice 集合与 sampling mask 的等价关系，不能用一维 63 环前缀替换当前 8×8 跳过占位单元的二维映射。

A.5 数值边界与新增最小实证**A.5.1 位宽、符号、floor 及溢出核对**

- W 只允许 $0 < W < 2^{47}$ ，读入时按无符号零扩展；positive “signed Q30” 与 “无符号 bit 型存储” 的表述并不冲突，高 bit 为 0。电压、rails、有符号分子必须符号扩展，不能把负电压或负 word 改成 unsigned。
- cal_residue_mac.sv:57-66 的 F-0 保留 65bit，乘积 total×inj 先对 total 零扩展再 signed 乘；其 132bit 临时量用来形成和检查精确受检操作数，随后才合法裁位。
- :76-87 的 97bit s1 可容纳两个已受检量之和，117bit shifted 容纳完整乘 2^{20} ；top22bit 检查等价于 signed shifted 装入 96 位。若任何前置 op 非法，A1 允许成为截断位型，但 any_ovf 禁止合法字更新。

- $\text{den}=\text{G}\cdot 2^{33}$ 的受检上界对应 $\text{G}<2^{62}$ ；这不是 shifted 的更严格工作范围，不能把该上界当成全链路无溢出保证。
- div_floor 的最小负数用 unsigned 幅度可保存；大于 numerator 域的 64bit 分母保留 highbit 意义。组内 qbit MSB 顺序正确，负非整除用非零 remainder 下修。valid denominator 为正时不需 signed 除数。
- signed 剪裁在 `recon_core.sv:201-206` 先于截取 20 位；低/高剪裁与 acc 溢出、gain 结构错误和模拟饱和不是同一件事。

A.5.2 完整载入不等于满幅均可工作：6 点 MAC 实证

当 $\text{num}=0$ (输入等效 midscale), $\text{shifted}=\text{G}\cdot 2^{52}$, 故 96 位上界要求 $\text{G}<2^{43}$ 。对恰好 $x=+1$, $\text{shifted}=\text{G}\cdot 2^{53}$, 要求 $\text{G}<2^{42}$ 。如果把严格输入域写成 $x<+1$, $\text{G}=2^{42}$ 可在该开区间内通过，但端点或量化后的候选值仍需实际检查；不能笼统给出满幅都安全。

两份镜像沿用原后端量程，offset 设为该镜像 raw ADC2 code341 的精确解码值 26215。slice IDs=0..7, 每行 main 物理 0..31 接正参考、sub 全负、sampling 关、I=0, 则 R=0 且 F-O=0。

calibration_domain_nominal_mirror.json

最大 W: 67,108,864

全表和: 77,309,411,328

本样本 G: 34,359,738,368

shifted: 2^{87}

资格: 装载谓词合法, MAC 合法

calibration_domain_scaled_2pow20_mirror.json

最大 W: 70,368,744,177,664

全表和: 81,064,793,292,668,928

本样本 G: 36,028,797,018,963,968

shifted: 2^{107}

资格: 装载谓词仍合法, MAC acc_ovf

实际 `cal_residue_mac bench` 还测试 midscale 的 $2^{43}-1/2^{43}$ 与正满幅的 $2^{42}-1/2^{42}$ 两对边界；6/6 如推导。日志为 `calibration_domain_run.log`, 终止标记为

`CALIBRATION_DOMAIN_PASScases=6scope=MAC_ONLY_NOT_FULL_TOP`。不使用非法 A1 作为通过证据。

该 bench 没有运行全表加载、全顶层或模拟回路，镜像“装载合法”由精确的单系数/总和谓词核算，不应改写成已经在顶层载入并物理运行成功。建议软件导出器同时报告：每种 slice 集合/采样模式的 G 极值、原始 ADC 量程/offset/I 边界、6 个受检 op 的最大值与 margin。要把更多拒绝搬到 validate, 先证明拒绝条件不会错误排除允许使用的局部量程，并记录为新的合同。

A.5.3 ties-to-even 的作用点：9 点 ADC2 实证

工程合同和 RTL 定义为

$$\text{C}=\text{min_q}+\text{RTE}(((2\text{c}+1)*(\text{max_q}-\text{min_q}))/2^{(\text{N}+1)}).$$

如果“把绝对码仓中心按 Q32 最近偶数取整”的物理文字定义是目标，则应比较

$$\text{P}=\text{RTE}(\text{min_q}+((2\text{c}+1)*(\text{max_q}-\text{min_q}))/2^{(\text{N}+1)}).$$

RTE 不满足任意整数平移不变性；min 为奇数时，恰好半整数会改变偶数判断。

min/max/code	精确中心 (Q32 整数单位)	当前 C	绝对中心 P
1 / 4097 / 0	1.5	1	2
1 / 4097 / 1	2.5	3	2
1 / 4097 / 4094	4095.5	4095	4096
-4097 / -1 / 0	-4096.5	-4097	-4096
0 / 4096 / 0	0.5	0	0
原镜像 / code341	107374865/4096=26214. 566650390625	26215	26215

最后一行用精确有理值计算。当前镜像 delta=644245094，二进制因子仅 2，不能让奇数 (2c+1) 的乘积在除 8192 时落于半整数，因此这一舍入角落不影响当前默认镜像。

adc2_rounding_semantics_tb.sv 直接实例化当前 ADC2: 9 案例，6 个 C/P 差异，全部 RTL 严格符合 C。日志为 adc2_rounding_semantics_run.log，标记
ADC2_ROUNDING_SEMANTICS_REPRODUCEDcases=9differences=6。这是合同和文字物理定义待统一，不是新发现的默认 RTL 偏离 oracle。

在 Gphys=32 时 1 Q32 LSB 相当于未量化输出 2^{-18} LSB₂₀，很小；但当最终 floor 阈值恰好夹在两个数之间，仍可能表现为 1code 差，不能断言“永远不影响最终码”。若选择绝对中心 RTE，应把 increment 的 tie parity 改为 (q_shift+min_ext)[0] 等价语义，并同步修改全部模型/导出/回归，而不是单改 RTL。

A.5.4 有限独立计算与参数边界

calibration_math_check.py 的精确 Fraction/整数结果：

- 6 组端点 ×4096 码 = **24,576** ADC2 计算，当前增量 RTE 与显式合同全匹配；相对绝对中心 RTE 差 8192 例，全为 1Q32 LSB。
- **5,000** 随机 signed 大整数，直接有理 floor 与剥去 2^{33} 的嵌套 floor 完全一致。
- 小宽度 WA=2..6、WD=1..8、group=1/3/7，共 **186,744** 计算，含最小负数、比 numerator 宽的分母、padding 及非整除，恢复余数算法与整数 floor 全一致。该项是独立算法计算，不是任意参数 RTL 形式证明。
- 两份 1278 系数镜像的单权重合法域、全表和、实际 T/G/R、ADC2code341、MAC 资格均由精确整数封存。

几何参数与 header 常量不能混淆：weight_store 维度只支持 slice1..32/unit1..128；ID5bit、unit7bit 固定。reduce 约束 SUM_BITS>=W_BITS+ceil(log2(N_TERMS))，要求 P_DIT_N≥1 与有效 DIT_BEG；若 sampling 打开而 DIT_END 超过实际单元则 invalid。recon/cal_mac 的格式来自冻结 header，不是完整通用宽度算术库；改 W_BITS/ACC/V/OUT 需重生 params 并重新证明所有拓扑和常量，当前 weight_store 的 47/48/60 以及 ROW_BITS 有意绑定冻结格式。

A.5.5 Q30 系数的条件误差界及缩位代价

该界只评价对同一组已确定有效物理系数的定点量化，不评价训练误差、真实噪声、参考误差或增益漂移。设 $\hat{w} = w + \delta$ ，每项 $|\delta| \leq 2^{-(F_W-1)}$ ，I=0、输入 $x \in [-1, 1]$ ，普通项 $s = \pm 1$ 、sampling 项 $a = 0, \sin\{-2, 0, +2\}$ ，因此 $|a * x + s| \leq 2$ 。使用精确物理 F 而改用量化系数重构时

$\text{hat}(x) - x = -\text{sumdelta} \cdot (a \cdot x + s) / \text{hat}(G)$ 。

若另外能证明 $\text{hat}(G) \geq 32$ 、最多 $N=568$ 项，则 20bit 未 floor 输出的误差上界为

$E_{\text{code}} \leq 2^{19} \cdot 568 \cdot 2 \cdot 2^{-(F_W-1)} / 32$ 。

权重小数位 F_W	单项量化误差界	条件下的输出误差界 (LSB20)
30	2^{-31}	0.0086669921875
26	2^{-27}	0.138671875
22	2^{-23}	2.21875

这说明 Q30 在上述工作域内有充分量化余量，Q22 不能在同一最坏界下支持小于 1LSB 的数字权重量化预算。不能把三行作为不带前提的所有配置保证：cfg_ready 不保证 $\text{hat}(G) \geq 32$ ，也不限制真实输入/I 边界；名义 sampling 四列 mask 把 G 从 32 降为 31.75，因此采样模式须用实际 G_min 重算（Q30 界约 0.00873524LSB，而不是直接引用 0.00866699）。如果 I 不为 0，应把分子界换为 $2+|I|$ ；如果 $\text{hat}(G)$ 趋近 0，误差会被任意放大。

这些是未 floor 码值的误差界。只要输入候选恰好靠近整数阈值，0.0087LSB 的连续差也可能导致最终 floor 输出相差 1code；不应把小于 1LSB 的连续界误写成 bit-exact 全码一致。ADC2 量化、offset/RTE 和外部标定误差预算需另行相加或按照其统计关系评价。

A.6 结果资格及模型覆盖仍需注意

dout_valid 是完成通知，不自动等于“本样本有效测量”。acc/gain 错误时 word 沿用前一合法样本，当前 ID/flags 仍更新。上位机必须保留 ID 与 flags，否则一笔无效转换会看起来像前一笔数据重复。历史 sticky 也不能代替当前 flags。

模拟 adc2_over/rdac_ovf/ra_sat 与 adc2_dec 的 numeric ovf 不同。当前顶层 sar20_digital_core.sv:680-706 把模拟故障与被捕获 context 关联后进入 sticky 状态，但五位 dout_flags 不含单独的本样本模拟故障位。若未来要逐样本评分、discard、闭环训练或设备在线故障诊断，应增加明确的同 ID 模拟质量 metadata，或规定能无歧义恢复其关联的事件接口。当前 sticky 说明“发生过”，不够说明“具体哪笔数字输出可用于标定”。这是接口/验收建议，本次未将它标为新的已证实默认 RTL bug。

静态校正无法替代输入 settling、参考 settling、时钟 skew、泄漏/记忆、瞬时开关注入、非线性 RA 以及 AZ/ADC2 带宽噪声的验证。原文 [00] p1、PPT32-35 已指出这些误差；W/O 恒定拟合把它们“吸收掉”只在特定训练信号条件下偶然成立，并不能支持全频率/温度/输入幅度结论。

A.7 综合风险优先级与可评估改进

A.7.1 已可推导的主要成本

权重 FF 候选 62,316；上下文约 1,422；配置约 232；重构 stageA 约 423；除法器约 325/329；输出约 63。重量级成本是系数保存和物理归约，不是有限状态机的状态 bit。on 归约物理树按 1278 项布线，生产总和采用 18 行缓存，但 on-tree 仍约 11 层组合加法；物理 active/mask 分发、权重叶子扇出、adder placement 和 rail 最后加减都可能构成长互连。

这些估算不包含 RTL 顶层其他模块，也不能直接换算为 ASIC 面积或功耗。wire[63:0] 加法的声明不等于每个节点都真的需要 64bit 全加器，零扩展/固定 padding 可使部分节点缩窄；反过来，系统数学上的

“最多 8 行活跃”不一定被综合器从二进制 decode 推导为每条进位的范围约束。应查 mapped cell/netlist 而不是用数学上限冒充映射资源。

A.7.2 建议顺序

- **先收紧语义说明：**写明片外训练/片上重构、增量 RTE、真实有效 W 包含级间增益、cfg_ready 的含义、sampling/quantizer/ 双 dither 区别、同 ID 质量标志。
- **导出侧建立范围证据：**对实际校准系数、合法 slice 集合、sampling mask 和 I 边界，报告 minG/maxG 及 6 个 op 的 range margin；小 G 需同时检查 Q30 系数误差放大，不能只验 $G > 0$ 。
- **用既有真实 STA 定位数字结构：**先检查 ID→active/physical_on→on_tree/row_tree/column→rails_s 路径及 fanout；把物理行相邻放置、局部归约、mux/adder 结构作为单变量实验。新增 pipeline 需把 ID、F、O、I、G、T、R 与异常全对齐，并重新验证 P5/P7 的 16 拍预算。
- **优先评估存储带宽：**FF 全表方案简单且可读，但成本很大。banked SRAM/BRAM、系数压缩/差值、精确前缀缓存必须分别给出误差证明和端口/帧预算；禁止靠删高位、减弱 overflow 或近似除法获得看似低面积。
- **优化 divider 不能只改展开数：**P5/P6/P7 要相同输入/时钟/约束对比，记录局部 critical path、busy 周期、重构接受间距、全顶层开关与 flags 对齐；P6 需要覆盖当前 runner 未默认注册的中间选择。
- **双 dither 应作为明确的新功能里程碑：**先用原始图把各分量单位/注入节点/数字移除边界写成契约，独立电荷求解器与 holdout 给出闭合，再扩 RTL 上下文/接口和拟合激励。当前已有单路径计算结果不构成这个里程碑的证据。

本轮结论足以把目前工程的校准数学、功能与潜在综合电路解释清楚；它不把原文未披露的细节填成事实，也不以 CI 成功代替物理实现验收。

附录 B 控制、采样与专利原理详解

审查对象为 71935ab54238c7ed638f5fa66c5ffb58e10287bb 的当前 RTL。原文身份以本目录 `input_manifest.json` 为准。本文直接查看 [00] PDF p1/p2、[00_1] slides12/19/24-26/30/31/34/35，以及 [09] Fig9/10、[10] claims、[11] claims、[12] Fig8 与正文/claims、[13] Fig2/6/11/12 与 claims、[14] Fig2/8-11 与 claims 原始页面。OCR 仅作检索，图是原文依据。当前生产源码未改动；新增有限见证是外部审查附件，不能冒充新综合、STA、模拟或形式等价证据。

B.1 判断必须分四层

- **原文明示的架构**：两套 coarse quantizer、共享 Flash、独立 RDAC、18 个 residue slices 中 8 个采集/8 个转换/2 个备用；coarse 为 9-bit；RDAC 跟随已决 SAR 码；共享 RA/ADC2；相同 TP 关键下降沿及本地 EN/hold-low 支路；粗参考预充电 → 准确外部参考；dither 范围增强 2 bit；slice 与 horizontal/vertical DEM。
- **当前工程实现**：3-bit Flash 种子 +6 次同步二进制 SAR 决策、12-bit 同步 ADC2、16-clock 帧、63+8 单位展开、LFSR 及确定性状态序列、扫描式 8/18 选择、±1 零和 bridge、Q 格式/配置 epoch/数字回读。9-bit coarse 本身不是工程猜测；具体基数、逐拍控制和 ADC2=12-bit 是工程选择。PPT “>12b AC matching” 是 SADC 与 RDAC 匹配，不能据此认定 ADC2 是 12-bit。
- **已有但限定范围的诊断契约**：模拟 bad 以独立 sticky 保存；每结果 5-bit flags 只记录数字算术与 clip；宏比较器 valid/data 必须同步；模拟错误读回须保持到 quiet 观察沿。上述契约不是完整模拟错误逐样本账本。
- **尚未完整覆盖或模拟宏承担**：论文 dither 两端不同范围、专利 tracking 预设、动态 ADC2 采样带宽、晶体管级 AUX/参考/RA/非交叠/level-shift/共享关键沿的物理实现。专利引用不能证明论文实际采用每个可选实施例。

B.2 当前逐沿数据流程与真实预算

所有 phase 指上升沿前的旧相位；NBA 后安装下一相位。`sar_structural_ctrl.sv:281` 的 `recon_start` 是组合 wire，而不是 phase15 分支中注册的 NBA 信号。`recon_core.sv:250-260` 在该 pre-phase15 沿直接接受 Stage A；下一 pre-phase0 沿才替换 fine context。因此不能把结果接受挪到下一 phase0，或把整帧 16 拍无条件设为所有路径的 multicycle。

旧 phase 沿	该沿的数字行为	NBA 后状态/归属	审核位置
15→0	TP 寄存器拉低；上一笔 fine context 由当沿 Stage A 接受（如 launch=1）	phase0 quiet 窗口，fine context 仍旧	<code>analog_phase:42-47</code> ； <code>structural:281</code> ； <code>recon:250</code>

旧 phase 沿	该沿的数字行为	NBA 后状态/归属	审核位置
0→1	quiet_sample 冻结当前 acquiring dither/injection; 旧 residue packet 转为 fine packet; coarse bank 翻转	新 fine context、fine/acq 读回 bad 已冻结; 两个 SAR 尚未 start	structural:315–320; context:64–68
1→2	旧 acquiring slices 晋升 converting; 从补集选下一 acquiring 组; sharedFlash 种子启动选中 coarse; 上笔 context 启动 fine	coarse busy、trial MSB 待比较; fine busy; acquisition EN 更新; DEM/dither 取旧输出后推进	pool:66–81; structural:122–165/322–328
2→3	coarse 第 1 次决定; RDAC 此沿先装上一沿 start 产生的已决 seed	resolved 更新, 本次 accepted bit 待下一沿装 RDAC	trial:54–75; structural:236–250
3–7	coarse 继续低 6bit 逐次比较; fine 继续 12bit 比较	旧 resolved_valid 驱动 RDAC, 同上 trial 不直接驱动 RDAC	
7→8	coarse 最后一次有效比较可使 done NBA 变 1; registered coarse cancel NBA 变 1	coarse compare enable 关闭, 最后 resolved 已就绪	structural:312; trial:69–75
8→9	读取旧 coarse_done; 装最终 resolved 至 RDAC; coarse SAR 同步取消	coarse_ok 冻结; ref_precharge 关闭, 准确 reference 尚未打开	structural:238/330–332; phase:44–47
9→10	冻结当前 RDAC 物理 ID/掩码/轨/injection 及 rdac_over; 准确参考/RA 开始	residue packet 属当前样本, fine packet 仍前一笔	context:53–57; phase:45–47
13→14	fine 最后一次有效比较可 done; fine acquisition 注册打开	fine_done NBA 变 1, fine cancel NBA 变 1	structural:307/313; trial:69–75
14→15	读取旧 fine_done/fine_resolved 并锁存 fine_code	fine_ok/code 稳定; 细 SAR 取消; phase15 组合 launch 可为 1	structural:334–337
下一 15→0	Stage A 接受冻结 fine packet 及 fine_code	context 不会在此沿被换成下一笔	structural:281; context:64; recon:250

在期望 ASIC640MHz 时钟预算 T=1.5625ns 下，以下只是**源码逐沿换算**，不是时序或模拟实测：

窗口/事件	精确时钟距离	预算换算	能否等同论文
coarse start pre1→done NBA pre7	6T	9.375ns	不等于论文约 7ns coarse conversion
coarse start→ 上游看到 done/最终 RDAC 装载 pre8	7T	10.9375ns	包含 NBA/driver 的一拍跟随

窗口/事件	精确时钟距离	预算换算	能否等同论文
TP 下降 pre15→ 随后 2T coarse start pre1		3.125ns	Flash seed/start 前数字等待
TP 下降 →coarse 8T done NBA		12.5ns	对采样沿的完整数字延迟
TP 下降 → 最终 9T RDAC 装载		14.0625ns	不是论文 7ns 的 RDAC 已决过程
Flash acquisition 重新 2T 打开 pre1→post2, 距 此前 TP 下降		3.125ns	不能支持论文 Flash<1ns 返回的声明
新 acquiring_mask 安 14T 装 pre1→ 下一 TP 下 降 pre15		21.875ns	帧为 25ns, 但该使能可用窗不能直接称整 25ns 采集
新 acquiring_mask 安 15T 装 → 下一 quiet 数字 观察 pre0		23.4375ns	与真实 TP 关键沿仍有 1T 差别
最终 RDAC 装载 1T pre8→residue packet 捕获 pre9		1.5625ns	是数字上下文裕量, 不证明模拟建立
准确 reference/RA 注 6T 册打开 pre9→TP 下 降 pre15		9.375ns	真实采样宏若由 TP 关键沿关断, 建立预算取这里
准确 reference/RA 注 7T 册打开 →quiet 数字锁 存 pre0		10.9375ns	数字观察晚 1T, 不能无说明代替模拟采样时间
fine context 更新 15T pre0→Stage A 接受 pre15		23.4375ns	仅相应稳定 context 路径候选; 尚未实施 MCP
fine_code 锁存 1T pre14→Stage A 接受 pre15		1.5625ns	不可跟着 context 设成 15 拍

原文 [00] Fig9.8.1、PPT12 的完整周期采集和约 7ns coarse、Flash<1ns 要求与上述同步安排不相同。即使 ASIC 数字 STA 后续达到 640MHz, 也不能由此证明采样带宽、Flash 返回、RDAC 建立、RA/参考 20bit 精度或论文指标已经复现。模拟宏应给出对应控制边界的真实采样关断时间、门极本地时序及建立曲线。

P_RESIDUE_CAPTURE 和 P_REF_ON 只移动部分参考/AZ/context 事件。合法条件为 capture>=9、ref_on>capture、ref_on<16 (analog_phase:22-24), 而 coarse_deadline=8、fine_deadline=14、launch=15 保持固定:

- capture 延后使最后 RDAC pre8→capture 的数字距离为 (capture-8)T; 准确 reference 打开沿是 pre(ref_on-1), 距最终 RDAC 为 (ref_on-9)T。
- ref_on= capture+1 时, 捕获 context 与开启准确 reference 发生在同一上升沿, 但 context 捕获的是数字开关决策, 不是已经建立的模拟余差。

- ref_on 增加会压缩参考/RA 到下一 TP 下降的窗口: $(16 - \text{ref_on})T$; 例如 ref_on=15 只有 1T。参数合法性不是模拟裕量通过。
- 不能仅移动 P_REF_ON/P_CAPTURE 而把细 ADC 的 12 次判决窗、quiet 末端读回、deadtime 及实际 sampling edge 认为自动闭合。

B.3 原文机制到 RTL 的逐项判定

来源与原文定位	原理	当前对应代码 (当前行号)	结论/条件
[00] p1, Fig9.8.1; PPT12; [09] Fig9/10	小匹配 SAR 决定, 大 RDAC 跟随已决结果、共享 RA	structural:122–142 两 coarse; 236–250 driver 跟随 resolved_valid; trial:34–38/60–75	架构对应; 当前同步 binary 控制不是原芯片晶体管/异步握手公开复刻
[00] p1; [09] claims1/6/14/18–20, PDFp32/33	匹配 slice/量化器与 residue 路径	两量化器 trial 输出与 RDAC 物理开关输出分离	匹配电容/晶体管比例与 hold/CF 完全外部; 数字“分端口”不足以证明电气匹配
[00] p1, PPT12/30; [11] claim15, PDFp47	动态 8-of-18 且保留 2spares	pool:36–49/66–81; slice_alloc:84–91 只兼容 0..15	结构模式因果所有权对应; PRNG+ 固定扫描起点是工程策略; 不声称均匀全部 8-of-18 组合
[00] Fig9.8.2; PPT19	相同 TP 关键下降沿、本地串联 EN、hold-low; 15×Nyquist DAC BW (PPT)	phase:33–47 注册 TP; structural:105–107 acquiring/hold-low; 323 coarse EN	只实现宏控制。共扩散/位置、时钟树偏差、MOS 级关闭时间/BW 须模拟/布局证明
[00] p1dither 句; [10] claims5–12/17–19, PDFp35/36	quantizer 与 RDAC 可用不同 dither 范围, 论文增强 2b	structural:199–207 两个 Q 端口; 214–223 反号同一 current_dither; sampling/quantizer 配置互斥	明确论文未闭合项 ; 没有不同 dQ/dR 与 fractional/bit-split 端口, 不能用当前三模式回归声称覆盖
[10] claim1/16, PDFp35/36	RDAC 采样独立 dither、Q 不必全收到 dither、后续补偿	structural:205–207 acquisition rails; 225–233 current rails; context 冻结; 校正采样掩码	sampling 模式为相应数字抽象; quantizer 模式是另一种注入/反号命令, 不能冒充同一实施例全部要件
[11] claim1/17/20, PDFp46/47; PPT30/31	共享 main shuffle、额外 sub 相关 bit 跨 main, 二维旋转与 binary/unary bridging	dem_addr:65–103 二维闭式; swap:93–109±1 零和交换; unit:55–65 物理掩码; sid[8] bridge 约半状态	定性层次对应; 63+8 每 slice 不是论文图中 8×8 总体 6bit 阵列的逐晶体管数量复原; ±1/四正四负是一种工程实现
实际附件 [12] US10707889B1 Fig8, PDFp10/12/ 13claims1/12/23	tracking 阶段先用另一 ADC 最新 (可部分/加权) 转换信息预设待 acquire ADC	pool 只有 acquiring→converting 所有权; trial start 只用 Flash seed; 无 cross-bank history preload	专利覆盖缺口 ; 不能仅因论文引用判定论文芯片必须采用这一实施例。论文 p3 参考 [12] 编号疑似笔误须另行登记
[13] Fig2/6; claim1/9/12, PDFp16	旁路输入 RC, AUX 给寄生/BG/boost 充电	structural:103–106 aux_charge_enable= acquiring_mask	只是控制标签; RTL 不含 VIN_AUX 电压节点、boost 储能/非交叠/RC 绕开; 这些在模拟宏

来源与原文定位	原理	当前对应代码（当前行号）	结论/条件
[13] Fig11/12 (PDFp10/11) 与 p16 描述	可选 AUX 同时/分开为采样 电容预充电	无附加 <code>sampling-cap-precharge</code> 端口 或路径	该实施例未完整实现；不能把 一般 <code>aux_enable</code> 称图 11/12 全部复刻，也不必无依据把所有 有替代实施例同时拼进论文
[00] Fig9.8.3; PPT24–26; [14] claim1/8 及其它实施 例	coarse reference 充电， residue 阶段连 accurate Vref，内部比较/控制或慢放 大器/储能方案	phase:46/47 两个 registered reference EN 及死区	对论文 phase-level 控制有对 应；没有阈值补偿、内部 Vref 反馈、比较器/充电 PMOS、 battery cap 等模拟实现，专利 替代结构需选型
PPT34/35	gmR+OTA、C_AZ 及 ADC2 BW 先宽后窄	<code>ra_az/ra_amplify/fine_</code> <code>acquire_enable</code>	PPT35 的 S1 为 AZ、S2 旁路 R_BW 给宽带建立、S3 经 R_BW 给窄带降噪； <code>ra_az</code> 表 达 S1， <code>fine_acquire</code> 只是采集 窗口，没有独立 S2/S3 控制。 可由模拟宏内部定时，但当前 RTL 接口和测试不证明该切 换，需内部时序模型或新增档 位控制

参考号注意：根审查直接查看论文 [00] PDFp3 后发现参考 [12] 印为 US10,797,889，而附件标题/作者/编号是 US10,707,889B1。tracking 判断依实际附件及原 claims；不要静默改原论文打印值，亦不要写成编号完全一致。该项需保留两种值并注明疑似文献笔误。

B.4 每模块功能与综合电路估算

下列为声明状态 bit 及静态结构估计；**不是 mapped FF/LUT/gate/面积/功耗报告**。综合可常量折叠、共享、合并等价 FF、裁剪观测端口。未看到当前模块级综合报告，不能报精确 PPA。

ctrl_fsm:83–113

功能与边界：兼容模式 16 拍节拍，不能套到结构模式

状态与组合结构：默认 4bit 相位 +32bit 计数 =36 声明 FF；计数加 1、比较器、16 路译码/onehot 移位常量化

可能综合/布线问题与建议：`sample_idx` 加法/控制扇出；`P_STRUCTURAL` 为 elaboration 常量，检查不用的兼容逻辑确被 trim；不要把组合 phase decoder 接模拟门极

analog_phase_ctrl:28–57

功能与边界：结构模式相位和 registered 模拟宏 enable、quiet/advance/capture 数字脉冲

状态与组合结构：4bit phase+5controls=9 声明 FF；小增量器/比较译码

可能综合/布线问题与建议：`ref/AZ/TP` 高扇出会需缓冲和本地宏时序；注册并不能证明钟边沿/enable 跨模拟后无毛刺或 deadtime 在 PVT 下够用

sar_trial_ctrl:24–75

功能与边界：flash seed、trial 与 resolved 分开、cmp_valid 推进、deadline cancel

状态与组合结构：2*P_BITS+clog2(P_BITS)+3: coarse25×2, fine31, 共 81 声明 FF; 变量 bit write 与 next trial onehot/移位 mux、小减 1

可能综合/布线问题与建议：动态 bit-index 译码与 bit 选择 mux; 保持 resolved 输出只描述 accepted, 不能把 trial 直连 RDAC; 动态比较器 reset/eval 脉冲需宏补足

sar_structural_ctrl:283–344

功能与边界：coarse current/fine previous 双事务, bank/dither/context/ 错误对齐

状态与组合结构：自身 143 声明 bit; 另含上述子模块; 32bit sticky error 只部分低位实际用, 可能 trim

可能综合/布线问题与建议：enable/reset 与 load_rdac 多扇出; coarse/fine deadline 固定, busy start 被拒; error overwrite 有优先级但不是异常 FIFO, 不保留所有 fault IDs

slice_pool_ctrl:18–81

功能与边界：上 period acquire 晋升 convert, 从 10 个补集选 8 个, 2 个 spare 参与

状态与组合结构：IDs80+mask36+PRNG32+sampleID32+cursor5+primed/valid2=187 声明 FF; 8 展开 LFSR 反馈; 18 候选 dependent 扫描、count 索引写、常数 mod18

可能综合/布线问题与建议：scan/count/动态数组写可能形成长组合链; candidate/count 为 integer32bit 须查看综合是否精简, 不能假定 for 是 18 拍 FSM; 可预排下次 selection 或并行 prefix 选择, 但保持因果所有权/ID 序列并验证

slice__alloc:69–90

功能与边界：兼容静态 0..7/8..15 轮换, 16/17spare 不用

状态与组合结构：n32+seen1=33FF; bank=n[0]; ID 常量译码

可能综合/布线问题与建议：成本极低, 但不是完整 18pool; 不要为了省门默认切回该模式后仍称完整动态 shuffle

dem_state_gen:73–94

功能与边界：两 bank 独立 sid, 旧 sid 先使用再 +433 mod512

状态与组合结构：18FF, 2 个 9bit 常数加法器 +enable/load mux; mod512 截位无通用除法

可能综合/布线问题与建议：sid 广播到 63+8 图案; 保证每 bank 走 512states, 不能全局每两 sample 更新造成半空间

dem__addr__gen:65–103

功能与边界：physicalID→logical thermometer position, 8×8 旋转过滤 cell63, sub 环

状态与组合结构：0FF; 输出 378main+24sub=402bit; 63 个 cell compare/correct, 常量 3bit row/col 减法可共享为 8 类; sid 切片 + 模 8 截位

可能综合/布线问题与建议：rh/ch 扇出多、71logical 结果给 8 活动 lane 比较; p/8 与 p%8 为 gen 常量, 不能误估成 63 个动态除法; 不能改为 mod63 一维环

dither_gen:36–75

功能与边界：32bit LFSR8 步展开，映射 [-2,2] 端点半概率

状态与组合结构：32FF；默认 D2 raw%8 取低 3 位、valid 恒 1、加 1/右移/减 2；8 步反馈 XOR

可能综合/布线问题与建议：不需要 DSP/通用除法；默认 PMF 与 PCG 序列不同。若单独改 D 为非 2 幂且 valid 可 0，caller 必须按拒绝契约重抽，当前结构默认 D2 不触发该问题

swap_decode:67–109

功能与边界：coarse 与 signed dither 组合、范围 flag、clip、8lane 零和 bridge、主子计数

状态与组合结构：0FF；默认 UNITS_PER_LSB1=1，不产生一般乘法；signed18bit 加/范围/clip、8lane±1、bit slice 除 8；rank mod8 低 3bit

可能综合/布线问题与建议：resolved bank mux→signed command→clip→bridge→unit compares→scatter 是一条连续组合链，须看 coarse-update 到 driver STA；宽 integer 表达式最终能否收敛看 mapped 报告

unit_therm:55–65

功能与边界：physical permutation+count→实际 ON 及采样 dither 轨

状态与组合结构：0FF；504main comparisons、64sub comparisons、4rail comparisons（默认几何）

可能综合/布线问题与建议：568 开关数据并行不是 568cycle；逻辑位置扇出 8、count 广播 63unit。共享相同 count 或局部译码可能减少面积/长线，但不可换成不同物理 unit 映射

rdac_drv:52–75

功能与边界：8lane 命令按物理 ID 散射到 18 行，load 更新其它 slice 清零

状态与组合结构：声明 $18 \times (1+63+8+4)=1368\text{FF}$ ；潜在 $18 \times 8=144$ 个 5bitID 匹配及每行 75bit 的 8 候选选择

可能综合/布线问题与建议：variable-index writes 可能降低为 priority mux/decoder；重复 ID 是“最后 lane 赢”，不能无证明改 OR。无共享时 $1350\text{bit} \times 7$ 个 2:1 mux 是 9450 个 bit mux 结构量级，仅粗略上限/形状，不是门数；load/reset/ID 匹配扇出可成拥塞；可显式 local 译码但须严格保持重复 ID 契约/完整回归

sadc_enc:40–60

功能与边界：comparator thermometer→popcount，共享 Flash 实例 P_B1=3

状态与组合结构：0FF；实际 7 个输入补 8leaves，7 个 tree add nodes、3 层深度；standalone default511input 对应 512leaves、511nodes、9 层，不是生产共享 Flash 资源

可能综合/布线问题与建议：未做 bubble/therm 合法性；current seed 依赖宏有效温度计及阈值正确。树无寄存，不能单独加流水而不调整 Flash 接收沿

cal_sample_context:32–68

功能与边界：current residue 数字 packet→previous fine 数字 packet，保留 ID/物理 mask/rail/injection

状态与组合结构：packet CW=709bit，双 slot1418+4valid/bad=1422 声明 FF

可能综合/布线问题与建议：上下文布线占控制侧状态大头；只在 capture/quiet 更新，可考虑专用稳定路径 budget，但可用 MCP 需验证 reset/clear/enable 及具体端点；fine_code 不在该 packet 且只有 1T

补充顶层与状态连接（校准数据通路其它模块由单独审查归档）：

模块/当前行	控制职责/综合结构	风险与契约
sar20_digital_core:556-619、638-667、680-707	按 elaboration 参数选择结构/兼容路径；将冻结 fine context、fine_code 送 recon；将外部模拟读回和数字结果组装状态。结构选择是静态 mux，应由综合常量裁剪	physical switch 多 bit 顶层输出若要求寄存全部会限制裁剪；各类 cfg_ready/epoch/clear 协调影响首笔启动，不能只凭子控制器波形签收全顶层；模拟 bad 未进入结果 5flags，top:686 仅 launch 门控入 sticky
status_regs:71-95、98-105	4sticky+2clip 共 6 声明 FF；4 个 OR 保持及 clear mux；err_code 低 26bit 组合透传，CLR_MASK 常量	clear 同沿优先于新异常，clip 不随 clear 清；不是 fault FIFO，不保留 ID，状态组合字段需按上游读回契约解释；虽小成本，可按产品诊断需要扩展带 ID 事件，但当前行为符合既有明确契约

默认结构控制域上述有状态子模块合计约 **3260 声明 bit**（143+9+187+81+18+32+1368+1422），不含顶层配置、校正数据通路和 weight_store，不把兼容 ctrl_fsm/slice_alloc 再算入。两个 context 与 RDAC 输出占 2790/3260≈85.6%。这能说明控制的主要状态存在哪，不能与历史全核 66492FF 做简单相加或相减。校准存储及归约的实测/估算另由综合审查归档。

B.5 关键模拟接口精度条件

Flash 高 3bit seed 在 sar_trial_ctrl:60-63 固定进入 resolved 高位；之后仅比较 bit5..0。若 Flash 输出跨 64code 区间错误，当前二进制 SAR 没有高位回溯/冗余修正。sadc_enc:22-24 对 bubble 输入只给 popcount，未检查合法性。这是在合法宏输入契约外的精度风险，不是“给正确 valid/seed 也会算错”的新 RTL bug。混合验证应扫描 Flash threshold offset、bubble、比较器迟到/亚稳及边界输入，明确宏如何提供可信 valid 和可接受 seed。

compare_enable 是 busy/cancel 派生使能电平（trial:32），不是动态比较器的 reset/evaluate 时钟。每比较周期的 trial 建立、evaluate、复位、有效码保持依实际宏定义。默认粗 SAR6 次与 fine12 次恰好占满 deadline；任一次 cmp_valid 丢失可导致该事务取消，不存在保持原 16phase 同时任意 stall 的裕量。下一帧可恢复不意味着缺失样本没有诊断问题。

采样 dither 与 quantizer dither 配置互斥。当前 sampling 通过专用 units 及 rails+input gain mask 校正；quantizer 通过 Q 注入同一整数与 RDAC 减码补偿。要新增论文 dR/dQ 机制，先制定电压与码单位、各注入点、数字去除归属，再更新模型/物理 ID 系数与 TB。不能直接把 current_dither<<2 写入 RDAC 而不相应修正残差与公共 inj_q。

B.6 模拟错误的有限诊断证据

实际链：top:575 输入 ra_sat||rdac_ovf||adc2_over → context:64-68 在 quiet transfer 冻结，与 capture 时 rdac_over 一起保存 → top:686 仅 launch_recon&&context_analog_bad 入独立 sticky（或数字 rc_adc2_ovf）→ status_regs:87-90 sticky 保持。dout_flags[4:0] 由数字校正模块输出，ADR0018:78-81 明确无 analogbad 字段；不存在自动按输出 sample_id 标记模拟错误的通路。

新增 control_minimal_witness/analog_status_boundary_tb.sv 直接例化当前 production cal_sample_context/status_regs，用与 top:686 一致的 launch&&fine_bad 接线，而非全顶层替身。Verilator5.020 零延迟 16 个检查/16 沿 PASS；CSV 保留全部输入、fineID/finebad、门控 event 与 sticky：

- residue capture 冻结 `current_bad=1`，下一 quiet transfer 后即使 input 低，finebad 仍 1；launch 沿正确置 sticky。
- analogbad 只在 quiet transfer 为 1，会正确冻结到该 ID；**不 launch 时 sticky 不置位**；下一个 quiet/context 可把坏 packet 替换成好 packet，此后好 launch 不能追报旧坏事件。
- analogbad 只在 capture 前后给一拍而 quiet 转移沿低，不进入 finebad。宏不保持至规定 quiet 锁存沿属接口契约未满足；不能据此指控模块应捕获所有脉冲。
- enable 下降同步清两个 context，但 sticky 只有 clear/reset 清。

建议把逐样本 analogbad 携带到提交或给出带 ID 的 fault 事件/计数；对于 deadline cancelled/recon_busy 拒绝，定义是在 context 生成时记 sticky 还是仅已接受输出记 sticky。扩大诊断不得改变正确码算术，也不应把 analog 越轨冒充 acc_ovf。此项为明确的工程诊断改进，当前约定已写在 ADR，不宣称新发现未满足旧契约的 RTL 功能 bug。

B.7 实际接受边沿的有限新见证

`structural_capture_trace_wrapper.sv` 只读包裹仓库现有 `structural_protocol_tb`，无生产/现有 bench 修改。它记录 1926 沿的 pre/postphase、quiet、capture、contextID、fine_code、wirelaunch，并以与 Stage A 同类的接收 FF 采样 ID。运行得到：

```
STRUCTURAL_PROTOCOL_COMPLETE frames=120 launches=57 expected_drops=63 checks=1920
decoder_perturbations=2
STRUCTURAL_CAPTURE_ALIGNMENT_PASS edges=1926 accepts=57 context_age=15 fine_code_age=1
```

每个成功接受都满足：prephase15、当前 context_valid、旧 ID 在该沿正确被 shadow FF 接收、context 更新距接受 15T、fine_code 更新距接受 1T。87 个正常 coarse done 脉冲在 prephase8 被观察，离 start prephase1 为 7T，因此真正 done NBA 发生在前一 prephase7，即 6T。这个结果排除了错误“phase15 注册 start→phase0 再接收”的解释。

该 wrapper 覆盖原 bench 的 120frames、coarse/fine 缺失决策、Flash 缺失、phase 译码负控制、末尾 disable/reset；**没有**全顶层配置 clear/re-enable、FF 路径形式证明、门延迟、完整重构或模拟建立验证。它支持时序推导和 MCP 候选分级，不构成添加 15-cycle 例外的签核授权。若提出 MCP，应对相应 context FF→StageA FF 列出精确端点和正常/首帧/clear/disable/re-enable 稳定性证明，并按目标工具定义校核 setup 及 hold 约束，fine_code 路径仍单周期。

证据入口为 `control_minimal_witness/result_manifest.json` 与本报告/见证清单外层 `control_audit_seal.json`、两个原始 run.log 与 CSV、wrapper/TB 源码；清单封存 26 生产 RTL 和源 bench SHA。所有本轮参数换算/资源估算以这些源码为准，不挪用历史 Vivado 报告的 head 身份。

B.8 封存与复现范围

`control_minimal_witness/execution_metadata.json` 保存两次编译/运行的工作目录、argv 和工具版本。编译 argv 使用参数数组保存实际换行/路径，避免 shell 字符串转义歧义；使用的 Verilator5.020 本地 wrapper 路径属于本机环境，移机时应将 argv[0] 替换为可用的同版工具并重建，不能直接把二进制当可移植交付。CSV 由 run 生成。结构测试 4 个 WIDTH 警告来自现有 bench 表达式，使用 `-Wno-fatal`，并将 UNDRIVEN/LATCH/UNOPTFLAT/SEL RANGE 作为 error；该事实没有被“全无警告”掩盖。两个 C++ build 中的未知 clang 警告组信息来自 Verilator runtime 头文件。

本轮只新增两个有限外部见证，不改生产 RTL、不改已有 bench、不再次全回归、不新跑 Vivado/STA/模拟。控制功能的正确有限场景、诊断契约的限制、论文时序/机制未闭环项、预计综合结构分开记账。所有原始 PDF、原始页图及 OCR 留在外部审查目录，不复制到开源仓库。

附录 C 全部 24 模块及综合结构详解

审查仓库: REPO。当前 HEAD: 71935ab54238c7ed638f5fa66c5fffb58e10287bb。逐文件阅读全文范围为 rtl/rtl_sources.f 的 24 个 SV 及两个参数头文件。生产几何是 18 个物理 slice、每个 63 main + 8 sub、8 个活动 slice。顶层源码默认 P_RECON_STAGES=7；实际历史全核综合/布线采用 P5。两者不能混称为同一个物理实现。

本文件没有修改生产 RTL、没有重新运行 Vivado/远程 EDA。配套 count_synthesis_structure.py 检查参数、关键源码锚点和 26 文件 SHA，计算手工复核过的结构公式，生成 synthesis_structure_counts.json。脚本是静态公式审计，不是 HDL elaborator；有限 token 检查与历史 71e7d5a017246340b9fa1f71cbbe99e20b6503f6 的 26 文件全部相同，不代替宏展开检查、形式等价或新版本物理签核。

C.1 本轮结论与证据等级

- **已测事实**: 历史 P5/25 ns 全核综合是 108,842 LUT、66,492 FF、20 DSP、0 BRAM、0 latch。完成布线后的核心 setup +0.946 ns、hold +0.052 ns；全部 OOC 路径 hold -2.278 ns、65,048 失败端点。核心通过不等于外部接口通过，更不等于 ASIC 640 MHz。
- **源码公式估算，且与测量吻合**: 权重存储及辅助位有 62,316 位候选 FF，恰好对应历史 u_wstore 的 62,316 FF，占历史全核 FF 的 93.72%。这是当前面积与时钟负载的首要结构问题。
- **源码结构事实**: 缓存 row_total 只替换 total-weight 大树；真实开关加权 on_tree 仍是 1,278 个物理单元叶节点、补齐至 2,048 叶、11 层组合树。当前算法尚不是一个小型、低带宽 SRAM 校正核。
- **已测事实**: 综合网表最差路径是 divider；真实布线最差路径转为 context-ID → rails stage-A 寄存器，互连占 data delay 的 77.875%。后续综合优化不能只减少算术表达式或只缩短 divider。
- **未实现候选**: context→stage-A 的受控发射/捕获可能支持精确多周期约束；fine-code→fine_r 仍为一拍。必须证明合法 CE/样本时序，再检查 setup 与 hold 的配对关系。当前没有用此候选宣称更高频率。

证据标签使用“源码结构/估算”“历史实测”“未知”。源码语句数量不等于门数、FF 位数不等于 ASIC 面积、层级统计不等于源模块独立成本、data delay 倒数不等于 Fmax。

C.2 逐模块功能与可能生成的电路

下表的状态位是源代码声明并被时序过程更新的位数，未做跨模块常量传播、重复寄存器合并、位宽裁剪、寄存器复制。子模块状态不包含在父模块“自身”位数中；不能直接把整张表相加作为全核 FF。结构模式的兼容路径会裁剪。组合中 integer/临时 logic、树边不会因为声明为 logic 就变成 FF。

adc2_dec:57-104

功能和捕获点: 后端 code→Q32 bin center, ties-to-even, 范围钳位；stage-A 接收组合结果

源状态位/结构估算: 0 FF；一个有效 13×65 位乘法，78 位结果、79 位加法/检查

综合注意点：固定除以 2^{13} 是连线移位和舍入逻辑；量程乘法仍是变量 $\times$ 变量。历史 4 DSP

analog_phase_ctrl:27-57

功能和捕获点：4 位相位计数，注册 TP/AZ/放大/两参考 enable

源状态位/结构估算： $4+5=9$ 声明状态位；历史 8 FF

综合注意点：ra_amplify 与 ref_accurate 同式可合并。模拟非交叠、level shifter 和驱动晶体管在宏外

cal_output_stage:34-79

功能和捕获点：完成沿提交 word/ID/flags；错误事件保留最后合法 word

源状态位/结构估算： $20+32+5+1+2+3=63$ 位；历史 63 FF

综合注意点：只有寄存器、小量资格门。不能删异常状态来提高吞吐

cal_residue_mac:33-88

功能和捕获点：stage-A 快照 $\rightarrow$ 受检分子/shifted/A1；全组合

源状态位/结构估算：0 FF；一个有效 64×64 位乘法；130/132/97/117/63 位中间量

综合注意点：高位零/符号扩展不等于物理 130×64 通用乘法。历史 16 DSP；移位常数为布线；宽加减与范围比较仍存在

cal_sample_context:32-68

功能和捕获点：residue_capture 保存当前 residue 决策；quiet_sample 转交前代 fine packet

源状态位/结构估算： $CW=709$ ； $2 \times 709 + 4 = 1,422$ 位；历史 1,422 FF

综合注意点：两份历史上下文是因果性所需；按冻结 ID/掩码/注入重构，不能读取新样本 live DEM

cal_weight_reduce:51-185

功能和捕获点：ID/开关掩码/实际权重 $\rightarrow$ sum_W、gain、rails

源状态位/结构估算：0 FF；见第 4 节五类树

综合注意点： $64/66$ 位组合路径及大扇出；row cache 没有消除 on_tree

calib_regs:80-157

功能和捕获点：三个标量及四控制位、完整性、原子 validate

源状态位/结构估算： $192+4+3+1+32=232$ 声明位；历史 204 FF

综合注意点：常量错误码上 28 位可裁掉；cfg_ready 锁定权重/标量；signed min<max 检查不能改 unsigned

ctrl_fsm:72-113

功能和捕获点：兼容模式 16 相位与样本编号

源状态位/结构估算： $4+32=36$ 位

综合注意点：P_STRUCTURAL=1 下使能固定为 0，死路径可裁；不能将其相位表解释为真实结构模式

dem_addr_gen:57-103

功能和捕获点：sid→ 二维 8×8 缺角主阵列及完整 8-unit 子阵列的反向排列

源状态位/结构估算：0 FF；63 个 6 位主位置、8 个 3 位子位置的组合结果

综合注意点：p/8、p%8 是生成期常量；mod8 是低位运算。1D mod63 环替换不等价

dem_state_gen:68-94

功能和捕获点：两 bank 独立 sid +=433 mod512

源状态位/结构估算：2×9=18 位；历史结构实例 18 FF

综合注意点：常数 9 位加法；没有通用 32 位 LCG 乘法器；DEM 是运行时控制，复位默认关闭不代表综合常量关闭

dither_gen:36-75

功能和捕获点：32 位 LFSR、8 步展开、整数 PMF 映射

源状态位/结构估算：32 位；默认 D=2 对 raw 取 mod8

综合注意点：默认无拒绝尾区间；参数若换成非 2 幂 D，常数余数映射成本变化且需统计/消费契约回归

div_floor:53-159

功能和捕获点：signed floor restoring divide, P_STAGES 位/拍

源状态位/结构估算：P5 329、P6 331、P7 325 声明位；历史 P5 325 FF

综合注意点：P5 每拍 5 级 64 位减法/借位与选择；末拍还含 floor 修正。见第 6 节

rdac_drv:52-75

功能和捕获点：load 沿将 8 组码散射到 18 个物理输出，其余清零

源状态位/结构估算：18+(18×63)+(18×8)+(18×4)=1,368 位；历史 1,368 FF

综合注意点：动态 ID 写是译码/优先 mux，不是多端口 SRAM；重复 ID 后者覆盖，越界忽略

recon_core:154-158,234-278

功能和捕获点：stage-A 快照 →MAC-launch→divider-run→commit

源状态位/结构估算：自身 32+3×64+2×64+66+5=423 声明位

综合注意点：不能把历史自身 295 FF 当成宽度证明；rebuilt/优化会移动与裁剪逻辑。ID、bad-slice 和 pending flag 必须对齐

sar_structural_ctrl:283-343

功能和捕获点：双 coarse SAR、fine SAR、bank/DEM/dither 及截止时刻

源状态位/结构估算：自身 143 声明位；子模块另计

综合注意点：recon_start 为 wire continuous assign (281)，不是 always_ff 产生的注册脉冲；错误码高位可裁，跨源归属会变化

sar_trial_ctrl:24-75

功能和捕获点：flash seed 后逐 bit compare-valid 决策

源状态位/结构估算：coarse 每实例 $2 \times 9 + 4 + 3 = 25$ 位；fine $2 \times 12 + 4 + 3 = 31$ 位

综合注意点：fine resolved_valid 未使用可裁 1 位（历史 30）；动态 bit-index 写是小型 decoder/mux，稳定 valid 后每拍推进

slice_alloc:64-94

功能和捕获点：兼容静态 A/B，0..15 使用，16/17 不用

源状态位/结构估算： $32 + 1 = 33$ 位；ID 为组合式

综合注意点：结构模式改用 slice_pool；不能混认完整 18-slice 随机调度

slice_pool_ctrl:18-81

功能和捕获点：上一 acquiring→converting，再从补集顺序挑 8；8 步 LFSR

源状态位/结构估算： $80 \text{ ID} + 36 \text{ mask} + 1 \text{ valid} + 32 \text{ ID} + 1 \text{ primed} + 32 \text{ random} + 5 \text{ cursor} = 187$ 声明位

综合注意点：18 步 count/candidate 优先扫描在**同一组合周期**展开，不是 18 拍；8 位 %18 为常数余数网络。历史 192 FF，不可凭声明位解释复制/归属差异

status_regs:70-105

功能和捕获点：四粘滞、两跟随状态，组合 status ABI

源状态位/结构估算：6 位；历史 6 FF

综合注意点：err_code 不在此保存；status clear 与新错误的优先级和 output_stage 不同，必须按接口用法解读

swap_decode:61-109

功能和捕获点：signed coarse+dither、clip、守边界的零和桥接、main/sub 拆分

源状态位/结构估算：0 FF；常数 $\times 1$ 、mod8、位切片可化简

综合注意点：签名/宽度转换曾是功能风险；桥接仅交换分布不改变 8 路总命令。不能将 int 临时宽度当成最终 32 位除法器

unit_therm:54-66

功能和捕获点：逻辑位置 < 计数 → 真实物理开关；dither 轨

源状态位/结构估算：0 FF； $8 \times 63 = 504$ 主比较、 $8 \times 8 = 64$ 子比较、4 dither 比较

综合注意点：比较器可能共享/重排；568 个逻辑比较不等于 568 LUT，也不能用 rebuilt 的 1 LUT 宣称基本免费

weight_store:66-145

功能和捕获点：物理系数、loaded bitmap、每行精确缓存、旧系数读回

源状态位/结构估算：声明 63,658 位；可证明裁剪后候选 62,316 位

综合注意点：同步 reset + 全表组合系数输出使 RAM inference 不适用；见第 3 节

sadc_enc:40-60

功能和捕获点：flash thermometer popcount，平衡树

源状态位/结构估算：0 FF；结构实例 7 comparator/8 leaf/3 层；standalone 默认 511/512/9 层

综合注意点：全核有一个共享 3-bit flash 编码，不是 511 comparator 的 9-bit flash；气泡/亚稳策略未由 popcount 解决

sar20_digital_core:173-229, 381-488, 546-551

功能和捕获点：cfg 地址译码、窗口/序列、profile 选择、顶层集成

源状态位/结构估算：同时声明两 profile 的自身 state 共 181 位，结构 profile 不全保留

综合注意点：P_STRUCTURAL 是生成参数，兼容 mux 可常量消去；原始两 profile 代码量不等于双核硬件复制；无 CDC 插入

C.3 权重存储、缓存及读口：面积问题的主因

C.3.1 位数可精确复算

每个合法权重满足 $0 < W < 2^{47}$ ，写入点又显式 mask (weight_store:140-145)，因此 48 位输出接口中的 bit47 在 reset 后恒为 0。生产数据有效位为：

- 系数数据： $18 \times 71 \times 47 = 60,066$ 位。
- 当前 epoch 写完 bitmap： $18 \times 71 = 1,278$ 位。
- 每行和位宽： $47 + \text{ceil}(\log_2(71)) = 54$ 位， $18 \times 54 = 972$ 位。
- 合计： $60,066 + 1,278 + 972 = 62,316$ 位。

未经裁剪的声明量为 $18 \times 71 \times 48 + 1,278 + 972 + 64 = 63,658$ 位。静态容量满足 $32 \times 128 \times (2^{47} - 1) < 2^{59} < 2^{60}$ ，故 production STATIC_SUM_SAFE=1 (66-67)，全局 sum_all 反馈从 accept 锥删掉。历史 shared_old_trial_synth/vivado.log:65-68 同时记录 ROW_BITS=54、3D RAM pattern 不支持、sum_all 被删除；out/utilization_hier.rpt:49 记录 62,316 FF。它是实际存储实现佐证，不是“猜测综合器也许会做”。

C.3.2 不是一份普通系数 ROM

w_q 是可重写的寄存器库；转换期间冻结，但综合时不能按某一次仿真加载的系数常量化。cal_weight_reduce:176-179 对所有物理叶节点静态连线、并行 gating/相加。每次接受转换前，最多 $8 \times 71 = 568$ 个有效权重参与 on/tree，总权重按 18 个缓存行选择；采样 dither 还并行使用 4 个物理列。当前向归约器暴露全表 60,066 数据位，访问不是“每拍读一个 48-bit word”。

若希望用 SRAM/BRAM，必须先设计明确的 bank/端口/时序，而非添加 ram_style 属性：

- 在新样本已知后，把 ID、DEM/开关掩码及 dither 冻结，确定每个 bank 每拍需要多少系数。
- 证明读取、局部相加、跨 slice 汇总和 MAC 可以在规定 capture edge 前完成；加入上下文 ID 和异常对齐。
- 为同步读延迟、read-during-write、loaded bitmap、clear 保留旧值的语义提供实现。
- FPGA 比较采用真实 BRAM 配置和完整布线；ASIC 比较采用真实 SRAM macro 面积、端口、延迟、功耗模型。

若采用最坏 568 项逐项直接读取的朴素方案，单口 47-bit 存储至少 568 拍；若每 slice 逐项读取 71 个系数，18 bank 各单口即使理想并行仍需 71 拍；这两个朴素方案都不能直接满足 16 拍帧。考虑更宽行、预取、多 bank 或预计算需要重新安排吞吐，不能以“容量只有约 60kb”推出低成本。

C.3.3 配置读回与行替换仍有组合代价

`old_by_slice[s]=w_q[s][u_idx]` (118) 形成 18 组 71:1 旧系数 selector，每组有效 47 位。全局 `cfg readback` 再做 18:1 行选择 (102)。理想二叉 mux 树分别最多 7 层、5 层；这是**拓扑估算**，映射 LUT/MUXF/共享逻辑后的深度需报告。

每行增量缓存更新是 `row_q[s]-old_by_slice[s]+wr_data` (120-126)，18 份 54 位串联 subtract/add。虽然每拍只写一个 row，源码 18 个本地算术锥仍都存在。共享为一份算术可省表达式，然而重新引入跨行反馈 mux 和布线，历史已在同类路径上付出严重延迟；优先以布局局部性与真实 STA 比较，不能自动宣称共享更优。

reset 直接覆盖 60,066 数据位、bitmap 和缓存；在 ASIC 需估算 reset/CE 高扇出 buffer、扫描与时钟负载。若改成只 reset bitmap 以缩减 data reset 树，必须证明 reset 后读回 ABI、缓存替换的旧数据、初次完整加载和可重复 clear 语义；这是行为变更，不能混入注释整理。

C.4 归约树、掩码选择和 fanout

组合子结构	叶/补零叶	拓扑深度	源 branch 表达式 数	仅删除补零后“两非零输入”合 并数
on_tree	1,278/2,048	11	2,047	1,277
production total_tree	1,278/2,048	原拓扑 11	branch 全部绑定 0 0；叶仍复用于 dither 列	
cached row_tree	18/32	5	31	17
4 个 dither column tree	每个 18/32	每个 5	4×31	4×17=68
mask_tree	4/4	2	3	3
signed rail_tree	4/4	2	3	3

还有 4 份 dither 条件取负、一个 sampling gain 减法，以及 `rails=total-2*on+signed_dither` 的两项加减 (185)。它们都是组合运算。**11 层“树层数”与 Vivado 路径的 40 或 110 “primitive 逻辑级数”单位不同，不能相减或互换。**常数 0、共同掩码、未使用高位及共享逻辑可进一步化简；上述合并数仍不是 mapped 加法器数量或门数。

物理 masks 先经 $18 \times 8 = 144$ 个 5 位 ID 匹配；对每个匹配路由 71 位逻辑开关到该物理行，逻辑选择关系有 $18 \times 8 \times 71 = 10,224$ 个 crosspoint。`invalid_slice` 额外有 8 个范围检查和 $8 \times 7 / 2 = 28$ 个重复 ID 比较 (79-85)。这些是源码关系计数。一个 ID 条件控制整行 71 个开关，`physical_on` 某位再控制 47 有效数据位，因此 narrow ID/mask 具有显著 fanout。

历史最差 routed path 是：

`u_structure/u_context/fine_slices_reg[1][3]/C → u_recon/rails_s_reg[65]/D`。

原始报告 `shared_old_trial_route_25ns/out/internal_max_paths.rpt:14-33`：data=23.914 ns, logic=5.291 ns, route=18.623 ns, 40 primitivelevels (21 CARRY4+19 LUT)。其中同一 path 的 IDnet fanout=81 (47)，匹配后 net fanout=72、route=2.434 ns (50)，`physical_on34_out[50]` net fanout=47、route=4.375 ns (59)。这些是具体路径证据，并非仅“总线宽所以应该慢”的推测。

建议按顺序比较：(1) 每个物理 slice 的 mask decode、系数 FF 与局部相加摆放在同一局部区域；(2) slice-local reduction→少量跨区总线；(3) 仅对实际 fanout cone 做受控复制；(4) 以 P5/P6/P7 预算研究归约/MAC 流水。全网 KEEP/DONT_TOUCH 可能保留糟糕共享和布线，应只在证实必要的位置使用。不能为了减少本表加法表达式而重新建立 8 份 $18:1 \times 48\text{bit}$ coefficient crossbar。

C.5 ADC2 解码与残差 MAC：两种宽乘法不能混为一谈

ADC2 乘法是 $(2 \times \text{code} + 1) \times (\text{max} - \text{min})$ ：code=12bit，奇数中心=13bit，signed 差值=65bit。结果 78bit 保存完整符号。默认乘积的有效输入是 13×65 ；源码显式扩为 78 位保证算术合法，不代表物理上必须 78×78 。之后除 2^{13} 是固定右移/低 13 位余数/半值比较/偶数规则，**没有运行时 divider**。

MAC 中 total_s*inj_r 是 64 位无符号 $\times$ 64 位有符号，先零扩 total 避免混合 signed 规则；声明 130bit 乘积，再扩 132bit。op1/op2 是常数左移。num 两项 132bit 减法，s197bit 加法，shifted117bit 资格检查构成后续路径。转换范围检查失败时仍完成并报告当前 ID/flags、保留合法 word；删高位“因为正常激励用不到”会破坏异常契约。

历史有效映射是 adc2 4 DSP、MAC16 DSP (hier:29,32)，并非 20 个独立逻辑乘法。vivado.log:462-463 保留缺少乘法后 pipeline 的工具建议；它表明映射 DSP 内部流水可能未启用，不能按推荐“4 层/16 层”机械添加拍数。正确做法是查看同一个 netlist 中的 DSP 端口/register 属性、阶段关键路径，再在固定帧预算内选择切点；新配置必须重新核算负数 floor、溢出资格及样本关联。

对合法默认 8-active 几何，选中总数最多 568， $\text{sum_W} < 568 \times 2^{47} < 2^{57}$ 。这是数学上界；当前模块仍以 64bit 接口及错误范围契约实现。综合器不能默认利用“8 个 ID 永远不重复”等运行时不变量；孤立模块也允许更大维度。任何进一步缩窄都需要证明全部允许配置和异常状态，不能只引用有效样本上界。

C.6 P5/P6/P7 除法与固定吞吐

P5（已测物理）

P_STAGES 级串联/拍：5

63 位 numerator 循环数：13

W_PAD：65

声明 state 位：329

接受 start 到 dout_valid 完整间隔：15

16 拍输出预算余量：1

P6（结构候选）

P_STAGES 级串联/拍：6

63 位 numerator 循环数：11

W_PAD：66

声明 state 位：331

接受 start 到 dout_valid 完整间隔：13

16 拍输出预算余量：3

P7 (源码默认)

P_STAGES 级串联/拍: 7

63 位 numerator 循环数: 9

W_PAD: 63

声明 state 位: 325

接受 start 到 dout_valid 完整间隔: 11

16 拍输出预算余量: 5

每级对 63bit shifted remainder 与 dv 做 64bit 减法, 以借位判断比较; 选择减后余数或原值, 串到下一级。只有一份组内硬件每拍复用, 不是 63 份除法器; 同样也不是 P_STAGES 个独立无依赖减法器。最后一拍还进行负数非零余数的 +1 / negation floor 修正。

P5 声明 state329bit 中有 padding/未使用高位可裁; 历史 P5 实际 325 FF。拓扑 stage 增大时周期数减小, 但单拍组合链更长; **P7 有 5 拍输出预算余量不等于 P7 更易满足高频率**。新增一个归约 stage 也必须对 busy、commit 同沿可接受下一样本、sample ID/flags、cfg_ready 下降取消进行回归。

历史 post-synth readings.json.worst_setup_path: rem_reg[0]/C→q_reg[60]/D, data14.312ns, logic8.404ns、估算 route5.908ns、110 primitivelevels。它是**估算互连**路径; 后续 route 的最差 endpoint 变化说明 placement/route 主导。不能用 1/14.312ns 或 1/23.914ns 报告 Fmax; 周期余量还包含 clockskew、uncertainty、setup/hold 及其他路径。

C.7 控制、动态索引与参数风险复核

C.7.1 本轮未发现下列默认 profile 处存在新的确定功能 bug

- weight 读: idx_ok 同时守两维, 非法地址内部安全读 [0][0]、外部返回 0 (95–103); 写 accept 同时守 wr_en、clear、cfg_ready、地址和数值 (109–111)。默认 STATIC_SUM_SAFE 裁全局和合法; row 缓存每次替换仍减去旧值, clear 不把旧数值误当 0。
- weight tree: 所有边为模块级显式 net 且 genvar 索引静态 (cal_weight_reduce:60–66,164–183), 不再通过尚未生成的层级节点引用; 这正是旧 Vivado 失联节点问题的针对性修复。
- divider: d 高位非零通过 dv_large 保留宽分母含义 (80–84), 没有直接截断错商; 末拍用 q_next 而不是旧 quo (145–151), 负数 floor 包含 remainder 条件。
- signed: ADC 差值多一位、乘法显式 signed/零扩, MAC 的 total 不被解释为负数, clip 比较双方 signed (recon:199–202)。参数/定点契约的更改仍需独立算术参考。
- SAR bit_index 在 start 初始化为未决 MSB, 每个 valid decrement 至 0 后 busy 清; 默认 9/3 与 12/0 不越界。非法内部 SEU 状态没有额外恢复协议, 不应把 reset 后正常轨迹的安全性表述为抗 SEU 证明。
- allocator: cursor 初值 8、shuffle 取 byte%18、关闭取 0, 因此正常可达 cursor<18; 扫描 candidate 在加 k 后至多减 18 一次, 从而 0..17; count<8 才写 next_ids[count]。这是依赖状态不变量的安全索引, 若未来开放 cursor 写入端口必须新增边界检查。

C.7.2 几个应作为工程风险保留的结构

- slice_pool_ctrl:41–47 的 18 步计数/优先写关系可能形成长组合选择链; integercount/candidate 源码 32bit 并不保证映射 32bit, 但不能假设工具已推成最佳 prefix 网络。需抽取实际 cells/路径, 再比较窄类型与并行 rank 计算; 分配器只推进一次/帧, 正确 CE 依据可能允许阶段调整。
- rdac_drv 重复 ID 采用后者覆盖, 归约器重复 ID 采用 OR 合并并标错, 两者并非同样容错策略; 默认 pool 应保证唯一性。对非法 ID 保护的有效性应分别测试, 不能只测 mask popcount。

- flash popcount 未做 thermometer 合法性/亚稳态处理；sync cmp-valid 是明确边界假设。真实模拟宏需满足 setup/hold 和 deadline，不因数字仿真理想 cmp-model 返回而自动达标。
- P_RECON_STAGES 顶层允许 5..63 是功能/帧下界守卫，不是该范围每一值都有合理组合 delay。P63 会单拍级联 63 级减法，是极不利高频结构；工程配置应限定已验证候选。
- cfg、rst_n、cfg_clear_valid、cfg_ready/enable 大量参与同步 reset 和 CE；没有时钟门控或 CDC。相位 enable 的注册可避免多 bitcounter carry 译码直接驱动模拟开关，但 registered 数字 enable 自身仍需外部宏/缓冲/非交叠签核。

C.8 多周期 STA 候选：依据必须是准确捕获关系

先核 wire/NBA，不按“每帧 16 拍”猜约束。sar_structural_ctrl:53 的 recon_start 是 output wire，281 为 continuous phase15 assign；顶层 launch_recon (386) 也是 wire，实例直连 (603)，recon_core:250-258 在当前 posedge 直接捕获。因此当前实现不存在“phase15 always_ff 生成 start、下一 phase0 再接受”那一拍延后。

上下文：cal_sample_context:64-67 在旧 phase0 quiet_sample 沿将 OLD residue 转到 fine_slices/main/sub/rails/sampling/injection；到旧 phase15 的 launch 沿 stage-A 捕获，正常运行相隔 15 个完整 clock 间隔。sar_structural_ctrl:334-336 在 phase14 捕获 fine_code，到 phase15 的 fine_r 捕获仅 1 个间隔。两类路径必须分别建模。ID/flags 元信息与数值路径的捕获也要逐项核对，不能用 wildcard 从整个 u_context 放宽到整个 u_recon。

Reset/disable 会清掉 fine_valid/phase 并取消重构；重新 enable 后首笔只有当前 residue 已捕获、下一 quiet 转交、fine_done 有效时才 launch。缺 cmp-valid 将 fine_ok/coarse_ok 置 0、取消该帧，不会凭空在较早 phase 接受。

控制独立复核运行了已有 structural_protocol_tb 的只读外部 wrapper：120 帧、57 次成功 launch、63 次 drop、1,920 协议检查；新增 1,926 沿 CSV 对全部 57 次成功事务断言 context-age=15T、fine-code-age=1T，通过。control_minimal_witness/structural_capture_trace.csv 和 structural_run.log 保存实际 pre/post phase、quiet、context ID、连续 wire launch 及 StageA 影子捕获。此 wrapper 没有例化 weight/recon 真实数据通路，不能将影子捕获等同 post-synthesis 捕获证据；reset/disable 末尾取消可见，但重新 enable 及完整 cfg-clear 未覆盖。还没有完成对所有合法输入序列、cfg_clear/re-enable、first-valid、recon-busy/cancel、实现 CE 和 ECO 后网表的形式证明。

实施候选应在以下证据齐备后才写约束：

- 对允许的 reset/enable/config 序列证明接受 edge 固定 phase15、context 最近更新至少 15 周期前，内部其他数据路径未形成更早更新/bypass。
- 冻结实际发射寄存器和捕获寄存器完整列表；核查综合后发生合并、移位、复制的 cell 名称，不凭 source 层级 wildcard。
- 为每个 MCP 精确推导 setup/hold 边沿（含-start/-end 及配对 hold）；不要只添加 setup 例外以消除 WNS。
- report_exceptions 检查命中数、覆盖、冲突；min/max 完整报告审查剩余 1 拍的 MAC、divider、fine_code、cfg 及宏边界路径。
- 功能等价/控制断言、SDF 或相应时序仿真、全场景 post-route STA 后才能验收；记录候选前后差异。

历史当前证据采用默认 1 拍核心约束，因此 25ns 核心通过是保守结果；候选并未执行、并未提供新的 Fmax 或 ASIC640MHz 结论。控制子审查的只读 wrapper 有限 trace 作为补充证据，与本节的未覆盖边界一起阅读。

C.9 资源与时序报告的正确解读

历史综合采用 `synth_design-flatten_hierarchyrebuilt` (`synth/run_vivado_ooc.tcl:42-43`), 会跨源模块重排逻辑。`utilization_hier.rpt:39` 把 40,580LUT 归到 `u_context`; 但对应 source 只有两份 packet 寄存器与捕获选择。时序路径也把归约 LUT 命名到 `u_context` (`internal_max:48-59`)。所以:

- 不能说“context 模块本身需要 40k LUT”。
- 不能说“`dem_addr_gen/unit_therm` 各 1 LUT, 相关译码几乎免费”。
- 不能把父/子行相加, 二次计数。
- 两个源码相同 coarse 实例 45 与 2,167LUT 的不同也不代表第二 bank 有不同 SAR 算法; 实际迁移/常量共享/归属需 cell 与 cone 分析。

可用事实是全顶层总数、原始 cell 清单、端到端点路径、布线状态、寄存器/时钟端点数和具有明确身份的 DSP mapping。PPA 比较必须采用同工具/器件/库、profile、约束、seed、活动窗口及完整时序可行性; 当前结果是基线, 不足以宣称对论文芯片/其他实现有面积功耗优势。

已有 cached P5 与 shared-old P5 历史记录也显示了真实取舍: `vivado_cached_p5/readings.json` 为 106,205 LUT、66,520 FF; 当前结构历史测量为 108,842 LUT、66,492 FF, 即 LUT +**2,637** (+**2.483%**)、FF -**28**、DSP 均 20。cached25ns 完整 route 的 core setup -0.280ns、hold +0.062ns; shared-old25ns 为 +0.946ns、+0.052ns。可报告该次布线核心 setup 由失败变通过, 同时 LUT 增加; 不能将“修复时序”包装成“全面积/功耗优化”。这是有身份的不同 source 单次记录, 不代替多个 seed 的受控统计, 也不能将旧实验源文件换成当前 HEAD 重新贴标签。

`run_vivado_ooc.tcl:56-68` 的 TIMING_MET 判据仅查询 max/setup WNS, 历史 post-synth WHS 仍 -0.264ns。因此 SYNTH_COMPLETE_TIMING_MET 只代表脚本的 setup 判断, 不能报告“综合 setup/hold 双通过”。最终 route 明确同时保留 REGREG_TIMING_MET=1、all-path TIMING_MET=0, 避免状态名误导。

full-mapped 历史 438 个 word/flag 输出、3,900 配置读回、7,680 协议检查、3 次 cancel 能证明受测 scenario 下功能一致; 它没有 SDF, 没有覆盖非零 flags, 没有检查内部 launch latency。不能把它用于证明宏 settling 或本轮 MCP 等价。

C.10 下一步排序与验收 (不给虚假的门数/频率承诺)

优先级	问题/候选	应交证据	可接受结论边界
P1	外部 OOC hold 未闭合、ASIC 缺库/宏/RC/MMMC	58 真实 port min/max budget、board/宏时序、正式 corner 集、不称全核签核全路径 STA	真实接口及 ASIC 依据具备前,
P1	62,316FF 寄存器库与宽读带宽	bank/端口/拍预算、SRAM/BRAM 模型、reset/cache/readback 回归、等价与同约束实现	减 FF 且闭合吞吐/接口后才报告面积收益
P1	ID/mask→on-tree→rails routed 关键路径	cone/cell 明细、fanout 报告、跨区线长/拥塞、局部摆放或树候选的完整 route min/max	23.914ns 不是 ASIC 延迟; 仅报告同平台实测改进
P2	准确 context MCP	source 边沿+有限 trace +全序列控制证明、精确命中端点、setup/hold 成对、ECO 后 STA	例外仅覆盖被证明路径, one-cycle fine/MAC/div 仍必须闭合

优先级	问题/候选	应交证据	可接受结论边界
P2	divider P5/P6/P7 及少量 pipeline 候选	同时测 critical path、FF/LUT/DSP、latency/ID/errors、16 拍输出 cadence	不按 latency 短推测 clock 快；不从 data delay 倒数给 Fmax
P2	allocator 优先扫描/输出 scatter fanout	可达索引证明、priority semantics、组合 cells/路径、受控候选	修改后保持 8/18 因果分配及非法 ID 策略
P2	同步 reset/CE/clock power	实际库扇出与 transition、电容、62k FF 数本身不等于 ASIC buffer/clocktree、活动注释功耗	area/power
P3	rebuilt source 归属与 setup-only 脚本状态	叶级 cells/cone 审计、明确 setup/hold 标签	不把层级标签当独立模块 cost

这轮审查没有以“没有看到新默认 profile 功能 bug”替代电路实现验收。已修复的源码连接、写入守卫与 signed 契约可以成立，同时当前存储带宽、组合归约、multiplier 流水、divider 链、配置读回和模拟接口仍是需要真实综合/STA/布线证据关闭的工程问题。