20 位／ 10 MS/s SAR ADC 数字模块

六个月任务书与数字验收要求

2026 年 11 月 8 日｜已有工程接手版｜定义任务，不新增签核结论

1 先明确你要完成的任务与 spec

最终目标：面向 180 nm BCD、20 位／ 10 MS/s SAR ADC，参考 ISSCC 2024 9.8 及相关专利，结合北大 VLSI 2025 的 CAAZ 机制；本阶段采用 SKY130HD 完成数字线性化与噪声抑制模块的 Python→RTL→GDS，交付效果图、可综合 RTL 及数字验收报告。

前 7 节是执行任务、spec 及签核要求；后面的技术说明沿多张原图解释电路动作、误差、数字算法和复现边界。

速率约定：10 MS/s 指原始转换；当前 CAAZ 按非重叠两笔合成一笔，正常输出 5 MS/s，20 位码宽不变。最终配对输出若要求 10 MS/s，需另定内部 20 MS/s 规格。

你接手的是已有工程。每个模块按 “行为效果 → RTL 逐笔验证 → 本模块 GDS 与时序” 纵向完成并交付，再进入下一模块；最后完成整体集成。先确认已有成果可复现，不重写已经对拍的模块。以下为计划要求，不表示已经完成。

学生逐步实操手册列出每个模块的代码、已有图、可复制命令和 GDS 入口。六个月进度较紧，以现有代码 / 工具可用为前提；若多角、等价或模拟绑定未完成，分别记录实际状态，不能用历史结果冒充通过。

阶段	要求你完成的任务	必交内容	截止与通过条件
模块一	切片调度 + DEM：补行为覆盖、复用 RTL，完成独立数字宏	四组效果图、逐笔对拍、GDS 与时序 / 物理报告	M1：完成本模块行为、RTL 与 GDS 交付
模块二	八片 dither：完成行为对照、RTL 验证与数字宏	扰动效果及端点图、逐笔对拍、GDS 与时序 / 物理报告	M3：完成本模块行为、RTL 与 GDS 交付；全幅另列状态
模块三	CAAZ：完成样本域效果、RTL 验证与独立数字宏	同带宽噪声图、错绑对拍、GDS 与时序 / 物理报告	M4：完成本模块行为、RTL 与 GDS 交付
整体交付	冻结整体 RTL，完成 SKY130HD 数字宏实现与验证	GDS、网表、SDC、SPEF、综合 / 时序 / 物理报告及摘要清单	M6：按第 6 节逐项验收；缺少项明确保留未完成

行为级验收边界：理想开关、电荷守恒、固定失配、理想 ADC2 和样本域噪声可以验证本课题算法；不以完整器件开关或模拟瞬态为前提。各模块在本模块开始时冻结接口，整体接口于 M5 冻结，旧 GDS 结论另行验收。

项目	已定基线 / 尚待冻结
速率与调度	原始 10 MS/s；18 片池，8 片采集、8 片转换、2 片空闲；CAAZ 非重叠配对 5 MS/s
码制与模型	前级 9 位、输出 20 位二补码；模型 ADC2 为 12 位 offset-binary、输入折算 ±100 mV，RA 增益 / 窗口在行为合同中明确，实际电路映射另记；码宽不代表 ENOB
时钟与接口	16 拍 / 笔时目标 160 MHz、6.25 ns；样本 ID、8 个有序片号、扰动及 AZ 代必须同笔；IO 时序预算待冻结
随机与配置	种子独立、非零；采集按使能推进，stall 保持；配置同笔冻结。权重与映射模式匹配，不兼容模式切换先暂停 / 清空并重载系数
算术与异常	沿用 Q28 整数重构及既有位宽 / 舍入合同；$k = c - U$，下溢拒绝；不得静默回绕、限幅或丢样
工艺与电压	当前数字库为 SKY130HD；±5 V 是模拟差分输入范围，不是标准单元逻辑输入电压；数字电压域单独约束
性能验收	必须报告 20 位 LSB 的 INL / DNL、SNDR / SFDR 及拒绝；约 100 dB 为讨论目标，条件与数值门槛由预算及模型 MC 冻结

2 接手基础与六个月路线

工作树快照：分支 20b10mtask，算法基线包含 bef5654 动态修复，既有物理包另绑定 66b2e2e；本次基于 aea7d1f 接手说明继续核对。以下分别登记能复用的代码 / 证据及缺口，不要求学生重新实现已有模块。直接获取学生交付分支，在仓库根目录执行说明中的命令。




图 1: 六个月任务与阶段验收路线

首周只做“版本 / 环境检查 + 已有数据回放抽查 + 接口缺口登记”。已有图先原样引用并注明来源，需理解绘图口径时可重绘；无需重新训练、重新生成全量码密度或重做旧版图。接口、算法、条件或证据摘要改变后，才重跑受影响的完整验证。

已有交付	证据确认到哪里	你还要补什么
调度、受限 DEM 及跨段候选	两份归档对拍零差异、源码匹配；本次 20 项测试和 65,536 组名义关系检查通过	核心电荷 / 码机制成立；按物理使用及效果补覆盖，不因逻辑相位分布要求重写 DEM
八片 dither 与重构	独立 dither 20,000 拍零差异；Q28 重构已有 16,384 笔及 4,096 中点检查，对应记录源码一致	已有等效负注入可用于行为验证；补全幅端点和输入覆盖，解释浮点 / 整数差异
CAAZ 与联合结果	数字控制 / 配对及共享 AZ 样本模型已有同带宽收益	补保持 / 增益、1/f 或慢漂移样本场景及数字握手；模拟宏不是行为验收前提
整体数字路径	有归档 PASS；两份整体记录的部分输入摘要与当前文件不一致	核对 RTL / 参数 / 向量，变化时定向重放；本次静态入口已重放一致，不重写模块或旧收据
动态模型	218 项 Python 回归记录，含 33 项动态检查；结构 / 数学核及条件输入图已验证	作为可选系统敏感性研究；不覆盖或否定当前静态行为结果，局部 128 码不外推全幅
SKY130 后端	模块一旧 GDS 及八片 / 整体旧 GDS 分别绑定各自源码和 TT 报告；模块一旧包独立 DRC / LVS 未运行	按各自摘要核对当前 RTL；模块三独立 GDS 未找到可直接复用的同版证据。新版本各自交付，多角、等价、电源完整性不能由旧包推定

身份核对涉及 on_chip 记录的 experiment.py 及 joint_noise 记录的 summary.json 摘要。本次行为静态入口、指标和训练均重放一致，未重跑 RTL。数字发布前按 RTL、参数、向量和约束的实际变化决定复验，不因文档依赖摘要变化无条件重做全部。

当前 Python 分为 map_fig11 受限映射与 map_fig21_bridge 跨段候选，八片实验的 fig21_dem 支路实际使用后者。其电荷等效及数字机制可进行行为验收，不要求先做 MUX 器件瞬态。代码复核还纠正了旧说明：Fig.11 本来标有 8C / 4C / 2C / C / C；主侧两个 1C 均可参与 DEM，恒低的是子阵列 dummy。 本次行为审计复算 24 组频谱、16 组线性度、四组 NLMS 训练及 CAAZ 四组，均与原结果一致。结合实际物理组后，逻辑起点分布不均未显示明显的使用劣化，不能判为功能缺陷，也不列为必须先修项。

3 模块一 M1：切片调度、DEM 与 LMS

复用：task1 中的调度、DEM 候选、RTL 和测试，以及现有片外 LMS 与定点重构工具。新增：冻结行为模型中的可交换单元和跨段补偿，补独立统计与覆盖验证。原文依据为 ISSCC 2024 9.8 Fig.9.8.1 / 3 及 US10511316B2 Fig.11、20、21。 已有 DEM + LMS 线性度改善可作为有效行为基线。后续重点为多种子、输入覆盖与整数 / RTL 维护；逻辑相位、物理使用及最终性能分开评价，不把单一计数当算法缺陷。




图 2: 已有静态线性度基线，供回放核对，不代表学生新增成果

已有 2% 失配、dither 关闭的峰值端点 INL：无 DEM / 无 LMS 655.668、仅 LMS 0.788、DEM + LMS 0.493 LSB20。条件为 ±3.671875 V 共同窗、256 个等权配对状态；不等于全幅单次无缺码。

必交图	怎样比较与验收
选片时序 + 单元使用分布	标出 18 / 8 / 8 / 2、样本晋升和 stall；转换组等于上一采集组，使用统计注明分母
DEM×LMS 四组 20 位 INL / DNL 与频谱	固定同一电容池、输入与可比控制，2% / 3% 分别报告；不能只给未校准图
训练收敛及冻结 / 留出	标明训练结束、冻结点、参考来源和独立验证；禁止用真实电容值充当已知校准系数

通过条件：独立电荷关系正确、同笔掩码与配置稳定、Python / RTL 整数对拍零差异；以 module1_bridge_top 为独立宏，交 GDS、同版网表与提取后时序 / 物理报告。历史 GDS 只在源码、约束及库身份一致时作为证据复用，否则重跑。发生收益不足时报告原因与代价。

4 模块二 M2–M3：八片 dither 及内部余量

复用：六位字发生器、八片注入模型、$k = c - U$ 命令、conv_sub+sample_sub 重构及独立测试。新增：完善已声明等效电荷模型的端点与时序，扩大输入 / 失配覆盖。依据为 ISSCC 论文 1 页、讲稿 17–18 页及 US10505561B2 Fig.3 / 19；专利七片示例与本工程八片分配分开标注。




图 3: 已有关闭 LMS 的 dither 对照，说明收益与代价需要同时报告

已有 DEM 开、LMS 关的 2% / 3% 静态例中，零宽内码由 434,691 / 396,727 降为 0，但峰值 INL 增大。当前全部字共同名义下限–4.855239 V，目标 ±5 V 端点问题尚未闭合。图是平均码密度，不是实际模拟开关验收。

必交图	怎样比较与验收
注入 / 去扰 + 同笔时序	画出 lower / upper、孔径、实际开关位图和数字补偿；逐项对照原文与工程选择
无 LMS、冻结 LMS 各自的 dither 关 / 开 INL / DNL 与频谱	固定 DEM、输入、失配池及训练合同；保留一个不使用 LMS 的独立对照
±5 V 输入的拒绝 / ADC2 超窗与内部节点图	分开标前级拒绝、后级越界及最终码；不能靠数字限幅恢复已经过载的样本

通过条件：同笔字 / 片号 / 掩码 / ADC2 对齐，独立整数与 RTL 一致；以 dither8_top 交 GDS 及同版网表和时序 / 物理报告。该顶层包含模块一调度和 DEM，不能与模块一宏面积直接相加；如抽成纯 dither 宏，须冻结新接口并另验。端点若越界，全幅功能标 FAIL；数字宏完成不能掩盖该问题。

5 模块三 M4：CAAZ 与三技术协作

复用：斩波相位、带 ID 的 AZ 请求 / 确认、两笔配对和现有联合噪声实验。新增：在样本域扫描保持 / 两相增益及相关噪声，验证异常和联合数字行为。依据为 Wang 等 VLSI 2025 C32-1 Fig.5 / 6；不要求学生设计 RA 或 CBIAS 模拟宏。




图 4: 已有声明噪声条件下的 CAAZ 效果，供核对等带宽比较方法

已有同为 5 MS/s 输出的交流误差 19.264→13.875 μV RMS，加入示例保持误差后 14.041 μV RMS。噪声及保持值为工程设置，不是真实电路测量。两点配对改变频响，不能把降低输出速率本身的收益归给 CAAZ。

必交图	怎样比较与验收
偶奇 AZ 更新 / 保持及数字配对时序	明确 RA 窗口、AZ 代、确认和样本号；每笔先重构去扰再配对
普通配对 / 斩波但 AZ 独立 / 共享 AZ / 保持误差的同带宽谱与 RMS	同为 5 MS/s、同带宽；固定 DEM、dither 及 LMS，分离普通平均和共享 AZ 贡献
保持误差扫描 + 三技术联合与错绑负例	偶奇可用不同片 / 扰动字；错相、丢笔、坏码、AZ 代错配被拒绝，不能输出看似正常结果

通过条件：整数 / RTL 逐笔零差异，AZ 请求与行为确认按同笔归属闭合；以 caaz20_pair 交独立 GDS 与同版时序 / 物理报告。现有 RTL 对拍可复用；当前 task2 物理脚本不支持此顶层，须新增或适配后端配置及约束，不借用整体顶层 GDS。误差假设和带宽条件须可追溯。

6 M5–M6：数字签核要求与最终交付

三个模块分别在 **M1** ／ **M3** ／ **M4** 交付 **GDS**；本节要求同时适用于各模块和 **M6** 整体。每次先冻结同一个版本的 spec、RTL、定点参考、约束及输入向量，再做实现。目标时钟为 6.25 ns；各模块开始前冻结所需模式、PVT ／ RC 角、IO 延迟、负载和不确定度。当前只有部分归档通过，本表是要求，不是通过声明。

检查	必交原始证据与通过条件
Spec 与需求覆盖	复用各任务 verification_plan，关联接口、测试及证据；位序、合法范围、吞吐 / 延迟、复位、stall、PRNG 和配置更新规则明确，无功能性未决项
RTL 与定点验证	语法 / lint、定向及随机对拍、断言 / 形式结果；逐笔零差异；覆盖边界、复位、清空、反压、运行中配置和非法 ID，lint 遗留逐项裁定
时钟 / 复位与 CDC ／ RDC	声明所有时钟域和复位释放；单域给结构检查依据，跨域给实现与分析证据；模拟结果提交须满足数字捕获合同
综合与等价	真实库的综合日志、单元 / 面积、锁存器与未映射项检查；RTL 到综合网表的等价证据；ECO 或流水修改后重新验证，不以回归替代形式等价
提取后 STA	交 SDC、Liberty ／ RC ／ SPEF 版本及所有必需角的 setup ／ hold；最差裕量均不小于 0，WNS ／ TNS 为 0；无未约束有效路径，例外有依据
物理验证	对最终 GDS 做 stream-out ／ in 完整性、DRC、LVS 及适用的天线 / 密度检查；明确规则版本、错误数和任何例外；只验路由器 DRC 不够
电源与可靠性	PG 连通、跨层 via 及逐实例必需电源脚检查；静态 / 动态 IR 与 EM 分别给活动、电流 / 规则、角和结果，限值按库 / 工艺冻结
功耗与发布身份	功耗注明实际活动、频率与角；GDS ／ 网表 / SDC ／ SPEF 和报告属于同一冻结运行，提供 SHA256、工具版本、日志及可重跑脚本

阶段效果图：数字宏版图全景；关键路径与时序裕量摘要；同约束下的面积 / 功耗对照（具备有效活动数据时）。这些图帮助评审，验收仍以原始报告为准。




图 5: 拟执行的数字验收链，不表示各环节已经通过

签核纪律：逐项标 PASS（通过）、FAIL（失败）、BLOCKED（缺前提）、NOT_RUN（未执行）或 PARTIAL（部分完成）。缺工具、规则、角或输入不能标通过；PG ／ IR ／ EM、多角 STA 或等价未完成时，不得宣布完整数字签核。历史控制顶层及含重构顶层 GDS 分别按其原始身份核对，不自动覆盖当前版本。180 nm BCD 另行实现，不能继承 SKY130 结果。

7 接口、首周动作与提交格式

模拟组给出 / 确认	学生负责形成的数字合同
电容连接、可交换组、辅助注入与参考轨	主 136 位 / 子 40 位及采样 40 位的实际映射、位序、极性和名义补偿；工程假设与原文分开
SADC / ADC2 有效时刻、RA 增益与窗口、超窗含义	9 位粗码、12 位 ADC2、32 位样本 ID、8 个有序片号及六位字的握手 / 延迟；错误不静默丢弃
捕获 / 保持、斩波及 AZ 确认、CDC / 复位条件	偶奇极性、AZ 代、状态退出、重启与配置更新；每个有源输入都有时序约束
可选的采集、参考与耦合预算	如开展系统敏感性研究则接入样本 / 等效响应；不作为三项算法行为验收前提，不承担模拟晶体管设计

已有数字时序：八片采集描述符在采集请求受理沿 N 后 N+2 发布；重构核在 E0 受理、E22 出结果。16 拍一笔是吞吐目标，不是单笔延迟。现有整体合同要求模拟宏在 N+15 前提交 ADC2，必须在接口冻结时与实际孔径、RA 时窗核对，不能据数字仿真声称模拟已满足。

权重模式合同：当前无 DEM 与 Fig.21 模式分别训练系数，dither 关 / 开在同一模式内共用冻结系数。不能把 “同一 LMS 流程” 误读为任意模式通用同一组数值。默认固定模式运行；更换不兼容模式时先暂停、清空并重载匹配系数。负例只说明配置必须匹配，不是 DEM 关闭本身的性能。




图 6: 系数组错配负例：正确配置均有约 103 dB，错装另一映射模式权重会失效；不是 DEM 关 / 开的公平对照

直接代码起点：task1 的 module1_bridge_top、task2 的 dither8_top、task3 的 caaz20_pair，以及 task_reconstruction 的 sar20_lms_recon。复用其模型、TB 和检查脚本；具体端口以各自 SPEC 为准。

首周：固定提交与工具版本，运行现有 Python 回归，抽查已有数据 / 图；查看模块一、dither 和重构匹配记录，再核对两份整体记录的物料身份，变化部分才定向重放。已有 RTL 不重复实现，旧收据不重签。只有相关输入或实现改变时，才重新训练并重跑相应实验。

每个模块均提交 “spec / 接口 + 行为模型与效果图 + RTL 与逐笔日志 + 综合网表 / GDS / SDC / SPEF + 时序 / 物理报告 + 摘要清单”；整体集成再交独立证据包。训练 / 留出分离，禁止用真实失配作训练答案。LSB20 统一为 $10/2^{20}$ V，所有图注明码范围、带宽、样本 / 命中数、LMS 状态与适用边界。

项目范围固定：ISSCC 的 9 位前级及 18 / 8 架构，三个数字工作包与必要的重构 / 集成。行为级以电荷 / 码关系、失配校准、样本噪声及数字对齐为主；复杂动态仅作可选扩展。本期不扩展 DSP、CICC 后级架构、模拟 RA 设计或片内 LMS 训练器。

参考：Bodnar 等，ISSCC 2024 9.8，论文 1 页及 Fig.9.8.1 / 3；US10516408B2（切片转换级）、US10511316B2 Fig.11 / 20 / 21（DEM）、US10505561B2 Fig.3 / 19（dither）；Wang 等，VLSI 2025 C32-1 Fig.5 / 6（CAAZ）。采集前 tracking、输入充电辅助及低功耗参考分别另见 US10707889B1、US10541702B1、US10826519B1；不因引用而声称已实现。原件和代码入口统一见仓库 README 与 references 索引。

原图与短句均按用户要求节选自其提供的原件，版权归原权利人；软件许可不覆盖原图。图页、文字页、裁剪与 SHA256 分别记录在 source_figures.json，不把原图中的电路画成已实现状态。

更新记录：2026-11-08，以 aea7d1f 工作树及归档记录编制；只新增接手文档、计划图及排版源，不修改算法、RTL 或实验数值。任务书定义未来验收，未新增任何数字签核通过结论。

8 技术说明：交织、量化器与残差 DAC 怎样分工




Figure 9.8.1: Front-end of the analog-interleaved ADC architecture.

图 7: ISSCC 2024 原论文 Fig.9.8.1，PDF 第 2 页、印刷 183 页：模拟交织前级及采集 / 转换 / RA 时序；© IEEE

沿原图读信号：VIN 同时服务小量化器和大残差 DAC。量化器先得到粗码，RDAC 按结果建立残差，RA 再把残差送 ADC2。RDAC 的 18 个切片不是 18 路独立输出 ADC：每笔 8 片共同采集，另 8 片共同形成上一笔残差，2 片留作重排资源。

为什么要交织：当前 8 片转换时，下一组 8 片可以跟踪输入；输入采集延长至一个原始周期。项目 10 MS/s 时 T=100 ns。固定的采集 / 转换两组容易把失配变成周期杂散，随机改变物理组可打散这些杂散，但也可能提高宽带误差。时偏和采样带宽不匹配仍需控制，不能只靠随机调度解决。

时序关系必须一起成立：转换组来自上一采集组；采样孔径之前控制字已稳定；本笔 ADC2 孔径与下一输入孔径对齐。16 个数字 tick 是工程分配，不是原文完整时序。原图的 RA 倍率和 ±3 V、40 MS/s 条件不能直接搬到本项目的 ±5 V、10 MS/s。

复现要求：学生复用现有调度器，交每片角色与样本 ID 随时间图，验证无重复占用、stall 不推进、同笔配置保持。模拟组给孔径、释放与 RA 时窗；数字侧冻结受理沿与延迟。资源组随机选择与片内单元 DEM 分别统计，不能混为同一个开关。

9 技术说明：Fig.11 电容网络与桥接权重




图 8: US10511316B2 原图 Fig.11，PDF 第 12 页；横放原稿已转正，节点和器件保持原样

结构：B0 ~ B3 由分段的 2C 单元表达，主侧还有 B4 与 S4 两个 1C；桥接电容把主节点和 B5 ~ B8 所在子阵列相连。S4 不是看到图就能固定当 dummy 的无关电容：其可切换用途和底板轨必须与模拟组冻结。

以下为静态线性网络分析，不是论文给出的模型公式。定义主 / 子总电容为 C_M、C_S，桥接为 C_B；节点 v_M、v_S 相对同一参考，右端 q_M、q_S 为对应电荷激励：

$$(C_M + C_B)v_M - C_B v_S = q_M, \qquad -C_B v_M + (C_S + C_B)v_S = q_S. \tag{1}$$

消去子节点后：

$$\beta = \frac{C_B}{C_S + C_B}, \qquad v_M = \frac{q_M + \beta q_S}{C_M + \beta C_S}. \tag{2}$$

所以子电容的作用不能只按名义二进制数相加，桥接与寄生会同时影响权重和增益。Fig.11 直接支持 C_B=C 及子阵列总 16C 的名义值；β=1/17 还依赖零寄生及连接前提，是推导值而非原文承诺的工艺参数。模型使用输入折算电荷域，足以验证静态权重和数字补偿；v_M 与 ADC2 实际电压的硬件映射另记。

复现要求：逐单元登记物理连接、采样节点、参考轨、可交换组和 dummy 状态；用独立两节点求解验证名义与固定失配网络。不能把跨桥的位直接搬到主侧并假设电荷不变，不能用代码当前的 1 fF 归一单位估计真实 kT/C、面积或参考电流。

10 技术说明：Fig.20 ／ 21 怎样实现两级 DEM

FIG. 20




图 9: US10511316B2 原图 Fig.20，PDF 第 20 页：352、350、MUX 与控制器 353；原稿转正

FIG. 21




图 10: 同专利原图 Fig.21，PDF 第 21 页：保留列 370 在片间分配；与 Fig.20 配合阅读

352 把预留输入 0 和主段一元字重排到物理列；353 据该位置控制 MUX，选定列改由 350 驱动，其余列沿 352。350 负责相应列在八片中的选择。因此必须同时核对 “保留了哪一列” 及 “哪些片用了它”，不能只做一层轮转。

原句：同专利 PDF 第 42 页、印刷 21 栏，Fig.21 说明末段：

> “This shuffling scheme further reduces the impact of size errors between the cells and gives rise to further improvements in INL errors.”

原文说改善单元尺寸误差与 INL，没有给本工程 2% ／ 3% 池的收益。其对应的控制规则、工程跨段补偿和效果证据继续在下一节推导。

11 技术说明：DEM 为何有收益，为什么仍需 LMS

对某一固定制造池，设单元误差为 δC_i，选择状态为 s，输入码为 c。将已确认网络的有效灵敏度记为 a_i(c,s)，则一阶误差可写为：

$$e(c,s) \simeq \sum_i a_i(c,s)\delta C_i. \tag{3}$$

固定映射使误差随码重复，形成 INL 结构与杂散。DEM 改变状态 s，使一部分误差从确定性失真转为波动；但条件均值 E[e|c] 不一定为 0。只看到杂散下降，不能据此宣称 SNDR、单次精度或使用均匀性同时达标。固定池必须贯穿全部对照，不能每笔重新抽电容。

跨段不能遗漏补偿：令 H 为 B0 ~ B3 的 4 位值、m=4B4+2B5+B6。保留列方案的主侧名义量为 16H+2m（单位 C）。在本工程 β=1/17、旧码表和对称参考约定下，迁移 B5 / B6 相对旧网络多出的选择电容为：

$$\delta C = \frac{4B5 + 2B6}{17} C. \tag{4}$$

输入折算补偿最大约 10 V×6/(17×256)=13.79 mV。这个数来自工程网络，不是专利规格。沿旧码表重构时补一次；若直接按迁移后的真实位权重构，不能再重复加。数字补偿不能挽救已经超出 RA / ADC2 窗口的样本。

LMS 做另一件事：它从可用观测估计固定权重，减小 δC_i 的重构影响。训练后冻结，再用独立留出评价。论文披露外部系数与片上位权修正，具体 LMS、Q28 和更新接口是工程选择。动态建立误差并不会因为用了静态 LMS 就自动消失。

逻辑相位不能代替物理统计：当前 15 态映射八起点不均，但实际 18 片组也在变化。固定码专项 100,000 笔中，各物理片选中 5432 ~ 5668 次；当前 / 独立均匀起点的条件单元使用偏差 RMS 约 5.044% / 5.034%。据此不能判为 DEM 行为缺陷。应结合物理 mask、输入条件和 INL / 频谱裁定，避免把逻辑索引计数当作电容失配效果。

复现对象	必须看到的证据
机制正确	全码 / 合法相位下的独立电荷关系，保留列与物理 mask 对齐，补偿漏加 / 双加负例
统计效果	同池 DEM×LMS 四组 INL / DNL、频谱、训练收敛；同时报告均值误差和波动
原文对齐	未实现的开关或可交换关系单列；不能把当前受限候选写成完整原型 3D DEM

12 技术说明：减性 dither 为什么能平滑码边界




图 11: US10505561B2 原图 Fig.3，PDF 第 5 页：同一伪随机字驱动模拟注入与数字减法

原句：该专利 PDF 第 26 页、印刷第 5 栏，Fig.3 说明：

> “The dither signal is formed in the digital domain by a pseudo-random number generator 40.”

随机字 d 已知，模拟侧转换 x+d，数字端去除同一 d，得到 z=Q(x+d)–d。固定 x 会落到不同码边界，评价的是 E[Q(x+d)–d]。非均匀码宽造成的局部误差因此可能被平滑；这不等于每一笔误差消失，也不保证所有输入、频率和失配下 SNDR 提高。

原图最关键的不是“加一份噪声”，而是两条支路必须描述同一笔注入。幅度、符号、路径、延迟有误，数字去除就会留下与字相关的误差；ADC 过载后再减 d 也不能恢复丢失的信息。

复现要求：先用理想量化器验证符号和延迟，再接含固定电容失配的电荷网络。记录实际注入权重而不只记录 PRNG 字；保留 dither 关 / 开、无 LMS / 冻结 LMS 对照。DEM 与 dither 随机状态独立，并明确 stall、禁用、重置和种子重载时的行为。

13 技术说明：Fig.19 六位字如何拆分和落到切片




图 12: US10505561B2 原图 Fig.19，PDF 第 22 页：SADC 子字、RDAC 全字与 224 粗码处理

原文七片示例以一个前级档为单位，令 F=4D3+2D2+D1、U=4D6+D4，则 L=2D5+F/7、T=L+U。SADC 只用 D5 / D3 / D2 / D1，RDAC 使用全字；PDF 第 33 页、印刷第 19–20 栏正文规定扣除 U，再设置 RDAC。图中 224 符号的方向必须结合码约定和电荷极性阅读。

本工程八片约定单独验证：令 m=D[2:0]、U=4D[5]+D[3]、I=U+2D[4]。前 m 个有序槽取 I+1，其余取 I，因此名义平均档位为 I+m/8；L8=16D[4]+m，T8=8U+16D[4]+m。使用哪几个实际电容由物理 mask 和权重决定，不由平均值自动保证。

可手算的工程例：D6=1、D5=D4=0、m=3 时，U=4、L=3Δ/8、T=35Δ/8；3 个槽取 5 档，5 个槽取 4 档。粗码 c=100 时 k=96；若 c=2 则必须拒绝下溢，不能回绕。Δ=10/544 V 来自当前工程网络，不是原文工艺参数。

复现要求：枚举 64 个字、全部有序槽和合法相位，检查实际电荷、粗码和去扰。原文/7 与工程/8 分别记账；确认辅助参考误差是否与转换权重共享。必须把字、逐片电荷、残差及重构连起来核对；当前该行为路径已有独立节点验证，不要求学生先做开关瞬态。

14 技术说明：分路注入、残差与数字去扰如何闭合




图 13: US10505561B2 原图 Fig.5，PDF 第 7 页：分路注入、RA / ADC2 及输出 302 补偿




图 14: ISSCC 2024 讲稿第 17 页右侧原图：lower / upper 及 DEM 前码处理；© IEEE

ISSCC 论文 PDF 第 1 页、印刷 182 页原句：

> “Dither is used to complement the DEM linearization of the DAC.”

在当前工程的负注入、输入折算电荷约定下：c=Q(x–L)、k=c–U、r=g(x+5)–VD(k)–T，重构为 (r+VD(k)+T)/g–5。T 由同笔实际采样 mask 参与位权重构；不能再按名义 T 扣 / 加一遍。conv_sub+sample_sub 可为 2，这是同权重被两项使用，不是非法二进制位。 Fig.3 的加性示意与这里的负注入属于不同符号约定，模拟与数字必须整体一致。受控负电荷源是合法行为模型；需核对完整电荷 / 码路径，而非要求先实现器件开关。实际电路接法由模拟组另行验证。

复现要求：对 SADC、RDAC、残差、ADC2 和最终码分别画余量；不能只看最终码未 clip。全部字下共同名义下限–4.855239 V 是尚需处理的目标差距。实际轨、RA 增益、采样参考与转换参考不一致时，须更新物理模型及训练合同，而不是调整符号去迎合结果。

15 技术说明：北大 Fig.5 把斩波放在哪，数字做什么




Fig. 5. Simplified ADC schematic, split biasing-reused AZ, ADC chopping model, and timing diagram.

图 15: Wang 等 VLSI 2025 原论文 Fig.5，PDF ／印刷第 2 页：输入斩波、CBIAS、位权校正与输出处理

该原型图的 6 位前级和 FGA ／ CP-FIA 只用于解释 CAAZ 位置；本项目仍保持 ISSCC 的 9 位交织前级。输入差分极性先由 ΦCHOP 切换，CBIAS 位于 RA 内部。图左下顺序是输入换相 →ADC→ 数据合并与位权校正 → 输出处理。数字同学实现控制、元数据和重构／配对，不承担 FGA、CP-FIA 或保持开关的晶体管设计。

与 DEM ／ dither 协作：先在每笔原始斩波码域中完成该笔的位权重构与去扰，再解调配对。奇偶笔可以选不同物理片、不同 DEM 相位及不同扰动字，但每笔必须携带自己的实际 mask。共享的是 AZ 代，不是切片、电容误差或扰动字。

复现要求：把捕获／保持请求和行为确认随样本 ID 对齐。样本域模型必须偶笔保存 w、奇笔复用同一 w 或其保持误差版本；不能只发 hold 标志却每笔重抽 AZ 噪声。当前联合模型已按此构造。实际电路对接另行落实。本项目把 dither 定义在斩波后的码域，是需模拟签认的工程位置；若真实注入在斩波前，须重新推导符号与接口。

16 技术说明：共享 AZ 怎样抵消噪声，哪些噪声不会消失




Fig. 6. Operations of conventional AZ and proposed system-level chopping-assisted AZ.

图 16: 北大原论文 Fig.6，PDF ／印刷第 2 页：偶周期捕获、奇周期保持，输入反相；© 2025 JSAP

论文 PDF 第 1 页 Fig.6 说明的原句为：

> “AZ is only performed in the even cycle”

原文还指出：

> “two consecutive conversion results contain the same sampled noise”

用输入等效量说明：z_e=x_e+a_e w+u_e，z_o=–x_o+a_o h w+u_o。其中 w 是同一份 AZ 噪声，h 为保持比例，a_e、a_o 为两相传递，u 为独立误差。配对结果：

$$y = \frac{z_e - z_o}{2} = \frac{x_e + x_o}{2} + \frac{a_e - h a_o}{2} w + \frac{u_e - u_o}{2}. \tag{5}$$

当 h=1 且 a_e=a_o 时，共享项抵消；独立噪声仍有方差 $\sigma_u^2/2$。相邻笔相同的残余失调也能相消，时变失调／低频噪声只受到滤波抑制。增益不同、泄漏、重新捕获 AZ 或错绑代号都会留下残余。残余 AZ 标准差为 |a_e–h a_o|σ_w/2；参数须来自模拟条件或标明敏感性扫描。

原文提出它的意义：传统 AZ 会额外采入 CBIAS 热噪声；共享 AZ 配合信号换相，可以抵消这份新增噪声，而普通两笔平均只让独立噪声功率减半。论文第 1 页报告总热噪声改善 4.3 dB，其中 3 dB 来自普通平均、额外 1.3 dB 来自 AZ 采样噪声抵消；应用针对低至中频输入，不是无代价提高任意宽带转换性能。

17 技术说明：配对频响、整数舍入与 CAAZ 复现要求




图 17: 北大讲稿 PDF 第 35 页、幻灯片 34 原图节选：同一噪声、相反信号与偶减奇；© 2025 JSAP

数字直觉：若偶数码 1008、奇数码–992，二者包含同一 +8 误差，则差的一半为 1000；若奇数误差只剩 +6，结果变为 1001。例子只解释共享与保持关系，不代表芯片噪声幅度。

码宽与舍入：当前 caaz20_pair 保留 21 位有符号差 d=e–o，范围 ±1,048,575，以半 LSB 解释；20 位输出为 floor(d/2)。d=–1 时输出–1，同时保留精确–0.5 LSB 差量。不能把浮点平均无条件当作 RTL 整数 oracle。

频响与带宽：10 MS/s 原始流的两点信号平均具有 |cos(πf/10 MHz)| 幅频响应，配对时间戳取两孔径中点，输出 5 MS/s。工程例中 1 MHz 幅度约降 0.44 dB，2.5 MHz 约降 3.01 dB；两点平均也不是完整抗混叠滤波器。因此 CAAZ 对照必须同输出速率、同带宽，分开报告普通平均与共享 AZ 的收益。

速率定义：原论文及讲稿标称转换速度 6 MS/s，但未在已核对文字中单列内部原始码率与对外配对码率，不能擅自写成 6→3 或 12→6。本工程明确采用非重叠 10→5，作为可选低噪声模式；旁路保持 10。若最终输出必须 10 且 CAAZ 开启，需另定内部吞吐与时序，不能把当前 5 MS/s 结果算作 10 MS/s 输出目标完成。

解调、滤波与抽取分开：逐笔乘斩波极性是数字解调，本身不改变码率；差分 / 相关处理可以与解调融合。图中 $(1-z^{-1})/2$ 的除 2 是幅度归一化，不是 2:1 抽取指令。当前代码只在合格奇数笔发布一对结果，才明确形成 10→5；不能仅凭原图的除 2 推断原文 ADC 码率减半。若研究全速逐笔解调 / 滤波，应另行验证，不用现有半速数据代替。

测量的 10× 平均：讲稿 PDF 第 38 页、幻灯片 37 的 Measured Spectrum 写有 64k-points, 10x averaging，这是谱测量设置，与 CAAZ 解调和输出抽取不同。常见功率谱平均可稳定谱底起伏，不等于时域每 10 码合成一码，也不自动提高 ADC 的 SNDR 10 dB。原文未写明功率 / 幅度 / 复数平均类型；复现时须单列 FFT 点数、窗函数、平均方式及归一化，不能替作者补全或仅比较噪声底高度。

复现要求：先固定同一颗 2% / 3% 池和冻结 LMS，比较独立 AZ、共享 AZ、含保持误差，再改变 DEM / dither 开关验证协作。交保持扫描、误差谱、AZ 代 / 极性时序和错绑负例；独立量化误差、动态建立和未去尽扰动不能算作 “被 CAAZ 消掉”。原型 6 MS/s 与本项目 10 / 5 MS/s 分别记录，不搬用其 SNDR 数字作验收门槛。

18 月度交付：M1–M2，DEM 与 dither

先看现有证据：模块一入口、八片扰动数字入口、CAAZ 入口、行为复核表。现有图可标“归档基线”直接引用，不要求为交作业重新造图；新增实验必须另标“新增”，不能冒充原论文实测。

月份	要交的图和文件	具体通过条件与已有工作
M1	模块一：18 片时序、2% / 3% DEM×LMS 图，模块 GDS 及报告	复用既有调度与归档数据；同池同输入、训练 / 留出分开；电荷关系及 Python / RTL 逐事件一致；GDS、时序 / 物理状态与源码身份匹配。
M2	模块二：六位字到 lower / upper、八槽注入和同笔时序；dither 关 / 开图	64 字、八槽和 c<U 覆盖；无 LMS 与冻结 LMS 分别比较 2% / 3%，固定池与切片计划。先用归档图，异常不回绕、不静默丢弃。

所有比较图写清坐标单位、输入、速率、固定池与随机种子、模式和参考来源；代码或配置变化时注明版本，重新执行受影响的检查。

19 月度交付：M3–M4，dither 与 CAAZ 交付

月份	要交的图和文件	具体通过条件与已有工作
M3	模块二 GDS、时序 / 物理报告；±5 V 拒绝与内部余量图	命令下溢、内部越界、ADC2 超窗及输出分别统计；全幅越界标 FAIL。独立整数对拍一致，GDS 及报告与 RTL 同版；旧物理包需重新核身份。
M4	模块三：AZ 时序、四组同带宽噪声图、保持扫描、独立 GDS 与报告	比较均为 5 MS/s、同输入和带宽；每笔先去扰再配对。错相、错代和丢笔进入错误路径，整数对拍一致；新建独立顶层后端配置并提交同版物理证据。

现有图的数据入口：线性度与频谱、CAAZ 联合噪声。CAAZ 联合归档仅 3% 单颗，2% 与参数扫描尚需新增；这些结果是行为模型，不代表实测或目标工艺签核。

20 月度交付：M5–M6，联合验证与数字后端

月份	要交的图和文件	具体通过条件与已有工作
M5	整体联合效果、接口时序、面积和关键路径图	冻结同一 RTL、约束与库版本；相关回归、RTL 到网表等价通过；报告约束、WNS / TNS 和未约束路径。旧模块 GDS 不能算整体通过。
M6	整体 GDS 版图、setup / hold 路径、DRC / LVS / 电源摘要图	交同版 GDS、网表、SDC、SPEF 及报告；必需角裕量 ≥0、无未约束有效路径；物理和电源检查按冻结规则验收。未运行、失败或缺条件分别标记。

统一验收：M1 / M3 / M4 分别交模块行为、RTL、GDS 证据包；M6 另交整体包。每月包至少有图、原始数据、命令、配置 / 种子、代码版本和结果表。算法正确性按以上确定性条件判定；性能门槛未冻结时只报告数值与取舍，不写通过。真实 180 nm BCD 的模拟接口、约束和后端结果不能由 SKY130 结果替代。

21 实操一：DEM 为什么有效，现有图怎样用

看原图和现有实现：第 9 页的专利 US10511316B2 Fig.11 给出桥接电容网络；第 10 页 Fig.20 / 21 给出单元重排与跨片选择。第 8 页 ISSCC 架构图说明八片采样 / 转换的位置。图解释的是把不同物理电容分配到等效权重；同一电容误差不再始终对应同一输入码，可能减小固定非线性，也可能提高随机误差，必须同时看 INL / DNL 和频谱。

做法：固定一颗 18 片失配池、输入、时钟、切片计划、ADC2 窗口和 dither 状态，只改变主 / 子单元映射；无 DEM、仅 DEM、仅 LMS、DEM + LMS 四组分别记账。代码为实验入口、映射合同和映射器。先看八组指标图与数据，其中 2% / 3% 各只有制造种子 100；两种映射分别训练失配权重，但当前前台增益参考共用，不能称所有训练过程完全独立。

图与通过：现有 factorial 图给四组指标，现有线性度及频谱图主要展开 Fig.21；四组完整 20 位 INL / DNL 与频谱需从归档 data.npz 补画，先检查字段，不需为画图重新训练。静态图为 256 状态等权平均、共同窗 ±3.671875 V，1 LSB20 为 9.536743 μV；频谱采用归档中的留出输入与 FFT 设定。新图附相同种子、相同计划和原始数组哈希；电荷合同与整数对拍零差异为功能通过，性能差异照实报告。真正的多制造种子需新增仿真，不能将 2% 和 3% 视为两颗独立芯片。

22 实操二：dither 从原图到同笔补偿

看原图和现有实现：第 12 页专利 US10505561B2 Fig.3 给出伪随机扰动与数字去扰，第 13 页 Fig.19 给出 lower / upper 分路，第 14 页 Fig.5 与 ISSCC 讲稿第 17 页展示扰动经过前后级的路径。随机扰动让固定输入经历不同码边界，数字端再按同笔实际注入去除；目的在于平滑统计误差，不能恢复已经超窗的样本。

做法：使用八片模型和数字顶层。同一制造池、映射、切片计划、输入和窗口，比较 dither 关 / 开；分别给无 LMS 及同模式冻结 LMS 的结果。两个映射各训练一套权重，每套用混合扰动训练并在该映射下共用于开 / 关；不得把旧版仅关扰动训练的诊断结果混作同一组。专利七片与本工程八片分配分开说明。

图与通过：已有无 LMS 曲线、有 LMS 曲线及对应频谱可引用。归档显示某些条件下零宽内码减少而峰值 INL 增大，这两个结果都要报。64 个字、八槽、同笔去扰及非法命令按独立电荷和 RTL 合同检查；±5 V 目标中任一被要求支持的样本越界则全幅验收 FAIL，除非先正式修改需求。端点扫描需要新增，不能用共同窗图代替。

23 实操三：CAAZ 要比较什么，如何复用

看原图和现有实现：第 15 ~ 17 页分别对应北大 VLSI 2025 Fig.5、Fig.6 和讲稿原图。偶笔采集 AZ 状态，奇笔保持同一状态并反相输入；数字端先逐笔完成重构和 dither 去扰，再将有效偶奇结果做差及幅度归一。共享误差在匹配情况下相消，独立噪声仍在；现有非重叠配对选择使 10 MS/s 变为 5 MS/s。

四组相同条件：普通配对 / 独立 AZ；斩波 / 独立 AZ；斩波 / 共享 AZ；斩波 / 共享 AZ 且加入保持误差。比较均用同一输入、失配池、DEM、扰动、系数、采样数与 5 MS/s 带宽；分析共享 AZ 增益时对比后两类中的独立与理想共享，避免把普通平均或斩波消失调的贡献混在一起。看现有 3% 图、数值和种子、行为模型入口、RTL 与检查入口。

图与通过：现有图已包含四组；行为参数是示例设置，结果不是器件测量。保持扫描、2% 联合以及 1/f / 慢漂移尚未由该图覆盖；固定其余条件，新增参数 / 种子及原始数据后画 RMS 与频谱。原脚本的保持比例是固定常量，不能误以为现成命令支持扫描。错代、错相、丢笔等负例必须进入合同定义的错误路径，整数配对与参考逐笔相同；效果指标在未冻结门槛时只报告收益与代价。

24 补充：DEM 从原图到可执行控制

Fig.11→Fig.20→Fig.21：Fig.11 给出主 / 子电容和桥接关系；Fig.20 中的 352 重排主段一元字，350 提供片间选择，353 根据保留列控制 MUX；Fig.21 把这一规则展开到八片。原文位置分别为 US10511316B2 的 PDF 第 12、20、21 页，解释文字在第 42 页。不要把电容桥 C 和二进制转一元的数字路由当成同一个模块。

一笔怎么走：前级 9 位粗码进入映射，B0 ~ B3 形成主段计数 H；桥接候选按 B4 ~ B6 确定保留列的片间选择数量 m。调度器提供 8 个有序物理 ID，映射器为各槽生成主 17 位、子 5 位掩码。模式、相位、ID 和掩码必须同笔冻结，停顿时不得偷偷推进随机状态。

怎么核实有效：先对名义电容验证映射与独立两节点电荷解一致；跨段补偿按当前模型合同只计算一次。再固定一颗失配池，比较无 DEM / 无 LMS、仅 DEM、仅 LMS、DEM + LMS 四组。LMS 由训练观测和参考获得，系数冻结后使用独立留出；不要用真实失配值直接装系数。当前 15 态到八起点的逻辑分布不均不自动等于物理单元失衡，应检查实际物理 ID、单元使用次数及性能。

代码与边界：复用 task1/model/fig11_dem.py、fig21_bridge.py 及对应逐事件检查。两主侧 1C 在受限 DEM 中可参与选择，桥接候选把它们同控为一列；子阵列末位 dummy 恒低。Fig.11 的名义电容值可在原图核对；零寄生、底板轨和 β=1/17 的适用范围写成工程前提。当前代码验证了该前提下的数字 / 电荷关系，不必为了行为验收先建立晶体管开关瞬态。

25 补充：dither 与 CAAZ 的逐笔合同

dither 从字到结果：US10505561B2 Fig.3 说明伪随机字同时提供模拟注入和数字去扰；Fig.5 给出前后级路径；Fig.19 给出六位字示例。ISSCC 讲稿第 17 页标出 lower 进入 SADC 及 RDAC、upper 进入 RDAC，二者参与 DEM 前码处理。专利的七片示例与本工程八片分配分别记录，不能简单把分母 7 替成 8 就声称原电路相同。

工程八片合同令 m=D[2:0]、U=4D[5]+D[3]、I=U+2D[4]；前 m 槽取 I+1，其余取 I。粗码按 k=c–U 处理；c<U 必须拒绝。逐笔把字、物理片、采样及转换掩码与 ADC2 码对齐，按实际权重去扰一次。无 DEM ／无 LMS 和冻结 LMS 对照均保留；端点越界单独报告。

CAAZ 从原理到数字：北大 VLSI 2025 Fig.5 ／ 6 中，偶周期捕获 AZ，奇周期保留该状态并反相输入。每笔先完成自己的重构和去扰，再按极性与 AZ 代进行数字处理。已有样本域模型已显示共享 AZ 噪声的抵消；应与同为 5 MS/s、同带宽的独立 AZ 对照比较，不能把普通平均的收益全部算作 CAAZ。

速率和测量分开：逐笔数字解调本身不要求抽取；当前工程选择非重叠两笔配对，所以 10 MS/s 原始转换对应 5 MS/s 输出。原图中除 2 是幅度归一化，单凭它不能推断码率。讲稿 “64k-points, 10x averaging” 属于频谱测量设置；原文未说明功率或复数平均类型，复现时须明确自己的选择并保留单次结果。

验收重点：固定输入、失配池和系数组；覆盖不同 dither 字与切片、AZ 代错绑、丢笔、复位／ stall 及溢出。报告 INL ／ DNL、频谱、同带宽噪声和拒绝率。现有两份整体归档的部分输入摘要与当前文件有差异：保留原收据，依据实际 RTL、参数和向量变化决定定向重放，不要求重写已完成模块。