

SAR ADC 递归权重校准算法

Python 完整验证、硬件代价与方案决策报告

12 位、14 次判决冗余 CDAC；目标 ENOB > 11.5 bit

工程：CODEX_VERI

版本：0.3.0-python-enob-q2

主随机种子：2026072202

物理 Monte Carlo：2000 组（两个相干频点，共 4000 条）

报告日期：2026 年 7 月 22 日

生成：XeLaTeX

最终审查结论：整体 FAIL，动态条件通过。候选重构在明确的 Python 物理失配模型下达到动态 ENOB 门槛；但内部校准权重仍为浮点，尚未闭合 Q6 权重、有限位宽累加与归一化舍入，且 Q2 静态曲线仍见小回退。因此本报告不授权进入 VA，也不能写成完整 INL/DNL 或硬件实现通过。

目录

1	执行结论	2
2	被验证的系统与计数	2
3	校准数学修复与反证	2
4	动态性能正式门禁	3
4.1	为何 12-bit 整数路径失败	4
5	静态结果与硬件代价	4
6	对王巍等 2022 方法的独立评价	5
7	阶段决策与 VA 入口条件	5
8	可复现性与参考资料	6

1 执行结论

1. 已复现并定位历史约 0.3% 的逐级权重漂移。根因不是 Huang 方法要求每级乘固定修正，而是旧实现把非负幅度量化误差递归注入后续级。采用带符号中心残差（wall+signed）并令 trial exact tie 立即结束后，理想七级误差为零，奇对称性误差为零。
2. 当前 12-bit 整数输出即使增加到 128 对平均也**未通过**：仅 19/4000 通过，最差 ENOB 11.0634 bit。主要瓶颈是物理 SAR 量化后，校准权重产生小数码，再舍入至 12-bit 引入第二次约 $1/\sqrt{12}$ LSB 量化噪声。
3. 最低数字代价可行点为 **Q2 固定点重构（保留 2 个小数位）+128 对校准**：4000/4000 通过，最差 11.5213 bit，1% 分位 11.5611 bit，单侧 95% 良率下界 99.925%。
4. Q2 不改 CDAC、不增加正常转换比较周期；代价是输出由 12 bit 扩展为 14-bit fixed-point，重构数据通路和累加器增加位宽。128 对使前台校准由 $67.2 \mu s$ 增至 $268.8 \mu s$ 。
5. 王巍等 2022 年的自测量方法值得作为**缩短前台测量时间的候选**，但其最终仍依赖 $D_{CAL} = \sum D_i W_i$ 的加权输出，论文未交代权重小数位和最终接口舍入，故它不能直接解决本项目已观察到的 **12-bit 二次量化瓶颈**。
6. Q2 最差静态样本存在 -0.25 至 -0.5 LSB 小回退；因此 Python 动态阶段通过，但进入 VA 后必须同时检查码密度 DNL/INL 与单调性。
7. 独立审查结论为**未通过**（整体）：当前程序的校准权重仍以浮点保存，Q2 只约束最终输出。必须补做内部 Q6 权重、真实累加器位宽、归一化和逐级舍入后，才可称硬件闭环完成。

2 被验证的系统与计数

物理判决权重为

$$\mathbf{W} = [2080, 1040, 520, 260, 130, 65_R, 65_A, 64, 32, 16, 8, 4, 2, 1].$$

正常信号权重取索引 $[0, 1, 2, 3, 4, 6]$ ，名义和为 4095；辅助/冗余权重和为 192；全部权重和 4287。物理 SAR 判决与数字译码在程序中完全分离，译码采用

$$D = \text{clip}\left(\text{round}\left[4095 \frac{S - W_{aux}/2}{W_{sig}}\right], 0, 4095\right).$$

校准共有 7 级、每级正负两个方向。32 对时为 $7 \times 32 \times 2 = 448$ 个 RST1 frame，而不是 4480 个 frame；4480 是 CAL_CLK 判决总数。150 ns/frame 下理论时间 $67.2 \mu s$ 。128 对为 1792 frame、 $268.8 \mu s$ 。

3 校准数学修复与反证

旧递归把幅度域误差直接加到上一层 wall，非负量化偏差会逐级放大。候选改为

$$\widehat{W}_k = W_{wall,k} + Q_s(W_k - W_{wall,k}), \quad Q_s(-x) = -Q_s(x),$$

并区分两类 tie：trial 阶段精确命中时接受 trial 并直接结束，terminal tie 只作用于真正到达 terminal 的路径。这样避免 H1C-R 在精确 65 LSB 后又追加 1 LSB。

35 项单元测试全部通过，覆盖：trial/terminal tie 分离、奇对称、饱和显式失败、D+/D-日志一致性、7 级 $\times 32$ 对覆盖、噪声 $1/\sqrt{N}$ 律、连续灵敏度矩阵、相干 FFT 与时域最小二乘交叉检查。




图 1: 历史递归偏差重放与带符号中心残差修复。

4 动态性能正式门禁

测试采用 8192 点、矩形窗、互素相干频点 127 和 3641、输入 -0.915 dBFS。SNDR 包含除直流和基波外的全部频谱能量，不删除谐波；每条记录同时用 FFT 和时域正弦最小二乘交叉核对。硬门槛为未四舍五入的

$$\text{ENOB} > 11.5 \iff \text{SINAD} > 70.99 \text{ dB}.$$

单位电容失配 $\sigma = 1\%$ (截断于 3σ)，校准噪声 0.75 LSB、校准 offset 标准差 0.5 LSB、正常转换噪声 0.15 LSB。

表 1: 正式 4000 条动态记录结果。

方案	通过数	最差 ENOB	1% 分位	中位数	判定
名义权重, 12-bit	0	8.2509	8.7626	9.8472	未通过
32 对校准, 12-bit	9	10.8906	11.0771	11.2188	未通过
128 对校准, 12-bit	19	11.0634	11.1526	11.2467	未通过
128 对校准, Q2	4000	11.5213	11.5611	11.6137	通过
3 个 sub-LSB 判决, 12-bit	4000	11.5597	11.5893	11.6429	通过 (高模拟代价)
理想分数抵消 oracle, 12-bit	4000	11.5865	11.6100	11.6546	仅上界




图 2: ENOB 分布与最差样本频谱；红虚线为 11.5-bit 门槛。

4.1 为何 12-bit 整数路径失败

失配校准后， $\sum D_i W_i$ 通常不是整数。若末端再次舍入，理想 SAR 量化噪声和重构舍入噪声近似独立：

$$\sigma_q \simeq \sqrt{\frac{1}{12} + \frac{1}{12}} = 0.4082 \text{ LSB},$$

相对单次量化恶化约 3.01 dB，即约 0.5 bit。这解释了“权重估计很准但 ENOB 仍停在约 11.2–11.4 bit”的现象。增加平均次数只降低权重估计噪声，不能消除正常转换中的第二次量化。

5 静态结果与硬件代价

Q2 候选对挑选的最差动态样本做 262144 点静态斜坡。端点拟合峰值误差均小于 0.93 LSB，但三个样本分别出现 1、25、8 次回退，最坏回退 -0.5 LSB。因此动态门禁通过，而完整静态签核有条件。




图 3: Q2 静态端点拟合误差与前台校准时间。

表 2: 候选方案的硬件/时间 Pareto 比较。

方案	模拟/时序代价	数字接口代价	判断
32 对 12-bit	无新增; 67.2 μ s	现有 12 bit	ENOB 不通过
128 对 Q2	无新增; 正常周期 +0; 268.8 μ s	输出 +2 bit; 累加器约 19–20 bit	首选
Q6 数字输出	无新增; 268.8 μ s	输出 +6 bit, 带宽 +50%	过度设计
512/1024 对	无新增; 1.075/2.150 ms	计数器增宽	时间高且不治二次量化
3 个 sub-LSB 判决	分数 CDAC/开关; 至少 +3 周期	保持 12 bit	性能好, 模拟风险高
上下文 LUT	无模拟新增	可能为多 Mbit 存储	面积过高, 拒绝

Q2 的关键现实条件是：下游必须接收 14-bit fixed-point，或在数字域继续以 Q2 计算。若芯片引脚/协议只能输出 12 bit 并立即舍入，Q2 收益将被重新量化抹掉，此时只能另行设计噪声整形/过采样输出，或承担模拟分数抵消的代价。

6 对王巍等 2022 方法的独立评价

论文以 011...1 $\leftrightarrow$ 100...0 切换产生位电容误差，分别测量 P/N 两侧：

$$\Delta V_p = -V_{ep} + V_{os}, \quad \Delta V_n = V_{en} + V_{os}, \quad V_e = -\Delta V_p + \Delta V_n.$$

它的优点是复用主 CDAC、比较器和 LSB 段逐次逼近，不需要 LMS 或矩阵求逆；论文报告约 15 个采样周期，因而很适合研究为本项目现有 448-frame 流程的快速测量前端。

但迁移前有五个硬条件：

- 1. 必须满足 sub-radix/冗余覆盖，否则偏大的位电容导致模拟信息丢失，数字校准无法恢复。本项目冗余覆盖有利，但需逐级做最坏角证明。
- 2. 静态 offset 只在两次测量之间近似不变时才能抵消；动态 offset、噪声、切换注入、P/N 路径不对称仍会残留。
- 3. LSB 段被当成测量 ADC，其自身失配、桥接寄生和建立误差决定测量下限，论文未给出面向本项目 1% 单元失配的尾部良率。
- 4. 实现仍需 P/N 独立切换、直流/VCM 采样状态、控制 FSM、权重寄存器和每次转换的加权求和，不能按“零硬件”估算。
- 5. 最重要的是论文式 (9) 仍为分数权重加权输出，未说明定点小数位和最终码宽；其 15.38-bit 仿真不能证明压回 16-bit 整数后仍保持同一 ENOB，也不能直接治愈本项目 12-bit 二次量化。

因此本轮不把它替换为主方案。建议后续 Python 分支仅验证其测量速度/估计方差，译码仍先采用已通过的 Q2 基线；若 VA 中证实 15-cycle 测量可靠，再用它降低 268.8 μ s 启动时间。

7 阶段决策与 VA 入口条件

Python 动态 ENOB: 通过; Python 整体硬件闭环: 未通过。最低硬件代价候选为“wall+signed、trial exact stop、128 对、Q2 输出”，但尚未冻结为 VA 基线。现有 12-bit 整数接口明确不通过，且浮点权重必须替换为内部 Q6 定点实现后重新跑 4000 条门禁。

进入 VA 之前的剩余入口检查为：

1. 保持 RST1=150 ns、CAL_CLK=10 ns，不以压缩建立时间加速；
2. 导出 D+、D-、signed residual、accepted sum、terminal 状态和实际 DONE 时间；
3. Python 先实现内部 Q6 权重、约 20-bit 累加器和可综合归一化/舍入；通过后 VA 内部保留 Q2 输出，并对照末端 12-bit 舍入；
4. 先 1 对做 tie/极性定向，再 128 对做完整动态回归；
5. 同时做码密度 DNL/INL，任何 -0.5 LSB 回退必须解释或修复后方可签核。

8 可复现性与参考资料

一键门禁：powershell -ExecutionPolicy Bypass -File .

run_python_gate.ps1。原始汇总为 results/raw/adc_performance_summary.json；4000 条记录、静态斜坡和硬件时间表位于 results/tables/。全部写入仅发生在 CODEX_VERI/。

参考文献

- [1] IEEE Std 1241-2023, *Terminology and Test Methods for Analog-to-Digital Converters*.
- [2] Texas Instruments, *Coherent Sampling vs. Window Sampling*, SLVAG04.
- [3] S. Huang, *Advanced Clock Multiplier and SAR ADC Design Techniques for High-Resolution Signal Chain Systems*, Ph.D. dissertation, 2024.
- [4] 王巍等, “一种 SAR ADC 电容失配自测量与数字校准技术”, 《微电子学》, 52(4), 550–554, 2022, DOI: 10.13911/j.cnki.1004-3365.210333.
- [5] Zhang et al., “A 16-bit 1-MS/s Pseudo-Differential SAR ADC With Digital Calibration,” *IEEE Access*, 2019, DOI: 10.1109/ACCESS.2019.2937384.