

# 12-bit SAR ADC 桥接冗余 CDAC 双向递归位权校准系统研究报告

基于 Huang 2024 双向递归校准算法

版本：Huang V6（直接递归实现）

日期：2026 年 7 月

SAR\_ADC\_IDEAL\_CAL\_REPLACEMENT\_V6\_CLEAN

项目文档编号：TR-2026-001

## 摘要

本报告系统地阐述一套面向 12-bit 桥接冗余 Split-CDAC SAR ADC 的双向递归位权校准系统的设计与验证。项目历经 V5（架构设计阶段）、V6（3-target 原型实现）、V6.2（发现 w2 re-correction 数学缺陷）、V6.3（缺陷修复与隐式 gauge 引入）、V6.5（W5 粗调自动量程扩展）、V6.6（外部 anchor 通道合并）直至当前 Huang V6（全直接递归二进制 CDAC 实现）的多次迭代演化。报告详细覆盖 CDAC 拓扑演化、校准算法数学原理、版本历史与核心算法演化、数学可辨识性证明、方向与程度敏感性分析、Dither 注入机制、文件清单与版本归档、仿真验证指南以及已知限制与未来工作。所有结论均有严格的数学推导支撑（定理 1–6），并提供完整的 Verilog-A 与 RTL 实现参考。

## 目录

|                                   |           |
|-----------------------------------|-----------|
| <b>1 项目背景与目录结构</b>                | <b>3</b>  |
| 1.1 项目概述                          | 3         |
| 1.2 目录结构                          | 3         |
| 1.3 核心文件清单                        | 4         |
| <b>2 CDAC 拓扑演化</b>                | <b>4</b>  |
| 2.1 原始设计: $C_B=1C$ , $H=128$      | 4         |
| 2.2 候选 A: $H=122$                 | 5         |
| 2.3 最终二进制 CDAC: $C_B=2C$ , $H=65$ | 5         |
| <b>3 版本历史与核心算法演化</b>              | <b>7</b>  |
| 3.1 版本总览                          | 7         |
| 3.2 V5: 9-target 完整递归（架构设计）       | 7         |
| 3.3 V6: 3-target 原型               | 8         |
| 3.4 V6.2: w2 re-correction 缺陷     | 8         |
| 3.5 V6.3: 缺陷修复与隐式 gauge           | 8         |
| 3.6 V6.5: W5 粗调自动量程               | 9         |
| 3.7 V6.6: 最终合并版本                  | 9         |
| 3.8 Huang V6（当前）: 二进制 CDAC 全直接递归  | 9         |
| <b>4 校准算法原理</b>                   | <b>10</b> |
| 4.1 Huang 双向递归方法                  | 10        |
| 4.2 D+/D- 方法消除 $V_{OS}$           | 10        |
| 4.3 Wall-residual 与直接递归对比         | 10        |
| 4.4 32-pair 平均                    | 10        |

|           |                           |           |
|-----------|---------------------------|-----------|
| 4.5       | 当前二进制 CDAC 的 search_count | 11        |
| 4.6       | Trial stage 映射公式          | 11        |
| <b>5</b>  | <b>数学可辨识性证明（摘要）</b>       | <b>11</b> |
| <b>6</b>  | <b>方向与程度敏感性分析</b>         | <b>12</b> |
| 6.1       | 两个独立根因                    | 12        |
| 6.2       | 方向敏感性                     | 12        |
| 6.3       | 程度敏感性                     | 12        |
| 6.4       | 外部参考电容方案（Solution A）      | 13        |
| <b>7</b>  | <b>DITHER 注入分析</b>        | <b>13</b> |
| 7.1       | Dither 设计参数               | 13        |
| 7.2       | 工作原理                      | 13        |
| <b>8</b>  | <b>文件清单与版本归档</b>          | <b>13</b> |
| 8.1       | src/ 文件清单                 | 13        |
| 8.2       | sim/ 文件清单                 | 14        |
| 8.3       | archive/ 版本归档             | 14        |
| 8.4       | doc/ 文件清单                 | 15        |
| <b>9</b>  | <b>仿真验证指南</b>             | <b>15</b> |
| 9.1       | Testbench 结构              | 15        |
| 9.2       | 测试用例                      | 15        |
| 9.3       | 关键参数                      | 16        |
| 9.4       | 预期输出格式                    | 16        |
| <b>10</b> | <b>已知限制与未来工作</b>          | <b>16</b> |
| 10.1      | 已知限制                      | 16        |
| 10.2      | 未来工作                      | 17        |
|           | <b>参考文献</b>               | <b>17</b> |

# 1 项目背景与目录结构

## 1.1 项目概述

本项目旨在为 12-bit 桥接冗余 Split-CDAC SAR ADC 设计并实现一套 Huang 2024[1] 风格的双向递归位权校准系统。该系统通过  $D+/D-$  差分测量消除比较器失调，利用低位 CDAC 电容作为校准 DAC (calDAC)，从低位到高位逐级递归测量并更新各电容的数字位权，从而在不依赖精密模拟匹配的前提下实现高线性度。

项目当前阶段完成了从 V5 架构设计到 Huang V6 全直接递归实现的完整迭代，形成了包含 Verilog-A 行为模型、可综合 RTL 代码、Spectre 仿真测试台、严格数学证明文档在内的完整交付包。

## 1.2 目录结构

| 目录       | 说明                                                                                                                                                        |
|----------|-----------------------------------------------------------------------------------------------------------------------------------------------------------|
| src/     | 核心 Verilog-A 模块: DEC_CAL_PHY (校准解码器)、SWITCH_CAL (CDAC 开关阵列)、SAR_LOGIC_0716 (14-beat 非二进制 SAR 逻辑)、SYNC_asnyc (时序生成器)、COM_ideal (理想比较器, 含 CAL-gated dither) |
| sim/     | 仿真辅助模型与顶层网表: tb_huang_calibration.scs (主测试台)、cdac_binary_mc.va (二进制 CDAC 蒙特卡洛模型)、run_mismatch_sweep.sh (失配扫描脚本)                                           |
| rtl/     | 可综合 Verilog RTL 版本: DEC_CAL_PHY_rtl.v (与 VA 引脚兼容、功能同步)                                                                                                    |
| doc/     | 文档与数学证明: HUANG_RECURSIVE_CALIBRATION_DESIGN.md (完整设计文档)、PROOF_V6_3_IDENTIFIABILITY.md (严格数学证明)、STATIC_CHECK_REPORT.txt (静态检查报告)                           |
| archive/ | 版本归档: V6、V6.2、V6.3、V6.5、V7 各版本的 VA 与 RTL 代码                                                                                                               |
| ext/     | 扩展校准版本: DEC_CAL_PHY_HUANG_RECURSIVE_V4.va (V4 完整递归参考实现)                                                                                                   |
| ref/     | 参考文献: Huang 2024 HKUST PhD Thesis                                                                                                                         |

### 1.3 核心文件清单

| 文件                         | 路径   | 说明                                                       |
|----------------------------|------|----------------------------------------------------------|
| DEC_CAL_PHY.va             | src/ | V6.6 校准解码器 (3-target + W5 autoranging + external anchor) |
| DEC_CAL_PHY_HUANGsrc/V5.va | src/ | V5 完整递归校准 (9-target, H=122 设计文档)                         |
| DEC_CAL_PHY_rtl.v          | rtl/ | V6.6 可综合 RTL 镜像                                          |
| SWITCH_CAL.va              | src/ | CDAC 开关阵列 (BITD_CAL/BITU_CAL 编码)                         |
| SAR_LOGIC_0716.va          | src/ | 14-beat 非二进制 SAR 逻辑                                      |
| SYNC_asnyc.va              | src/ | 时序生成器                                                    |
| COM_ideal.va               | src/ | 理想比较器 (含 CAL-gated dither)                               |
| tb_huang_calibration.scs   | sim/ | 参数化仿真测试台                                                 |
| cdac_binary_mc.va          | sim/ | 二进制 CDAC 蒙特卡洛模型                                          |

## 2 CDAC 拓扑演化

### 2.1 原始设计: $C_B=1C$ , $H=128$

原始 CDAC 为全差分桥接结构:

- 低位阵列 (通过桥接电容  $C_B$  连接到顶板 P):  $C_{L1}=1C$ ,  $C_{L2}=2C$ ,  $C_{L3}=4C$ ,  $C_{L4}=6C$ ,  $C_{L5}=10C$ ,  $C_{L6}=16C$ ,  $C_{L7}=24C$ , 低位总电容  $C_{LT} = 63C$
- 高位阵列 (直接连接到顶板 P):  $C_{H1}=1C$ ,  $C_{H2}=2C$ ,  $C_{H2R}=2C$  (冗余),  $C_{H4}=4C$ ,  $C_{H8}=8C$ ,  $C_{H16}=16C$ , 高位总电容  $C_{HT} = 33C$
- 桥接电容:  $C_B = 1C$
- N 侧: 镜像结构

**定理 2.1** ( $W_{128}$  不可校准). 在  $C_B=1C$  ( $H=128$ ) 的 CDAC 上, 无法使用 Huang 方法独立校准  $W_{128}$ 。

**证明:** 桥接衰减比  $\alpha = (C_{LT} + C_B)/C_B = 64$ , 因此高位  $1C$  权重  $H = 2\alpha = 128$ 。calDAC (含 terminal) 最大输出 = 低位总权重 + terminal =  $2 \times 63 + 1 = 127$ 。校准  $W_{128}$  需要残差  $R = W_{128} - W_{wall}$  落在 calDAC 范围内。唯一的 wall 候选是低位全开 (127),

此时  $R = 1$ 。正方向注入时，若  $W_{128}$  有任何正失配，或比较器有正向失调，calDAC 输出  $127 + 1 = 128$  达到饱和，无法辨识。■

更严重的是，由于桥接 DAC 的结构性质  $W_k = \Sigma(\text{lower}) + 1$ （含 terminal），所有级别的 gap 均为 0，整个递归链完全阻塞。

## 2.2 候选 A：H=122

为打破 gap=0 的限制，设计候选 A 将桥接电容调整为  $C_B=1.05C$ ：

$$\alpha = \frac{63 + C_B}{C_B} = \frac{63 + 1.05}{1.05} = 61, \quad H = 2\alpha = 122 \quad (1)$$

| 物理电容     | C 值 | 差分权重 |
|----------|-----|------|
| 高位 16C   | 16  | 1952 |
| 高位 8C    | 8   | 976  |
| 高位 4C    | 4   | 488  |
| 高位 2C_A  | 2   | 244  |
| 高位 2C_R  | 2   | 244  |
| 高位 1C    | 1   | 122  |
| 低位 24C   | 24  | 48   |
| 低位 16C   | 16  | 32   |
| 低位 10C   | 10  | 20   |
| 低位 6C    | 6   | 12   |
| 低位 4C    | 4   | 8    |
| 低位 2C    | 2   | 4    |
| 低位 1C    | 1   | 2    |
| terminal | —   | 1    |

总权重 = 4153，冗余 = 58。每级获得 5 LSB 的校准裕量，支持 9-target 完整递归。

## 2.3 最终二进制 CDAC：C<sub>B</sub>=2C，H=65

当前 Huang V6 实际使用的系统采用二进制 CDAC 拓扑：

- 低位阵列：{1, 2, 4, 8, 16, 32} = 63C
- 桥接电容：C<sub>B</sub> = 2C
- 高位阵列：{1A, 1R, 2, 4, 8, 16, 32} = 64C

桥接衰减比  $\alpha = (63 + 2)/2 = 32.5$ ，高位单位权重  $H = 65$ 。

权重表与映射：

| 数字权重 | 映射关系                  | 说明           |
|------|-----------------------|--------------|
| 2080 | $W_0 = 32C \times 65$ |              |
| 1040 | $W_1 = 16C \times 65$ |              |
| 520  | $W_2 = 8C \times 65$  |              |
| 260  | $W_3 = 4C \times 65$  |              |
| 130  | $W_4 = 2C \times 65$  |              |
| 65   | high 1C_A             | stage 5      |
| 65   | high 1C_R             | stage 6 (冗余) |
| 64   | low $32C \times 2$    |              |
| 32   | low $16C \times 2$    |              |
| 16   | low $8C \times 2$     |              |
| 8    | low $4C \times 2$     |              |
| 4    | low $2C \times 2$     |              |
| 2    | low $1C \times 2$     |              |
| 1    | terminal              |              |

总权重 =  $2080 + 1040 + 520 + 260 + 130 + 65 + 65 + 64 + 32 + 16 + 8 + 4 + 2 + 1 = 4287$ 。冗余  
 $= 4287 - 4095 = 192$ 。

Stage 映射：

| Stage | 电容    | 权重   |
|-------|-------|------|
| 0     | H32C  | 2080 |
| 1     | H16C  | 1040 |
| 2     | H8C   | 520  |
| 3     | H4C   | 260  |
| 4     | H2C_A | 130  |
| 5     | H1C_A | 65   |
| 6     | H1C_R | 65   |
| 7     | L32C  | 64   |
| 8     | L16C  | 32   |
| 9     | L8C   | 16   |
| 10    | L4C   | 8    |
| 11    | L2C   | 4    |

| Stage | 电容       | 权重 |
|-------|----------|----|
| 12    | L1C      | 2  |
| 13    | terminal | 1  |

### 3 版本历史与核心算法演化

#### 3.1 版本总览

| 版本       | 状态        | 核心特征                                                            |
|----------|-----------|-----------------------------------------------------------------|
| V5       | 设计文档      | 9-target 完整递归, $H=122$ CDAC, 完整数学推导与切换表。未实现代码。                  |
| V6       | 归档        | 3-target 原型, 7-bit calDAC ( $\pm 126$ ), $E=e3+e4$ 传播。无饱和检测。    |
| V6.1     | (未归档)     | 过渡版本, 引入基本饱和检测。                                                 |
| V6.2     | DEFECT    | w2 re-correction 引入 bug: 雅可比矩阵奇异, 修正为恒等操作。                      |
| V6.3     | 归档        | 删除 w2 re-correction, 引入隐式 gauge ( $W3+W4=512$ ), 修复 P0/P1 bugs。 |
| V6.5     | 草案        | W5 粗调自动量程扩展 ( $\pm 122 \rightarrow \pm 250$ )。ChatGPT 生成。       |
| V6.6     | 当前发布      | 合并 V6.5 自动量程 + 外部 anchor 通道 (§7 方案 A)。                          |
| V7       | DEFECTIVE | $128 > 126$ 违反 offset-binary SAR 收敛。请勿使用。                       |
| Huang V6 | 当前实现      | 全直接递归, 二进制 CDAC 适配, 7-target, 可变 search_count (6..12)。          |

#### 3.2 V5: 9-target 完整递归（架构设计）

V5 是项目的架构设计阶段, 基于候选 A ( $H=122$ ) CDAC, 规划了从 low10 (20) 到 high16 (1952) 共 9 个目标的完整递归校准序列。每级 calDAC 配置、切换表、误差传播模型均在设计文档 (doc/HUANG\_RECURSIVE\_CALIBRATION\_DESIGN.md) 中完整推导。V5 未实现可运行代码, 但为后续所有版本提供了理论基础。



### 3.3 V6: 3-target 原型

V6 实现 3-target 校准 ( $W_2=512$ ,  $W_1=1024$ ,  $W_0=2048$ ), 使用 7-bit calDAC ( $\pm 126$ )。核心特征:

- 3-target 序列: target 2 ( $W_2$ )  $\rightarrow$  target 1 ( $W_1$ )  $\rightarrow$  target 0 ( $W_0$ )
- 隐式 gauge:  $W_3+W_4=512$  (名义值), 不单独校准
- $E = e_3+e_4$  沿  $(-E, -2E, -4E)$  传播到  $(w_2, w_1, w_0)$
- 无饱和检测, 无 P0/P1 修复

### 3.4 V6.2: w2 re-correction 缺陷

V6.2 在 V6 基础上试图通过”w2 re-correction”修正 E 传播:

```
w2 = w2 + (measured_weight_q - 512*q_scale);
```

**定理 3.1** (V6.2 w2 re-correction 是 no-op). 在 V6.2 的 4-target 序列下, 第 2 次测量必然得到  $\hat{W}_{34} = 512$  (与  $e_2$ ,  $E$  无关), 因此 w2 re-correction 是恒等操作。

**证明:** 第一次测量  $\hat{W}_2 = 512 + (e_2 - E)$ 。第二次测量 target =  $W_{34}$ , wall =  $\hat{W}_2$ ,  $R_2 = E - e_2$ 。测量结果  $\hat{W}_{34} = \hat{W}_2 + R_2 = 512$ 。雅可比矩阵  $\det(J) = 0$ , 参数  $(e_2, E)$  不可辨识。■

### 3.5 V6.3: 缺陷修复与隐式 gauge

V6.3 删除 V6.2 的 no-op 操作, 修复 P0/P1 系列 bug:

- **P0-1:** wall\_weight\_q 初始化 (三处设置 wall =  $w_3+w_4$ )
- **P0-2:** RST1 双 handler 合并为单一 handler
- **P0-3:** REJECT 静默继续  $\rightarrow$  fail-fast ERR=1
- **P1-1:** saturate\_flag 单 bit  $\rightarrow$  per-direction 计数
- **P1-2:** saturated sample 排除 accum
- **P1-3:** 死参数清理
- **P1-4:** decoder 在 ERR=1 时回退名义权重

### 3.6 V6.5: W5 粗调自动量程

V6.5 解决 R 量程饱和问题（根因 II）。将  $W_5=128$  作为粗调电容，通过自动量程选择将 calDAC 可测范围从  $\pm 122$  扩展至  $\pm 250$  LSB。

**定理 3.2** (W5 自动量程扩展). 在 W5 粗调自动量程下，可测对称残差范围从  $\pm 122$  LSB 扩展到  $\pm 250$  LSB。

**证明：** calDAC 安全测量范围  $|R_{fine}| \leq 122$ 。k= $\pm 1$  时加入  $\pm 128$  粗调偏置，覆盖  $R \in [-250, -6] \cup [-122, 122] \cup [6, 250]$ 。■

### 3.7 V6.6: 最终合并版本

V6.6 合并 V6.5 自动量程与外部 anchor 通道（§7 方案 A），同时解决两个独立根因。

**外部 Anchor 通道：** 暴露 ANCHOR\_W3\_LSB 和 ANCHOR\_W4\_LSB 参数。

**定理 3.3** (V6.6 anchor 误差传播). 在 V6.6 3-target 递归下：

$$\hat{W}_2 = 512 + e_2 - E + e_{REF}$$

$$\hat{W}_1 = 1024 + e_1 - 2E + 2e_{REF}$$

$$\hat{W}_0 = 2048 + e_0 - 4E + 4e_{REF}$$

即 anchor 误差  $e_{REF}$  按  $(+e_{REF}, +2e_{REF}, +4e_{REF})$  传播，符号与 E 相反。

当用户提供精确物理表征值使  $e_{REF} = E$  时，E 传播完全消除。

### 3.8 Huang V6（当前）：二进制 CDAC 全直接递归

当前实现版本采用二进制 CDAC 拓扑（ $C_B=2C$ ， $H=65$ ），实现全直接递归校准：

- 7-target 校准序列
- 可变 search\_count：各目标 6..12 步
- D+/D- 32-pair 平均
- Q6 固定小数位格式

## 4 校准算法原理

### 4.1 Huang 双向递归方法

Huang 2024 提出的双向递归位权校准方法的核心思想是：利用低位已校准电容作为 calDAC，通过 D+/D- 双向差分测量消除比较器失调，逐级递归测量高位电容的实际物理权重。

校准序列（以二进制 CDAC 为例）：

$$\begin{aligned} \text{target 6: } \hat{W}_7 &= 64 + R_7 \quad (\text{wall} = W_{8..13} + W_6) \\ \text{target 5: } \hat{W}_6 &= \hat{W}_7 + \text{wall}_6 + R_6 \\ &\vdots \\ \text{target 0: } \hat{W}_0 &= \hat{W}_1 + \hat{W}_2 + \cdots + \text{wall}_0 + R_0 \end{aligned}$$

### 4.2 D+/D- 方法消除 $V_{OS}$

对每个待校准位  $W_k$ ，执行双向测量：

$$\begin{aligned} D^+ &= W_k + V_{OS} + x_n \quad (\text{正方向注入}) \\ D^- &= -W_k + V_{OS} + x_{n+1} \quad (\text{负方向注入}) \end{aligned}$$

位权估计：

$$\hat{W}_k = \frac{D^+ - D^-}{2} = W_k + \frac{x_n - x_{n+1}}{2} \quad (2)$$

$V_{OS}$  完全消除，仅残留比较器噪声差。

### 4.3 Wall-residual 与直接递归对比

**Wall-residual 方法** (V6.3/V6.6)：使用  $W_3+W_4$  作为 wall 的名义值 (512)，测量残差  $R = W_{\text{target}} - W_{\text{wall}}$ 。数字侧记录  $\hat{W}_{\text{target}} = \text{wall}_{\text{digital}} + R$ 。

**直接递归方法** (Huang V6/V5)：每个 target 直接使用之前已校准的低位权重作为 calDAC，不依赖固定的 wall 名义值。calDAC 范围和 SAR 搜索步数逐级增加。

### 4.4 32-pair 平均

校准重复 32 个 D+/D- pair：

$$\hat{W}_k = \frac{1}{32} \sum_{m=1}^{32} \frac{D^{+(m)} + |D^{-(m)}|}{2} = \frac{\text{accum\_plus} + \text{accum\_minus\_mag}}{2 \times 32} \quad (3)$$

噪声标准差降低 8 倍：

$$\sigma_{\hat{W}} = \frac{\sigma_n}{\sqrt{32}} = \frac{\sigma_n}{8} \quad (4)$$

## 4.5 当前二进制 CDAC 的 search\_count

各目标 SAR 搜索步数（含 terminal）：

| 目标                | Stage | search_count |
|-------------------|-------|--------------|
| $W_{64}$ (calDAC) | 7     | 6            |
| $W_{65A}$         | 5     | 7            |
| $W_{65R}$         | 6     | 7            |
| $W_{130}$         | 4     | 8            |
| $W_{260}$         | 3     | 9            |
| $W_{520}$         | 2     | 10           |
| $W_{1040}$        | 1     | 11           |
| $W_{2080}$        | 0     | 12           |

## 4.6 Trial stage 映射公式

对于 target 位于 stage  $s_t$ , calDAC 包含 stages  $\{s_{t+1}, s_{t+2}, \dots, s_{13}\}$  以及已校准的高位 stages（在校准序列中位于 target 之后的目标）。SAR trial 顺序从大到小。

# 5 数学可辨识性证明（摘要）

本节摘录项目中六个核心定理的证明要点。完整推导见 doc/PROOF\_V6\_3\_IDENTIFIABILITY

**定理 5.1** (V6.2 w2 re-correction 是 no-op). 在 V6.2 的 4-target 序列下,  $\hat{W}_{34} \equiv 512$ , 与  $e_2, E$  无关。雅可比矩阵  $\det(J) = 0$ , 参数  $(e_2, E)$  不可辨识。

**定理 5.2** ( $W_5$  (128) 不可测). 用现有 calDAC ( $\pm 126$ ) 无法测量  $W_5 = 128 + e_5$ 。calDAC 与 wall 共享物理电容, 唯一的 wall 候选是  $W_{13}=1$ ,  $R = 127 > 126$ 。

**定理 5.3** (共模增益不可观测). 所有 wall 测量对共模增益  $(1+\alpha)$  不敏感。calDAC 自身也缩放, 数字 code 与  $\alpha$  无关。

**定理 5.4** (V6.3 E 传播（更正版）). 在 V6.3 3-target 序列下：

$$\hat{W}_2 = 512 + e_2 - E$$

$$\hat{W}_1 = 1024 + e_1 - 2E$$

$$\hat{W}_0 = 2048 + e_0 - 4E$$

E 按  $(-E, -2E, -4E)$  传播, 不是精确校准。

**定理 5.5** (W5 自动量程扩展). 在 W5 粗调自动量程下, 可测对称残差范围从  $\pm 122$  扩展到  $\pm 250$  LSB。覆盖  $\pm 5\%$  任意方向 MSB 失配,  $\pm 7\%$  边界,  $\pm 10\%$  仍失败。

**定理 5.6** (Anchor  $e_{REF}$  传播). 在 V6.6 3-target 递归下, anchor 误差  $e_{REF}$  按  $(+e_{REF}, +2e_{REF}, +4e_{REF})$  传播。当  $e_{REF} = E$  时,  $E$  完全消除。

## 6 方向与程度敏感性分析

### 6.1 两个独立根因

V6.3 在不同失配方向上校准效果不一致有两个独立根因:

| 根因          | 描述                                                      | 触发条件                   | V6.6 解决方案                           |
|-------------|---------------------------------------------------------|------------------------|-------------------------------------|
| (I) E 传播    | $E=e_3+e_4$<br>$(-E, -2E, -4E)$<br>进入 $(w_2, w_1, w_0)$ | 作为 任何 $E \neq 0$       | 外部 anchor $A_{34} = W_3+W_4$ (物理表征) |
| (II) R 量程饱和 | $R_0=e_0-e_1-e_2$<br>$\pm 126$ LSB                      | 超过 反向失配且 $ p  > 3.5\%$ | W5 粗调自动量程, 扩展至 $\pm 250$ LSB        |

### 6.2 方向敏感性

设  $|e_3| = |e_4| = \sigma$  (相同程度), 方向不同:

| 方向      | $e_3$     | $e_4$     | $E$        | $\Delta W_0 = -4E$ | 效果   |
|---------|-----------|-----------|------------|--------------------|------|
| 反向 (对消) | $+\sigma$ | $-\sigma$ | 0          | 0                  | ✓ 完美 |
| 同向 (累加) | $+\sigma$ | $+\sigma$ | $+2\sigma$ | $-8\sigma$         | × 失败 |
| 同向 (反向) | $-\sigma$ | $-\sigma$ | $-2\sigma$ | $+8\sigma$         | × 失败 |

### 6.3 程度敏感性

| $ E $ | $ \Delta W_0 $ | $ \Delta W_1 $ | $ \Delta W_2 $ | 最坏 INL     | ENOB        |
|-------|----------------|----------------|----------------|------------|-------------|
| 0.512 | 2.05           | 1.02           | 0.51           | $\sim 3.6$ | $\sim 11.5$ |
| 2.56  | 10.24          | 5.12           | 2.56           | $\sim 18$  | $\sim 10.5$ |
| 5.12  | 20.48          | 10.24          | 5.12           | $\sim 36$  | $\sim 9.5$  |
| 25.6  | 102.4          | 51.2           | 25.6           | $\sim 179$ | $\sim 7.5$  |

## 6.4 外部参考电容方案（Solution A）

引入独立参考电容  $C_{REF}=512$ （与  $W_3+W_4$  名义相同），物理隔离。校准序列：

$$\hat{W}_2 = 512 + e_2 - e_{REF}$$

$$\hat{W}_1 = 1024 + e_1 - 2e_{REF}$$

$$\hat{W}_0 = 2048 + e_0 - 4e_{REF}$$

$E$  被  $e_{REF}$  替换。 $e_{REF}$  是单个独立电容的失配，不存在“同向累加”问题，彻底消除方向敏感性。

## 7 DITHER 注入分析

### 7.1 Dither 设计参数

| 参数     | 值                              | 说明                   |
|--------|--------------------------------|----------------------|
| Peak A | $\pm 0.5$ calibration LSB      | 亚 LSB 可观测性           |
| 序列     | 32-level deterministic uniform | 确定性均匀序列              |
| 单位     | terminal LSB (= 1)             | 非物理 1C weight=2      |
| Q6 匹配  | 1/64 LSB resolution            | 6-bit 小数精度           |
| 更新方式   | Per-pair update                | 同一 dither 用于 D+ 和 D- |

### 7.2 工作原理

Dither 信号由 COM\_ideal 模块中的 CAL 引脚控制，仅在校准模式开启。对于晶体管级比较器（含实际噪声），DITHER 不需要——实际比较器热噪声已提供天然的亚 LSB 可观测性。DITHER 是仿真辅助机制。

Per-pair 更新保证 D+ 和 D- 使用相同的 dither 值，因此差分抵消后 dither 贡献被消除。

## 8 文件清单与版本归档

### 8.1 src/ 文件清单

| 文件                     | 说明                                                       |
|------------------------|----------------------------------------------------------|
| DEC_CAL_PHY.va         | V6.6 校准解码器 (3-target + W5 autoranging + external anchor) |
| DEC_CAL_PHY_HUANG_V5.v | V5.6 完整递归校准 (9-target, H=122 架构设计)                       |
| DEC_CAL_PHY_HUANG_N6.v | N6.v6 V6 直接递归实现 (二进制 CDAC, 7-target)                     |
| SWITCH_CAL.va          | CDAC 开关阵列 (BITD_CAL/BITU_CAL 编码)                         |
| SAR_LOGIC_0716.va      | 14-beat 非二进制 SAR 逻辑                                      |
| SYNC_asnyc.va          | 时序生成器                                                    |
| COM_ideal.va           | 理想比较器 (含 CAL-gated dither)                               |

## 8.2 sim/ 文件清单

| 文件                            | 说明                                 |
|-------------------------------|------------------------------------|
| tb_huang_calibration.scs      | 主测试台 (参数化, 支持多种失配注入模式)             |
| cdac_binary_mc.va             | 二进制 CDAC 蒙特卡洛模型                    |
| cdac_split_mc_thesis_deltaC   | 论文版 split-CDAC MC 模型               |
| cdac_split_mc_final_1pct.va   | 最终 split-CDAC MC 模型 (1% $\sigma$ ) |
| run_mismatch_sweep.sh         | 失配扫描自动化脚本                          |
| TOP_LEVEL_CONNECTION顶层连接图.scs |                                    |
| SIMULATION_GUIDE.md           | 仿真指南                               |

## 8.3 archive/ 版本归档

| 版本       | 文件                     | 说明                                      |
|----------|------------------------|-----------------------------------------|
| V6       | DEC_CAL_PHY_v6.va      | 3-target, 7-bit calDAC, 无饱和检测           |
| V6.2     | DEC_CAL_PHY_v6_2.v     | DEFECT: w2 re-correction 数学无效           |
| V6.2 RTL | DEC_CAL_PHY_rtl_v6_2.v | V6.2.RTL 镜像                             |
| V6.3     | DEC_CAL_PHY_v6_3.v     | 3-target + 隐式 gauge + P0/P1 修复          |
| V6.3 RTL | DEC_CAL_PHY_rtl_v6_3.v | V6.3.RTL 镜像                             |
| V6.5     | DEC_CAL_PHY_v6_5.v     | W5 粗调自动量程草案                             |
| V7       | DEC_CAL_PHY_v7.va      | DEFECTIVE: 128>126 违反 offset-binary SAR |

## 8.4 doc/ 文件清单

| 文件                                      | 说明                                    |
|-----------------------------------------|---------------------------------------|
| README_ 使用说明.md                         | 项目使用说明（V6.6 完整文档）                     |
| PROOF_V6_3_IDENTIFIATION.md             | 严格数学证明（定理 1–6 + §7 文献综述 + §8 V6.6 证明） |
| HUANG_RECURSIVE_CALIBRATION_DESIGN.md   | V6.6 完整设计文档，电荷方程、拓扑演化、误差传播、伪代码）       |
| STATIC_CHECK_REPORT_V6.6                | 静态检查报告                                |
| sar_adc_mismatch_calibration_report.pdf | V6.6 中期报告（历史参考）                       |
| comprehensive_report.tex                | 本报告                                   |

## 9 仿真验证指南

### 9.1 Testbench 结构

主测试台为 `sim/tb_huang_calibration.scs`，包含：

- CDAC 模型（参数化失配注入）
- SWITCH\_CAL 开关阵列（无需修改）
- SAR\_LOGIC\_0716 SAR 逻辑（无需修改）
- DEC\_CAL\_PHY 校准解码器（当前版本）
- COM\_ideal 理想比较器（含 CAL-gated dither）
- SYNC\_asnyc 时序生成器
- 激励源：CAL\_RST, RST1, CAL\_CLK, input ramp/sine

### 9.2 测试用例

| 类别    | 名称        | CDAC  | 验证项                          |
|-------|-----------|-------|------------------------------|
| Ideal | ideal_all | ideal | $\hat{W}_i = W_i$ ，误差仅来自有限平均 |



| 类别               | 名称                             | CDAC                               | 验证项                           |
|------------------|--------------------------------|------------------------------------|-------------------------------|
| Single mis-match | single_cap                     | 单电容 $\pm 5\%$                      | $\hat{W}_i$ 失配检测精度            |
| Dual-side MC     | pn_same/oppo<br>mc_3msb/mc_all | P/N 同/反向<br>全局 MC ( $1\% \sigma$ ) | 差分权重正确性<br>INL/SNDR/ENOB 统计分布 |

### 9.3 关键参数

| 参数               | 默认值 | 说明               |
|------------------|-----|------------------|
| NOM_H1_WEIGHT    | 65  | 高位单位权重（二进制 CDAC） |
| AVG_PAIRS_LOG2   | 5   | 32 对 D+/D- 平均    |
| FRAC_BITS        | 6   | Q6 固定小数位         |
| CAL_BYPASS       | 0   | 0= 运行校准, 1= 旁路   |
| APPLY_CAL_WEIGHT | 1   | 是否应用校准权重         |
| WEIGHT_TOL_PCT   | 35  | 位权 35% 容差窗       |

### 9.4 预期输出格式

```

HUANGV6 init ... targets=7
HUANGV6 measure target=6 ... ACCEPT valid=32/32 sat=0/32 (w7)
HUANGV6 measure target=5 ... ACCEPT valid=32/32 sat=0/32 (w6)
...
HUANGV6 finish done=1 err=0
HUANGV6 weights_q={2080,1040,520,260,130,65,65,64,32,16,8,4,2,1}

```

## 10 已知限制与未来工作

### 10.1 已知限制

- $W_5$  不可校准:** 定理 2 证明 128 不可测（唯一 wall 候选  $W_{13}=1$ ,  $R=127>126$ ）。当前依赖 layout matching 保证  $|e_5| < 1\%$ 。
- $e_3/e_4$  不可分离:** 只假设  $W_3+W_4=512$  (gauge)。 $e_3-e_4$  差分失配作为 DNL 噪声保留。

3.  **$\pm 7\%$  失配边界**: 5% 任意方向覆盖良好但 7% 接近量程边界 ( $|R_0|_{max} = 250.9$ )。需第 2 级粗调电容覆盖  $\pm 10\%$ 。
4. **未进行 Spectre/AMS 仿真**: 当前仅为 Verilog-A 行为级验证, 尚未在 Spectre 晶体管级平台上运行完整仿真。
5. **共模增益不可观测**: 定理 3 证明所有 wall 测量对共模增益不敏感。整体增益误差需要外部  $V_{ref}$  校准。
6. **方向歧义 fail-fast**: 若  $k=0$  探测同时触发 `overflow_pos` 和 `overflow_neg`, 立即设  $ERR=1$ 。

## 10.2 未来工作

1. **Spectre 仿真验证**: 在晶体管级 CDAC 和比较器模型上运行完整校准仿真, 验证算法在真实电路噪声环境下的收敛性。
2. **Monte Carlo 验证**: 100+ 次 MC 仿真, 统计 ENOB 分布与最坏情况 INL。
3.  **$W_5$  硬件修复**: 将  $W_5=128$  拆分为  $64+64$ , 校准子电容; 或引入外部参考电容作为 wall。
4. **二级粗调电容**: 利用  $W_4=256$  作为二级粗调, 将量程扩展至  $\pm 506$  LSB, 覆盖  $\pm 10\%$  失配。
5. **外部 Anchor 硬件实现**: 集成  $C_{REF}$  电容与切换逻辑, 实现完整的物理 anchor 通道。
6. **Split-ADC 后台校准**: McNeill 2005 架构, 两个半尺寸 ADC 互为参考, 彻底消除递归自引用。
7. **两段式校准**: Chen 2024 TCAS-I 启发, 将 MSB 段与 LSB 段独立校准, 避免 E 传播。

## 参考文献

## 参考文献

- [1] Q. Huang, *Advanced Clock Multiplier and SAR ADC Design Techniques for High-Resolution Signal Chain Systems*, HKUST PhD Thesis, 2024, Section 4.5.
- [2] H.-S. Lee, D. A. Hodges, P. R. Gray, "A Self-Calibrating 15 bit CMOS A/D Converter," *IEEE J. Solid-State Circuits*, vol. SC-19, no. 6, pp. 813–819, 1984.

- [3] Y. Chen, Q. Huang, Y. Fan, Q. Zhao, S. Huang, J. Yuan, “A 16-bit 4-MS/s SAR ADC With Dual-Segmental Bit Weight Self-Calibration,” *IEEE Trans. Circuits Syst. I*, vol. 71, no. 9, pp. 3961–3974, 2024.
- [4] Y. Chen, S. Huang, Q. Huang, Y. Fan, J. Yuan, “The Error Analysis of Bit Weight Self-Calibration Methods for High-Resolution SAR ADCs,” *IEEE Trans. VLSI Syst.*, vol. 32, no. 11, pp. 1983–1992, 2024.
- [5] H. Fan, Z. Chen, Y. Liu, F. Maloberti, M. Chen, Q. Wei, “Analog Foreground Calibration of High-Resolution SAR ADC,” *IEEE Trans. Circuits Syst. I*, vol. 72, no. 11, pp. 6629–6639, 2025.
- [6] J. A. McNeill, M. C. W. Coln, B. J. Larivee, “‘Split ADC’ Architecture for Deterministic Digital Background Calibration of a 16-bit 1-MS/s ADC,” *IEEE J. Solid-State Circuits*, vol. 40, no. 12, pp. 2437–2445, 2005.
- [7] J.-Y. Um, Y.-J. Kim, E.-W. Song, J.-Y. Sim, H.-J. Park, “A Digital-Domain Calibration of Split-Capacitor DAC for a Differential SAR ADC Without Additional Analog Circuits,” *IEEE Trans. Circuits Syst. I*, vol. 60, no. 11, pp. 2845–2856, 2013.
- [8] B. P. Ginsburg, A. P. Chandrakasan, “An Energy-Efficient Charge Recycling Approach for a SAR Converter with Capacitive DAC,” *IEEE ISCAS 2005*, pp. 184–187.
- [9] A. López-Angulo, A. J. Ginés, E. J. Peralias, “Digital calibration of capacitor mismatch and comparison offset in Split-CDAC SAR ADCs with redundancy,” *IEEE ISCAS 2020*.
- [10] Y. Ding et al., “A 16-bit 1-MS/s SAR ADC With Capacitor Mismatch Self-Calibration,” 2025.
- [11] Y. Zheng, “小尺寸电容阵列高精度逐次逼近型 ADC 研究,” 2024.