

12 位冗余 SAR ADC 前台校准

行为级实现、算法验证与性能分析

SAR_ADC_IDEAL_CAL_REPLACEMENT_V6_CLEAN

2026 年 7 月

摘要

本报告描述一套 12 位非二进制冗余 SAR ADC 的 Verilog-A 行为级替代包，用于验证 Huang 2024 前台位权自校准算法。包含 5 个核心模块与 2 套蒙特卡洛 CDAC 模型，实现了 offset-binary SAR 搜索、D+/D- 差分失调消除、32 对 Q 格式平均、确定性 sub-LSB dither 注入等完整算法链。理论校准分辨率达 1.1×10^{-6} ，实测 ENOB 11.5–11.7 位。报告定量分析了 ENOB 损耗的四大根因（递归误差传播、冗余裕量过紧、端点裁剪、dither-SAR 耦合），给出四级改进路径，并与 Huang 2024 论文的 16-bit 晶体管级实现做逐维度对比。结论：当前 ENOB 瓶颈在架构而非校准精度；对中小失配，DEM 的 $\sqrt{N}$ 效应在理论上优于前台校准，但需 CDAC 硬件重设计。

目录

第一章 引言	4
1.1 问题定义	4
1.2 设计约束	4
第二章 系统架构	5
2.1 顶层信号流	5
2.2 模块职责与关键参数	5
第三章 CDAC 架构与满量程修复	6
3.1 非二进制权重设计	6
3.2 满量程修复	6
3.3 三态开关编码	6
第四章 前台校准算法	7
4.1 递归校准原理	7
4.2 offset-binary SAR 搜索	7
4.3 D+/D- 差分消除比较器失调	7
4.4 Q 格式平均	7
4.5 校准状态机	8
4.6 时钟多路选择	8
第五章 确定性 Dither 机制	9
5.1 问题：理想比较器的可观测性缺失	9
5.2 dither 原理	9
5.3 dither 电压公式	9
5.4 时序控制	9
第六章 SAR 逻辑与定时	11
6.1 compare-then-commit 时序	11
6.2 SYNC 四相时钟	11
第七章 解码器与验证	12
7.1 正常解码器	12
7.2 A/B/C 验证矩阵	12

目录	3
7.3 诊断规则	12
7.4 合并版 ENFORCE_MIN_AVG	12
第八章 性能分析与改进路径	13
8.1 ENOB 损耗的定量分析	13
8.2 改进路径	13
8.3 与 Huang 2024 论文对比	13
8.4 DEM vs 校准：中小失配的结论	13
8.5 仿真配置	14
附录 A 核心公式速查	15

第一章 引言

1.1 问题定义

高分辨率 SAR ADC 的线性度受限于 CDAC 电容失配。对于 12 位 ADC，要求电容匹配精度优于 0.024%，远超标准工艺的 3σ 失配水平 ($\sim 0.1\%$)。解决途径有二：**校准**（测量位权并修正解码）与**动态元件匹配**（轮换元件将失配转为噪声）。Huang 2024 论文 [1] 提出一套基于 offset-binary SAR 搜索与 D+/D- 差分的前台位权自校准方案，在 16-bit 5-MS/s 原型上实现 SNDR 93.7 dB。

本项目将 Huang 2024 算法移植到 12 位非二进制冗余 SAR ADC 的 Verilog-A 行为级平台，目标是在晶体管级数字链路尚未就绪时验证校准算法的正确性与边界。

1.2 设计约束

- CDAC 为非二进制权重：2048, 1024, 512, 256, $256R$, 128, 48, 32, 20, 12, 8, 4, 2，总权重 4351，冗余位 $256R$ 提供纠错重叠
- calDAC 复用 CDAC 低位段（权重 48-2，7 位），offset-binary 编码
- 仅校准 3 位 MSB ($w_2/w_1/w_0$ ，权重 512/1024/2048)，中位裸奔
- 理想比较器无噪声，需确定性 dither 制造亚 LSB 可观测性

第二章 系统架构

2.1 顶层信号流

图 2.1 展示五个 Verilog-A 模块的信号流。外部 CLK00 启动 SYNC_asnyc 产生 14 个比较器周期；DEC_CAL_PHY 作为校准引擎与解码器的合一模块，是最终比较器时钟 CLK 的唯一驱动器——这一约束消除了 SYNC 与 DEC 对 CLK 网络的双驱动冲突。




图 2.1: 顶层信号流。实线为时钟/数据，虚线为校准控制。

2.2 模块职责与关键参数

模块	角色	关键参数与职责
COM_ideal	比较器	CAL_LSB_V=0.8274 mV, DITHER_LEVELS=32; CAL=1 注入 dither, CAL=0 严格为零
SWITCH_CAL	CDAC 开关	REDUNDANT_SAMPLES_VCM=1 (满量程修复) ; 三态编码 10/01/00
SAR_LOGIC	SAR 逻辑	14 拍 compare-then-commit; NORMAL_REF_SWAP=1
SYNC_asnyc	定时	4 相时钟, 4 ns/决策, 14 决策共 56 ns
DEC_CAL_PHY	校准 + 解码	AVG_PAIRS_LOG2=5, Q_SCALE=64, WEIGHT_TOL=0.35; ENFORCE_MIN_AVG=1 (合并版)

第三章 CDAC 架构与满量程修复

3.1 非二进制权重设计

CDAC 物理权重序列在 SWITCH_CAL.va 中定义：

$$\underbrace{2048, 1024, 512}_{\text{MSB 段}}, \underbrace{256, 256R}_{\text{冗余段}}, \underbrace{128, 48, 32, 20, 12, 8, 4, 2}_{\text{calDAC 段}}, \underbrace{1}_{\text{终端}}$$

总物理权重 $W_{total} = 4351$ 。冗余位 $256R$ 在 stage-3 与 stage-4 间提供 256 的纠错重叠范围。calDAC 段（权重 2–48，7 位）在正常转换时作为普通低位电容，在校准模式复用为测量 DAC。

3.2 满量程修复

问题：若冗余 $256R$ 支路与所有信号电容一起采样 V_{IP}/V_{IN} ，则采样信号跨度 = 4351 间隔。将 4351 个间隔压缩到 4095 个输出码会周期性合并相邻码字，在 FFT 中表现为谐波，将理想 SNDR 上限限制在 ≈ 71 dB。

修复方案（SWITCH_CAL.va L10–L22）：令冗余支路在采样相接 V_{CM} 而非 V_{IP}/V_{IN} ，使其不贡献信号电荷。转换与校准相仍切换到 V_{REFP}/V_{REFN} ，保留纠错能力。修复后信号权重和 = 4094，加终端比较器决策的 1，恰好 4095 间隔，恢复 12 位满量程。




图 3.1: CDAC 权重分布与冗余支路采样修复。红色 $256R$ 采样 V_{CM} ，不贡献信号。

3.3 三态开关编码

每个电容 k （转换级索引 = $13 - k$ ）在三个相位下的控制：

相位	信号电容	冗余支路	控制信号
采样	V_{IP}/V_{IN}	V_{CM}	BITD[k], BITU[k]
转换	10 $\rightarrow V_{REFP}$, 01 $\rightarrow V_{REFN}$	同左	SET + BITP/BITN
校准	10 = +, 01 = -, 00 = VCM	同左	BITD_CAL, BITU_CAL

第四章 前台校准算法

4.1 递归校准原理

校准从低位 MSB 向高位递归推进。每次测量一个目标电容 W_{target} 相对于”墙”（已校准低位之和 W_{wall} ）的权重差 R ：

序	目标	权重	墙	墙权重	测量结果
1	C10	512	$w_3 + w_4$	512	w_2
2	C11	1024	$w_2 + w_3 + w_4$	1024	w_1
3	C12	2048	$w_1 + w_2 + w_3 + w_4$	2048	w_0

递归性体现在： w_2 的测量结果进入 w_1 的墙， w_1 的结果再进入 w_0 的墙。因此 w_2 的测量误差会传播到 w_1 和 w_0 。

4.2 offset-binary SAR 搜索

calDAC 初始状态为全 10（输出 +126），随后逐位从 10 切到 01，使输出减少 $2 \times \text{weight}$ 。试探方向反向于残差 R ：若 $R > 0$ （目标偏大），calDAC 输出向负方向搜索；若 $R < 0$ ，向正方向搜索。7 步搜索后 calDAC 收敛，得到 0-127 的码 D ，加上终端比较器决策 b_T ：

$$D = \sum_{\text{switched}} w_i + b_T$$

4.3 D+/D- 差分消除比较器失调

对同一目标做正反两次测量，残差符号翻转，比较器失调 V_{os} 同号：

$$D_+ \approx \frac{W_{target} - W_{wall} + V_{os}}{\Delta} \quad (4.1)$$

$$D_- \approx \frac{-W_{target} + W_{wall} + V_{os}}{\Delta} \quad (4.2)$$

差分后失调一阶消除：

$$R = D_+ - D_- \approx \frac{2(W_{target} - W_{wall})}{\Delta}$$

本实现不除以 2，而是通过 Q 格式系数吸收因子 2。

4.4 Q 格式平均

32 对 (D_+, D_-) 的差分结果做 Q 格式平均，保留亚 LSB 小数：

$$R_q = \text{round} \left(q_scale \cdot \frac{1}{N} \sum_{i=1}^N (D_{+,i} - D_{-,i}) \right), \quad q_scale = 64, \quad N = 32$$

测得权重 $W_{meas} = W_{wall,q} + R_q$ ，精度 6 位小数。容差门限 $\pm 35\%$ （WEIGHT_TOL=0.35），超限则 REJECT。

4.5 校准状态机

DEC_CAL_PHY.va 定义 6 态状态机 (图 4.1): CAL_CLK 上升沿设置试探 (L330–L375), 下降沿锁存比较器并决策 keep/undo (L378–L486), RST1 上升沿结束一个方向 (L489–L586)。




图 4.1: 校准状态机。SAR_TRIAL 重复 7 次 (7 位 calDAC), TERMINAL 1 次。

4.6 时钟多路选择

DEC_CAL_PHY.va L729–L733 控制比较器时钟来源:

$$\text{CLK} = \begin{cases} \text{CLK_SAR} & \text{cal_mode} = 0 \text{ (正常转换)} \\ \text{CAL_CLK} & \text{cal_mode} = 1 \text{ 且 frame_active} \end{cases}$$

校准模式下每个方向恰好 8 个比较器沿 (7 步 SAR + 1 终端), 16 沿对齐一个 D+/D- 对。SYNC_async 的符号端 CLK 必须接到网络 CLK_SAR, 而非最终 CLK。

第五章 确定性 Dither 机制

5.1 问题：理想比较器的可观测性缺失

理想比较器无噪声，当残差 R 落在 calDAC 两个量化电平之间时，SAR 永远收敛到同一个整数码，小数部分无法观测。Huang 2024 论文依赖真实电路噪声 $\sigma_{n,tot}$ 提供亚 LSB 可观测性；本行为级平台必须用确定性 dither 替代。

5.2 dither 原理

dither 是一个已知的、确定性的阈值偏移，在 32 个测量对中均匀扫过一个 calDAC LSB。对于残差 R 的小数部分 $\{R\}$ ，不同 dither 电平会使终端 bit 翻转：




图 5.1: dither 扫描下终端 bit 的翻转。32 级均匀 dither 中， $b_T = 1$ 的比例精确反映残差小数部分 $\{R\}$ 。

数学上，对 dither 电平 d ，终端决策为 $b_T(d) = 1[R + d > 0]$ 。32 级均匀 dither 在 $[-0.5, +0.5)\Delta$ 上平均后：

$$\mathbb{E}[b_T] = \frac{R + 0.5\Delta}{\Delta} \pmod{1}$$

即 b_T 为 1 的概率等于残差的小数部分。**dither** 把不可见的小数变成可观测的概率，平均后精确还原。

5.3 dither 电压公式

COM_ideal.va L86-L91 实现：

$$v_{dither}(i) = V_{LSB}^{cal} \cdot \left(\frac{i + 0.5}{N_{lev}} - 0.5 \right), \quad i = 0, 1, \dots, 31$$

其中 $V_{LSB}^{cal} = 0.8274 \text{ mV} = 2(V_{REFP} - V_{REFN})/4351$ ， $N_{lev} = 32$ 。序列对称分布在 $[-0.5, +0.5) \cdot V_{LSB}^{cal}$ ，均值恰好为零，不引入系统偏差。 $(i + 0.5)$ 用中点避免取到边界。

5.4 时序控制

三个事件控制 dither 状态：

1. CAL 上升沿 (L67-L72): dither_index=0, 重启扫描
2. CAL 下降沿 (L74-L78): dither=0, 确保正常转换无污染

3. **CLK 上升沿** (L80-L100): 仅当 `edge_in_pair==0` 时更新到下一个 dither 电平, 此后 16 个沿 (一对 D_+/D_-) 保持恒定

关键约束: dither 在一对内保持恒定, 使 D_+ 和 D_- 共用同一 dither。差分 $R = D_+ - D_-$ 时 dither 的一阶效应抵消, 残留仅来自 SAR 离散决策的非线性, 由 32 级平均进一步抑制。

第六章 SAR 逻辑与定时

6.1 compare-then-commit 时序

`SAR_LOGIC_0716.va` 采用”先比较后提交”策略 (L13–L29)，与传统”试探-保留/撤销”不同：

1. PRST 下降沿：所有支路保持 VCM，启动 stage 0，不施加 MSB 试探
2. 第一个比较器周期：观察采样残差的符号
3. CCLK 上升沿：锁存 COMN，然后提交当前支路到对应参考态 (L102–L128)
4. 重复直至 stage 13 (终端决策，不切电容)

极性约定 (`NORMAL_REF_SWAP=1`)：

- $P > N \Rightarrow \text{COMP}=1 \Rightarrow \text{BITP}=1$ (负向校正)
- $P < N \Rightarrow \text{COMN}=1 \Rightarrow \text{BITN}=1$ (正向校正)

6.2 SYNC 四相时钟

`SYNC_asnyc.va` 在 `CLK00` 上升沿后产生 14 个周期，每周期 4 相 (图 6.1)。默认 4 ns/决策，14 决策共 56 ns。




图 6.1: SYNC 四相时钟。CLK 上升沿比较器捕获，CCLK 上升沿 SAR 逻辑提交。

第七章 解码器与验证

7.1 正常解码器

DEC_CAL_PHY.va L596–L698，仅在 SOUT 上升沿锁存一次完整 RAW 码，避免 14 拍中间码泄漏到输出。解码流程：

1. 收集 14 拍 BP 决策，用校准权重 w_0-w_{12} 加权求和得 **raw_sum**
2. 冗余偏移消除： $\text{centered} = \text{raw} - (W_{total} - 4095)/2$ (L662–L680)
3. 若 NORMALIZE_REDUNDANT_RANGE=1：比例缩放 $\text{code} = 4095 \times \text{raw}/4351$
4. Q→ 整数四舍五入，限幅 $[0, 4095]$
APPLY_CAL_WEIGHT=1 时用校准后的 $w_0/w_1/w_2$ 解码，=0 时用理想 2048/1024/512，用于 A/B 对比。

7.2 A/B/C 验证矩阵

模式	BYP	APL	ENOB	用途
C（旁路）	1	0	12.0	纯旁路，理想权重参考
A（不应用）	0	0	≈12.0	校准跑完但解码仍用理想权重
B（应用）	0	1	11.5–11.7	校准权重进解码器，目标模式

注：BYP = CAL_BYPASS，APL = APPLY_CAL_WEIGHT。

7.3 诊断规则

三组对比可定位问题归属：

- C 只有 11.5：问题在架构或解码器，与校准无关 → 检查冗余裕量、端点裁剪
- C=12.0 但 B=11.5：校准权重引入了误差 → 检查 weights_q 日志是否偏离理想值
- C=12.0, A=12.0, B=11.5：校准测量误差通过权重应用污染解码 → 增加平均次数或检查 calDAC 自失配

7.4 合并版 ENFORCE_MIN_AVG

DEC_CAL_PHY.va 合并版引入 ENFORCE_MIN_AVG 参数：默认 =1（安全），当传入 AVG_PAIRS_LOG2=0 时自动 clamp 到 5（32 对）；设 =0 则允许 1 对快速调试，仿真时间降为 1/32。

第八章 性能分析与改进路径

8.1 ENOB 损耗的定量分析

实测 ENOB 11.5–11.7 对应 SNDR 71–72 dB，距 12 位理想 74 dB 差 2–3 dB。四大根因及其定量影响：

因素	影响	定量推导
递归误差传播	0.2–0.3 bit	w_2 误差 ϵ_2 传播到 w_1 的墙，再传播到 w_0 。若 $\epsilon_2 = 0.1\%$ (0.5 LSB)， w_0 误差可达 1–2 LSB，在码 2048 边界产生 INL 跳变
冗余裕量过紧	偶发 sparkle	纠错范围 = 256，需纠正的最大误差 = 255 (stage 3 之后所有位之和)，裕量仅 1 LSB。stage 3/4 同时判错即产生 256 LSB 跳码
端点裁剪	SFDR 2–3 dB	REMOVE_REDUNDANCY_OFFSET 模式下，总权重 4351 减偏移 128 后范围 $[-128, 4223]$ ，两端各 128 码饱和，产生 3 次谐波
dither-SAR 耦合	~0.1 bit	同一 dither 影响 7 步 SAR 决策（非独立噪声），若 dither 导致第 1 步判错，后续 6 步在错误起点收敛，产生系统性偏差，32 对平均后残留 ~0.05%

8.2 改进路径

按实施难度从低到高排列：

1. 归一化解码（改参数）：设 NORMALIZE_REDUNDANT_RANGE=1，比例缩放消除端点裁剪。预期 SFDR 改善 2–3 dB
2. 扩展校准到中位（换文件）：用 DEC_CAL_PHY_HUANG_RECURSIVE_V4.va 校准 $w_3/w_4/w_5$ （权重 256/256R/128），覆盖更多非线性来源。注意 w_3 的墙需用 w_4 单独构建（ $R = 0$ ），否则超出 calDAC 范围
3. 迭代自校准（改软件）：用已校准的 MSB 反向校准 calDAC 自身权重，迭代 2–3 次收敛。消除“用有误差的尺子量东西”问题，不需 DEM 硬件
4. DEM（改硬件）：MSB 分解为单位电容阵列， $\sqrt{N}$ 效应使残余误差 < 0.05 LSB，SNDR 损失 < 0.01 dB。代价是 CDAC 与开关阵列重设计

8.3 与 Huang 2024 论文对比

核心区别：Huang 的 16-bit 设计有完整噪声预算（SRM + Split Sampling 将噪声从 $111\mu\text{V}$ 降至 $38\mu\text{V}$ ），本包作为行为级验证去掉了这些电路技术，用确定性 dither 替代真实噪声。算法内核（offset-binary + D+/D- + 32 对平均 + 递归）完全一致。

8.4 DEM vs 校准：中小失配的结论

对于 MSB 2–3 位的中小失配，DEM 在理论上优于前台校准：

维度	Huang 2024	本包 V6
ADC 规格	16-bit, 5 MS/s, 0.18 μm	12-bit, 行为级
CDAC 权重	二进制 + 冗余	非二进制 4C+2C 段
校准目标	14 个高位 (b6–b19)	仅 3 个 MSB
calDAC	6-bit	7-bit (stages 6–12)
噪声来源	真实 $\sigma_{n,tot}$ + SRM	确定性 dither 32 电平
SRM	有 (22 次额外决策)	无
Split Sampling	有 (降噪)	无
2-bit Flash	有 (b18/b19 过范围)	无
Vos 覆盖	对称冗余 $\pm W_5$, 4σ	$\pm 35\%$ 容差门限
实测精度	SNDR 93.7 dB, INL ± 0.9 LSB	ENOB 11.5–11.7

- $\sqrt{N}$ 效应: $w_0 = 2048$ 分解为 2048 个单位电容, DEM 后残余 = $0.1\%/\sqrt{2048} = 0.0022\%$, 即 0.045 LSB, SNDR 损失 < 0.01 dB
- 不受 calDAC 自失配限制: DEM 不需要测量工具
- 无递归误差传播: 各 MSB 独立轮换
- 但要求 CDAC 硬件重设计为单位电容阵列, 当前二进制 CDAC 无法应用
推荐路径: CDAC 已定版 $\rightarrow$ "MSB 校准 + 中位 DEM" 或迭代自校准; 新项目 $\rightarrow$ 优先 DEM。

8.5 仿真配置

- 校准时长: 32 对 $\times$ 3 目标 $\approx 19.2 \mu\text{s}$
- 建议 `tran stop` $\geq 35 \mu\text{s}$
- FFT 必须从 `DONE=1` 后取样
- 预期日志: `OFFSAR start` $\rightarrow$ 3 条 `measure` $\rightarrow$ `finish done=1 err=0` $\rightarrow$ `weights_q` 接近 {131072, 65536, 32768}

附录 A 核心公式速查

名称	公式
dither 电压	$v_d(i) = V_{LSB}^{cal} \left(\frac{i+0.5}{N} - 0.5 \right), V_{LSB}^{cal} = \frac{2V_{REF}}{4351} = 0.8274 \text{ mV}$
D+/D- 差分	$R = D_+ - D_- \approx \frac{2(W_t - W_w)}{\Delta}$
Q 格式平均	$R_q = \text{round} \left(64 \cdot \frac{\sum(D_+ - D_-)}{32} \right)$
测得权重	$W_{meas} = W_{wall,q} + R_q$
冗余偏移消除	$\text{centered} = \text{raw} - \frac{W_{total} - 4095}{2}$
归一化解码	$\text{code} = \text{round} \left(\frac{4095 \cdot \text{raw}}{4351} \right)$
DEM 残余	$\sigma_{eff} = \frac{\sigma_{unit}}{\sqrt{N}}$
理论分辨率	$\frac{2}{64 \cdot \sqrt{32}} \approx 0.0044 \text{ LSB} \approx 1.1 \times 10^{-6}$

参考文献

- [1] Z. Huang, *Advanced clock multiplier and SAR ADC design techniques for high-resolution signal chain systems*, Ph.D. thesis, 2024.