

12-bit SAR ADC

电容失配影响与前景校准验证

Python 行为级黄金模型·SystemVerilog 校准子系统

Verilog-A 移植骨架·综合与约束时序

主问题。 PER-UNIT 单位电容失配会把标称数字权重与真实 CDAC 权重拉开多远；前景 P0/P1/N0/N1 校准能否在不改变物理 **decisions**、不增加 LUT/CAM/单调钳位的前提下，把整体 ADC 性能稳定回验收区间。0.3 mV RMS 仅用于检查校准量化锁定，不是正常转换噪声研究。

IDEAL BASELINE

74.643 dB

ENOB 12.107 bit

0 missing ·0 rollback

0.5% NOMINAL

100/100

dynamic / static / combined

74.521 dB P50

1.0% STRESS

100 / 98

dynamic / static seeds

0 missing

v3.1.0

文档版本

2026-07-26

冻结日期

codex/python-cal-validation

代码分支

4096-point coherent FFT；100-seed Monte Carlo；精确可达树

行为级证据

Vivado 2018.3 XSIM + synthesis proxy；100 MHz XDC

数字证据

Verilog-A 源码结构与方程审查；本机未做 Spectre 编译

模拟证据

结论边界：本报告证明行为级架构与当前校准 RTL 的工程一致性，不把结果外推为目标 PDK、晶

体管级、版图后或硅片签核。

决策摘要

一句话结论

理想链路没有问题；0.5% PER-UNIT 标称失配会显著降低未校准 SNDR，但当前 Q8 前景校准在 100 个正式种子上把 dynamic、static 与 combined yield 全部稳定到 100/100。1.0% 压力点仍保持 dynamic 100/100、无缺码，static 为 98/100；不应为了两个轻微 INL 尾点或窄局部 1-LSB backstep 重做阵列或增加复杂数字补丁。

表 1: 面向决策者的证据摘要

项目	结论	证据与解释
理想功能	PASS	SNDR 74.643 dB、ENOB 12.107 bit；pre/cal/oracle 完全一致，0 missing、0 backstep。
0.5% nominal	PASS	校准后 SNDR P50/min = 74.521/74.050 dB；dynamic/static/combined 均 100/100。
1.0% stress	压力余量	dynamic 100/100、static 98/100、0 missing；两个种子仅 INL 略高于 1 LSB。
0.3 mV 扰动	次要机制	只进入校准 comparator，约 0.68 LSB；解除重复 lower-SAR 量化锁定，normal conversion noise 保持 0。
局部 backstep	DIAGNOSTIC	nominal 最大 rollback 为 1 LSB，受影响输入宽度 P50/P95/max 为 0.0453% / 0.1152% / 0.1620%。
RTL	局部闭环	calibration/lower-SAR XSIM 通过；可综合；但不是完整 ADC RTL。
综合时序	有条件	setup WNS +0.298 ns；hold WHS -0.147 ns、4 个端点；overall timing summary 明确为 not met。
流片	尚未签核	缺 normal SAR/Q2 top、Spectre AMS、PDK MOM-CAP/开关/比较器、reference/PVT/post-layout/ASIC STA。

本报告如何避免“过度设计”。主发布门仍是 SNDR、ENOB、missing code 和 code-density DNL/INL。局部顺序倒退被完整量化，但只有当具体应用明确要求严格单调、或后续 PDK/晶体管级证据显示倒退范围显著扩大时，才触发 LUT、重映射或阵列重构。现在不为了让压力点从 98/100 改写成 100/100 而增加硬件。

目录

决策摘要	1
1 工程组织架构：Python、RTL、Verilog-A 与交付链	4
1.1 为什么按证据层组织，而不是按文件类型堆叠	4
1.2 仓库顶层职责	5
1.3 Python：从物理拓扑到正式验收	5
1.3.1 配置与 topology	5
1.3.2 physical、comparator 与 async control	6
1.3.3 calibration 与 decode	6
1.3.4 validation 与 pipeline	6
1.4 SystemVerilog：当前可综合的校准子系统	6
1.5 Verilog-A 与跨语言接口	6
1.6 脚本、冻结证据、文档和 CI	7
2 验收口径、主变量与证据边界	7
2.1 主变量是失配，不是噪声	7
2.2 硬门与诊断项	7
2.3 证据等级	7
3 split-CDAC 与采样路径的底层复核	9
3.1 阵列结构	9
3.2 两节点电荷守恒	9
3.3 采样路径为什么必须全阵列参与	9
3.4 正常转换顺序	10
4 PER-UNIT 失配模型与传播	10
4.1 本轮正式采用的失配方式	10
4.2 为什么 flat PER-CAP 会误导	10
4.3 失配如何影响最终输出	10
5 前景校准、0.3 mV 扰动与 Q8 硬件契约	11
5.1 P0/P1/N0/N1 观测量	11
5.2 0.3 mV 的准确含义	11
5.3 为什么完全零扰动会量化锁定	11
5.4 Q8 与递归一致性	11
5.5 校准工作量与纯数字 schedule	12
6 验证协议：同 decisions、公平解码与精确静态审计	12
6.1 三路解码共用同一物理 decisions	12
6.2 FFT 协议	12
6.3 精确可达树与静态指标	13

6.4	正式证据冻结	13
7	正式失配矩阵结果	13
7.1	理想先验：校准不能在无失配时虚构收益	13
7.2	动态性能	13
7.3	静态性能与全样本 verdict	13
7.4	0.3 mV 的次要效应	15
8	专章：单调性、局部 backstep 与过度设计边界	15
8.1	必须先区分三件事	15
8.2	正式数值：计数很多，但区间很窄	16
8.3	产生原因	16
8.4	它什么时候真的重要	17
8.5	可选修复及其代价	17
9	RTL 工程：组织、仿真、综合与时序	18
9.1	数据流与接口	18
9.2	XSIM 自检	18
9.3	综合资源	19
9.4	Setup、hold 与约束完整性	19
9.5	RTL 剩余集成工作	20
10	Verilog-A 工程：模块、方程、参数与验证限制	20
10.1	cdac_behavioral.va	20
10.2	strongarm_cmp.va	20
10.3	AMS 闭环计划	21
11	整体过度设计审计	21
12	从当前证据到流片：逻辑可行，但签核未完成	21
12.1	当前有意义的结论	21
12.2	仍需权威证据	22
13	复现、版本管理与证据溯源	22
13.1	最短复现路径	22
13.2	版本隔离	23
13.3	冻结 provenance	24
14	最终结论	24
A	文件到结论的映射	25

1 工程组织架构：Python、RTL、Verilog-A 与交付链

1.1 为什么按证据层组织，而不是按文件类型堆叠

本项目同时包含行为模型、可综合数字逻辑和模拟行为模型。如果只把它们称作“三种语言实现”，很容易产生两个错误：一是把 Python 的 100-seed 结果当作 RTL 或电路级结果；二是同一物理机制在不同语言里悄悄漂移。本轮采用 职责、接口、权威边界、证据输出 四维组织：

- Python 是失配、物理 decisions、校准权重和系统指标的行为级黄金链路；
- SystemVerilog 是前景校准控制、递归 lower-SAR 和 Q8 寄存器的可综合子集；
- Verilog-A 是 CDAC 电荷方程和比较器行为的 AMS 接口骨架；
- evidence/ 是进入报告的唯一正式数据源，探索性图片不能绕过冻结流程；
- 文档与 CI 只消费冻结证据，不在 LaTeX 中手填统计数字。




图 1: 工程总架构与证据流。图内统一使用英文。实线是当前实现中的运行时数据/控制；虚线是跨语言等价检查或尚待工具/PDK 闭环的接口。

1.2 仓库顶层职责

表 2: 目录级 ownership 与使用规则

路径	权威职责	维护规则
spec.yml	版本化架构、验收与 scope	只写已实现或明确的目标；不写未经 PDK 验证的面积、功耗、噪声。
src/python_cal/	行为级黄金模型与正式 pipeline	算法修改先加测试；normal decisions 与 decoder 必须解耦。
rtl/	calibration/lower-SAR synthesizable subset	Q-format、stage map、switch encoding 必须与 Python contract 同步。
va/	CDAC/comparator AMS bridge	失配倍率由 testbench 外部注入；模块内不使用随机种子。
scripts/	运行、冻结、图表、LaTeX 宏、综合与复现	路径必须相对仓库；脚本不得篡改正式实验内容。
evidence/	跟踪的正式 CSV/JSON/manifest	只有完整 case 可冻结；报告只能读这里。
docs/figures/ mismatch_report/	v3.1 当前报告图	PDF/SVG/PNG 同源；逐图视觉检查后才能嵌入。
docs/archive/v3.0/	旧版本结果与生成器	不参与当前报告和 CI，防止版本数据混用。
.github/ workflows/	Python regression 与 current-figure rendering	CI 当前不替代本机 XeLaTeX/Spectre/Vivado signoff。

1.3 Python: 从物理拓扑到正式验收

1.3.1 配置与 topology

config.py 定义 15 个决策 stage、14 个物理电容、参考电压、Q8 校准权重和 Q2 输出格式。topology/ 只描述元件与开关，不计算 SNDR：

- capacitor.py 区分物理电容与 comparator-only terminal；
- cdac_topology.py 构建 high、bridge、low 三部分，并接收 P/N 两侧独立 realized capacitances；
- switch_state.py 保存每个 bottom plate 的 rail；
- switching_policy.py 生成 sampling、reset、trial 和 commit。

这一分层保证校准算法无法通过偷偷修改拓扑来“修复”失配。

1.3.2 physical、comparator 与 async control

physical/charge_solver.py 对每侧求解 top/bridge 两节点矩阵, differential_cdac.py 组合 P/N 两侧并保留 sampled charge。comparator/dynamic_comparator.py 将差分顶板电压变成 polarity 与行为级 decision delay; async_control/handshake.py 执行 15-stage trial/commit 并保存 trace。这里产生的是物理 decisions, 不是最终 code。

1.3.3 calibration 与 decode

calibration/shen_calibrator.py 对七个高段 target 依次运行 P0/P1/N0/N1, 已经校准的高段递归加入后续 lower ruler。每个 target 写回时立即截断到 Q8, 与 RTL 的算术右移一致。decode/sar_decoder.py 再用 nominal、calibrated 或 physical-oracle P/N 权重解读同一组 decisions。

1.3.4 validation 与 pipeline

validation/ 分成四种职责:

1. fft_protocol.py 固定 coherent FFT 和 clipping 检查;
2. reachable_codebook.py 做精确可达树、DNL/INL、missing 和 backstep;
3. acceptance.py 把动态、code-density static 和 monotonic diagnostic 分开;
4. summarize_mismatch_matrix.py 汇总完整 case 并写 provenance hash。

run_final_calibration_pipeline.py 是正式 orchestration: 生成 PER-UNIT mismatch、运行校准、做三路公平解码、FFT 和静态审计, 最后输出每种子 CSV、case JSON 和 manifest。analysis/ 只允许探索, 其中旧图片不进入当前报告。

1.4 SystemVerilog: 当前可综合的校准子系统

明确未包含的数字模块是: normal-conversion SAR、Q2 normalization/decoder、完整 ADC top、comparator-ready 握手、CDC/reset release、DFT/scan。所以报告只说“校准子系统可综合”, 不说“完整 ADC RTL 已完成”。

1.5 Verilog-A 与跨语言接口

cdac_behavioral.va 是 P/N 两侧独立的两节点电荷守恒模型; strongarm_cmp.va 提供 polarity、offset、可选噪声、输入相关延迟和 ready。Verilog-A 不在模块内部抽 mismatch RNG, testbench 应把 Python 同一 seed 生成的 realized group multipliers 外部传入。这样才能做到逐 stage trace 对照。

计划中的 AMS testbench 负责把 RTL 2-bit switch encoding 映射到模拟 rails, 把 comparator result/ready 接回数字控制, 并保存 top/bridge waveform。本轮缺少可用 Spectre/OpenVAF, 因此该接口是设计完成、工具未闭环, 不能写成已仿真。

表 3: RTL 模块、接口和边界

模块	主要接口/状态	工程职责
cal_top.sv	clk/rst/start/cmp; 四组 P/N switch arrays; P/N weights	集成三个子模块; 当前 synthesis top, 但不是完整 ADC top。
cal_fsm.sv	16 states; target/phase/pair; signed sum; write port	四相测量、32-bit 累加、除以 $2N$ 、 $\pm 20\%$ sanity、Q8 commit。
cal_weight_reg.sv	P/N 各 7 项, 20-bit Q8	nominal reset、同步写、组合读; 为递归 lower-SAR 和未来 Q2 decoder 供权重。
sar_subconverter.sv	target/phase/cmp; switch arrays; 24-bit signed Q8 sum	5-state calibration-only lower-SAR; 读取已校准高段权重。
tb_cal_rtl.sv	self-checking cal_fsm TB	目标次序、四相、最后一对、平均和 Q8 写回。
tb_sar_subconverter.sv	self-checking ruler TB	H32 使用前六个 P/N Q8 寄存器, 而不是固定 nominal ruler。

1.6 脚本、冻结证据、文档和 CI

run_mismatch_matrix.ps1 运行五个正式 case; freeze_mismatch_evidence.py 只复制完整结果; generate_report_metrics.py 生成本文宏; generate_report_figures.py 只读冻结 CSV/JSON。GitHub Actions 在 Ubuntu/Python 3.12 上执行 pytest、重画 current figures 和 metrics, 并上传 artifact; 它不跑 Vivado、Spectre 或 XeLaTeX PDF QA。

这套组织的核心是“权威不能越级”: Python 证明行为级逻辑, RTL 证明可综合子系统, Verilog-A 证明移植方程骨架, 冻结证据证明报告数据来源。任何 transistor/layout/silicon claim 都必须新增对应层证据。

2 验收口径、主变量与证据边界

2.1 主变量是失配, 不是噪声

正式矩阵把单位电容失配设为 0、0.5% 和 1.0%。normal conversion 的 comparator noise 始终为 0。0.3 mV RMS 只在 P0/P1/N0/N1 lower-SAR 比较时打开, 用于验证失配校准是否会被量化锁定破坏。

2.2 硬门与诊断项

2.3 证据等级

表 4: 五个正式 case 的目的

Case	PER-UNIT σ_C	校准扰动	用途
Ideal	0	0	先确认理想链路本身正确。
0.5% zero	0.5%	0	隔离失配与零扰动量化锁定。
0.5% nominal	0.5%	0.3 mV	当前行为级发布主 case。
1.0% zero	1.0%	0	更强失配下的锁定隔离。
1.0% stress	1.0%	0.3 mV	方法余量, 不替代 nominal gate。

表 5: 行为级发布口径

项目	门槛	含义
校准有效性	7/7 target; 每个权重在 nominal $\pm 20\%$	防止符号、溢出或 FSM 失控, 不代表精度已经达标。
Dynamic	SNDR > 70.99 dB; ENOB > 11.5 bit	每个有效种子都必须通过; Q2-to-Q2 比较。
Code-density static	missing=0; max jump ≤ 1 ; DNL/INL peak ≤ 1 LSB	精确区间宽度, 相当于无限慢 code-density ramp。
Strict ordering	backstep count、roll-back、affected width	当前为 DIAGNOSTIC ; 应用明确要求严格单调时才升级硬门。

表 6: 已经证明与尚未证明

层级	当前证据	可支持结论
Python behavioral L2	电荷守恒、100-seed FFT、精确可达树	架构逻辑、失配敏感性、数字权重校准效果。
RTL calibration sub-set	两组 XSIM、自检、Vivado synthesis/timing reports	校准 FSM、递归 lower-SAR 和 Q8 register 可综合。
Verilog-A source	结构、端口、方程和参数审查	有 AMS 移植骨架; 不证明编译或波形签核。
Transistor / layout	本轮无新证据	不支持 PVT、功耗、参考建立、面积、良率和直接流片结论。

3 split-CDAC 与采样路径的底层复核

3.1 阵列结构

每个差分侧采用整数单位电容：

$$C_H = 71C_u, \quad C_B = 2C_u, \quad C_L = 65C_u, \quad C_{\text{side}} = 138C_u.$$

高段为 32, 16, 8, 8, 4, 2, 1 Cu，低段为 32, 16, 8, 4, 2, 2, 1 Cu。bridge 是 top node 与 bridge node 之间的内部串联电容，没有 bottom-plate switch。P/N 合计 276 Cu。




图 2: P/N 两侧完整连接。sampling 只钳位 top node 到 VCM；high/low bottom plates 全部接 VINP/VINN；bridge node 保持浮动。

3.2 两节点电荷守恒

对任一侧，转换相位使用：

$$\begin{bmatrix} C_H + C_B & -C_B \\ -C_B & C_L + C_B \end{bmatrix} \begin{bmatrix} V_{\text{TOP}} \\ V_{\text{BR}} \end{bmatrix} = \begin{bmatrix} Q_{\text{TOP}} + \sum C_{H,i} V_{H,i} \\ Q_{\text{BR}} + \sum C_{L,i} V_{L,i} \end{bmatrix}.$$

Python 与 Verilog-A 都直接求解该矩阵，而不是先把 bridge 简化成固定比例。标称有效权重为：

$$W_{H,\text{unit}} = C_L + C_B = 67 Q_0, \quad W_{L,\text{unit}} = C_B = 2 Q_0.$$

3.3 采样路径为什么必须全阵列参与

sampling 时，P 侧 14 个 high/low bottom plates 接 VINP，N 侧接 VINN；仅 VTOP_P/VTOP_N 钳位到 VCM。bridge node 的采样电压由

$$V_{BR, sample} = \frac{C_B V_{CM} + C_L V_{IN}}{C_B + C_L}$$

决定。若再把 **bridge node** 强行钳到 **VCM**，就相当于增加了原架构不存在的模拟开关，并破坏采样电荷。若低段不采样输入，则低段只剩校准 **DAC** 功能，正常转换增益和权重都会错误。

3.4 正常转换顺序

14 个物理 **stages** 从大到小 **trial/commit**，**stage 14** 是 **comparator-only terminal decision**，因此每个行为级 **normal conversion** 共 15 次比较。**terminal** 不增加物理电容，只提供残差舍入；理想 **case** 的 0 missing、0 backstep 和 74.643 dB SNDR 证明该链路本身没有异常。

4 PER-UNIT 失配模型与传播

4.1 本轮正式采用的失配方式

每个 **unit cell** 独立高斯：

$$C_{group} = C_u \sum_{k=1}^N (1 + \epsilon_k), \quad \epsilon_k \sim \mathcal{N}(0, \sigma_C).$$

因此 **N-Cu group** 的相对标准差是 $\sigma_C / \sqrt{N}$ 。P/N 两侧独立，**bridge** 的两个 **units** 也独立。0.5% 和 1.0% 是行为级探索值，不是 **foundry MOMCAP Monte Carlo** 数字。

表 7: PER-UNIT 模型下 group 相对标准差

Unit σ	1 Cu	2 Cu	4 Cu	8 Cu	16 / 32 Cu
0.5%	0.500%	0.354%	0.250%	0.177%	0.125% / 0.088%
1.0%	1.000%	0.707%	0.500%	0.354%	0.250% / 0.177%

4.2 为什么 flat PER-CAP 会误导

若给 1-Cu 和 32-Cu group 施加相同相对 **sigma**，就隐含认为 32 个并联单位完全相关，会高估大电容 group 的随机失配，并改变 **target-to-target** 校准难度。本轮 **Python formal matrix** 使用 **PER-UNIT**；**Verilog-A** 的 **P_MC_*/N_MC_*** 只能接收已实现 **group multiplier**，**testbench** 不得再次按 **flat group sigma** 抽样。

4.3 失配如何影响最终输出

失配先改变 **two-node matrix** 的系数，再改变每个 **stage** 的真实差分权重。正常 **SAR decisions** 由这些真实权重产生，但 **nominal decoder** 仍按标称 **Q2** 重构，于是同一 **decision word** 被映射到错误 **code**，造成 **SNDR**、**INL** 和 **DNL** 退化。**physical-weight oracle** 仍接近理想上限，说明主要问题是 数字重构权重与物理权重不一致，不是阵列动态范围本身崩溃。

5 前景校准、0.3 mV 扰动与 Q8 硬件契约

5.1 P0/P1/N0/N1 观测测量

对每个高段 target:

$$W_P = \frac{1}{2N} \sum_{j=1}^N (S_{P0,j} - S_{P1,j}),$$

$$W_N = \frac{1}{2N} \sum_{j=1}^N (S_{N1,j} - S_{N0,j}).$$

顺序为 H1、H2、H4、H8-R、H8-A、H16、H32。低段加 terminal 是 131-Q0 base ruler；校准更大 target 时，已校准高段递归加入。

5.2 0.3 mV 的准确含义

0.3 mV RMS 是每次校准比较的输入等效高斯扰动:

$$n_{\text{cal}} \sim \mathcal{N}(0, (0.3 \text{ mV})^2).$$

12-bit、1.8 V 下 1 LSB 约为 0.439 mV，所以 0.3 mV 约 0.68 LSB。它只进入校准 comparator；normal conversion comparator noise=0，固定 dither sequence 关闭，也没有 dither DAC。

5.3 为什么完全零扰动会量化锁定

同一 target、同一 force state、同一零输入下，lower-SAR 是确定性离散量化器:

$$S_{P0,1} = S_{P0,2} = \dots = S_{P0,128}.$$

重复 128 次不会产生额外分辨率。小幅零均值扰动让阈值附近 decisions 随机翻转，平均后得到亚码宽权重信息。因此它是 calibration measurement decorrelation，不是“噪声越大性能越好”的正常 ADC 结论。

5.4 Q8 与递归一致性

本轮修正了两个硬件一致性问题:

- Python 每个 target 写回后立即截断到 Q8，后续 target 不再获得 RTL 中不存在的 sub-Q8 精度；
- sar_subconverter.sv 对已校准 high stages 读取 P/N 分侧 Q8 register，不再在失配下错误地使用全 nominal ruler。

H32 nominal Q8 为 $2144 \times 256 = 548864$ ，16-bit Q8 不够；当前每项 20 bits，P/N 七项合计 280 register bits。24-bit signed lower sum 和 32-bit pair accumulator 保留足够符号与累加余量。

5.5 校准工作量与纯数字 schedule

默认参数执行：

$$7 \times 4 \times 128 = 3584$$

个 lower-SAR subconversions, 以及


$$4 \times 128 \times (8 + 9 + 10 + 11 + 12 + 13 + 14) = 39,424$$

次 lower comparator decisions。按当前同步 RTL, TRIAL/COMMIT 每 stage 两周期, 再计 SAMPLE、DONE、handshake、ACCUMULATE 和 target boundary, 纯数字 schedule 约 94,115 clocks, 即 100 MHz 下约 0.941 ms。

0.941 ms 不含真实 CDAC/reference settling、comparator ready 和 metastability tail。当前 RTL 固定按 clock 采样 cmp_out, 没有 ready 输入; 实际集成必须证明 10 ns 周期覆盖最差 PVT, 或增加握手。

6 验证协议：同 decisions、公平解码与精确静态审计

6.1 三路解码共用同一物理 decisions



The same physical decisions feed all three paths; calibration updates digital weights, not the CDAC decisions.

图 3: 同一物理 decisions 的 nominal、calibrated 与 oracle 三路解码。校准只更新数字权重, 不修改 CDAC 或已经发生的比较器决策。

每个 seed 只运行一次物理 conversion 并保存 15-bit decisions, 随后分别使用 nominal Q2、calibrated Q2 和 physical-oracle Q2。旧流程曾把 pre integer-12 与 post Q2 比较, 在理想条件下虚构约 3.44 dB gain; 本轮统一 Q2-to-Q2, integer-12 只作二次量化诊断。

6.2 FFT 协议

$$N = 4096, \quad k = 1019, \quad A = -0.5 \text{ dBFS}, \quad \phi = 0.123 \text{ rad.}$$

k 与 N 互质, 使用 rectangular window。每个 seed 先测量可用 VFS, 再构造 coherent differential sine, 并检查 peak/VFS 与 clipping。因此不同 mismatch seed 不会因固定输入幅度越过可用范

围而产生假 SNDR 尾点。

6.3 精确可达树与静态指标

comparator residue 对输入是仿射函数；每个 decision prefix 最多把输入区间切分一次。遍历所有可达 leaves 后得到：

- unique/missing integer codes；
- exact code-density DNL/INL；
- float/integer backsteps、最大 rollback；
- 所有 nonmonotonic intervals 的输入宽度和。

同一 output code 可能来自多个不相交输入区间。code-density 将这些宽度相加，strict ordering 则保留局部输入顺序。两者回答不同问题，不能互相替代。

6.4 正式证据冻结

每个 case 保存 CSV、case summary 和 run manifest。working 与 evidence/mismatch_matrix/ 分别重新汇总后必须字节一致。图和 LaTeX metrics 只读取冻结版本；这样可防止用户所担心的“图片与数据版本混乱”。

7 正式失配矩阵结果

7.1 理想先验：校准不能在无失配时虚构收益

Ideal run 5fac58bb: pre/cal/oracle SNDR 都是 74.643 dB, ENOB 12.107 bit; oracle gap 0; missing=0; integer backstep=0; formal verdict=PASS。这证明理想 CDAC、采样、15 decisions、Q2 decoder 和校准旁路没有问题。

7.2 动态性能

7.3 静态性能与全样本 verdict

0.5% nominal 100/100 全通过，是当前发布判断。1.0% stress 的 dynamic 100/100 且无缺码；static 98/100。失败种子：

- seed 10062: DNL 0.79783 LSB, INL 1.02918 LSB, SNDR 73.641 dB；
- seed 10080: DNL 0.72007 LSB, INL 1.00010 LSB, SNDR 74.002 dB。

两者都不是动态崩溃或缺码，只是 INL 轻微越过 1 LSB。报告保留 98/100，不通过放宽门槛或增加数字 remap 把压力点改写为全通过。

表 8: 失配矩阵动态结果; mismatch cases 均为 100 seeds

条件	Pre P50	Cal P50 / min	ENOB P50 / min	Dynamic	Oracle gap P50/P95
Ideal	74.643	74.643 / 74.643	12.107 / 12.107	1/1	0.000 / 0.000
0.5%, 0 mV	67.506	73.249 / 69.857	11.876 / 11.312	95/100	1.409 / 3.440
0.5%, 0.3 mV	67.506	74.521 / 74.050	12.087 / 12.008	100/100	0.135 / 0.357
1.0%, 0 mV	62.154	72.825 / 68.455	11.805 / 11.079	96/100	1.903 / 3.541
1.0%, 0.3 mV	62.154	74.424 / 73.641	12.070 / 11.940	100/100	0.226 / 0.679




图 4: 失配导致 nominal decoder 明显退化; Q8 校准把 100-seed 分布拉回 oracle 附近。右图保留全范围与最差种子。

表 9: code-density static 与正式 verdict

条件	Static yield	Missing	DNL max	INL max	Verdict
Ideal	1/1	0	0.6762	0.7533	PASS
0.5%, 0 mV	40/100	1	1.5885	1.4885	FAIL
0.5%, 0.3 mV	100/100	0	0.8641	0.9842	PASS
1.0%, 0 mV	27/100	1	1.4923	1.6013	FAIL
1.0%, 0.3 mV	98/100	0	0.9972	1.0292	FAIL

7.4 0.3 mV 的次要效应

0.5% 下 0.3 mV 相对零扰动使 SNDR P50 改变 1.272 dB，最差值改变 4.193 dB，oracle-gap P95 改变 -3.083 dB。1.0% 下相应为 1.599 dB、5.186 dB 和 -2.861 dB。




图 5: 相同 100 个失配种子的 calibration-only 扰动配对比较。图中没有 normal-conversion noise。

8 专章：单调性、局部 backstep 与过度设计边界

8.1 必须先区分三件事

1. **Code-density DNL/INL**: 按每个输出 code 占据的总输入宽度计算；
2. **Missing code / max jump**: 判断整数 code 是否完全缺失或跨越；
3. **Strict ordering**: 输入从小到大时，decoded output 是否在每个可达边界都不下降。

冗余 SAR 允许不同 decision words 映射到相近甚至相同 code。同一 code 可由多个不相交区间产生，因此 code-density 可以合并宽度并通过，而局部输入顺序仍发生 1-LSB 回退。这不是计算矛盾，而是两个指标定义不同。




图 6: 左: 局部 1-LSB 回退与 code-density 合并区间的概念示意; 右: 正式 nominal/stress 的受影响输入宽度。

8.2 正式数值: 计数很多, 但区间很窄

表 10: 校准后 nominal 与 stress 的 strict-order diagnostic

条件	有 backstep seeds	每 seed count P50/P95/max	Max rollback	Affected input width P50/P95/max
0.5% nominal	99/100	157.5/ 747.2/ 991	1.0 LSB	0.0453% / 0.1152% / 0.1620%
1.0% stress	99/100	166.0/ 744.5/ 981	1.0 LSB	0.0738% / 0.2319% / 0.2989%

可达树枚举的是许多很窄的 decision intervals, 所以 count 可以达到数百; 工程上更重要的是 rollback 幅度和输入宽度。两组最大整数 rollback 都只有 1 LSB, nominal max affected width 只有 0.1620%。

8.3 产生原因

局部 backstep 由以下因素共同产生:

- redundant stage weights 使相邻 decision words 不再等价于简单二进制顺序;
- PER-UNIT mismatch 改变 P/N 分侧实际权重;
- 校准只估计七个高段, 低段和 terminal 使用 nominal base ruler;
- Q8 权重和 Q2 输出引入有限分辨率;
- comparator decision boundary 与数字 weighted sum 的局部排序不必完全一致。

理想 case 为 0 backstep, 说明它不是 stage mapping 或 polarity 的基础 bug。失配后出现说明

这是“物理 decision partition 与有限精度 digital reconstruction 的局部错序”，不是整个 transfer 失稳。

8.4 它什么时候真的重要

若 ADC 用于普通采样和频谱测量，SNDR、ENOB、missing、DNL/INL 已捕捉主要影响。但以下应用可能把严格单调设为硬约束：

- 闭环 servo、控制器或逐码搜索，要求输入上升时 code 绝不下降；
- threshold scanning 或 code-domain inverse mapping，需要唯一可逆顺序；
- 以 ADC code 直接驱动状态机、窗口比较或 safety interlock；
- 局部回退扩大到多 LSB 或宽输入区间，可能形成 limit cycle、局部歧义或 spurs。

8.5 可选修复及其代价

表 11: 若未来应用强制严格单调，可选方案与过度设计风险

方案	可解决问题	代价/风险
增加 redundancy margin	给 mismatch 和定点误差更多排序余量	增加电容、开关、参考负载、能量和 settling 压力。
Monotonic constrained decode / LUT	对输出局部排序或重映射	存储、验证、PVT 映射、启动时间；可能隐藏物理问题。
全 transfer per-chip calibration	实测并重建每个阈值	前景时间和存储大幅增加，不符合当前轻量目标。
合并/丢弃问题 code	强制无回退	有效分辨率和 code density 受损。
重构 CDAC	从物理权重上改写 redundancy	面积、参考驱动和全套验证重来。

当前工程决策

不修复、不隐藏、继续记录。理由是理想链路 0 backstep; 0.5% nominal dynamic/static/combined 全 100/100; 最大 rollback 1 LSB; 受影响区间很窄。只有应用规格明确要求 strict monotonicity, 或 transistor/PDK/post-layout 结果显示回退显著扩大, 才升级为硬门。现在为它加入 LUT、CAM、排序或阵列重构属于过度设计。

9 RTL 工程：组织、仿真、综合与时序

9.1 数据流与接口




图 7: 当前 synthesizable calibration subset。图明确标出 analog boundary、register recursion、status/weight outputs 和未包含的 full-ADC 功能。

cal_fsm 发出 target、phase 和 start_subconv; sar_subconverter 通过 switch buses 操作 CDAC, 读取 cmp_out, 返回 done/signed_sum; FSM 把四相结果累加并写 cal_weight_reg; register 立即回馈后续 target 的递归 ruler。这是一个真正闭合的数据回路, 不是三个互不相关的模块。

9.2 XSIM 自检

表 12: Vivado 2018.3 XSIM 结果

Testbench	结果	覆盖
tb_cal_rtl.sv	PASS	7/7 targets、P0/P1/N0/N1、Q8 width、最后一对进入平均、写回次序。
tb_sar_subconverter.sv	PASS	H32 使用已校准的 P/N Q8 high weights; 正负 signed sum 极性。

这两组 TB 不证明 analog settling、comparator metastability 或完整 ADC conversion; 它们证明 RTL arithmetic 和 control contract。

9.3 综合资源

Vivado 2018.3、top cal_top、part xc7z020clg400-1。综合为：

表 13: Synthesis proxy utilization

Resource	Used	Available	Utilization
Slice LUT	449	53,200	0.84%
Slice FF	595	106,400	0.56%
DSP	0	220	0%
BRAM tile	0	140	0%
BUFG	1	32	3.13%
Bonded IOB	342	125	273.60%

逻辑规模很小，但 IOB 超用非常重要。cal_top 把 ASIC 内部 switch controls 和 14 个 20-bit weights 作为顶层 parallel ports 暴露，Vivado 会把它们当 package pins，所以 342/125 无法 place-and-route。这不否定内部逻辑可综合，却证明它不是可直接下载到该 FPGA 的 package top。FPGA 原型需要 serialized/packed wrapper 或更大器件。

9.4 Setup、hold 与约束完整性

表 14: 100 MHz synthesis timing summary

类型	Worst slack	Total violation	Failing endpoints	解释
Setup	+0.298 ns	0	0 / 2101	当前 unplaced synthesis estimate 满足 10 ns setup。
Hold	-0.147 ns	-0.436 ns	4 / 2101	三条 start 输入路径和一条 cmp_out 输入路径失败。
Pulse width	+4.500 ns	0	0 / 596	无 pulse-width failure。

setup 最差路径从 u_cal_fsm/state_reg 到 cal_done: data path 5.010 ns，其中 logic 3.407 ns、route estimate 1.603 ns，2 logic levels，output delay 2 ns，clock uncertainty 0.235 ns。

hold 最差路径是 start 输入到 FSM target-index 寄存器，WHS -0.147 ns；同类另有两个 target-index 端点，一条 cmp_out 到 accumulator 的路径也失败。这些都是 raw FPGA I/O timing model 下的 input-to-register hold，不是内部 register-to-register setup failure。

时序结论必须这样表述

100 MHz setup met, 但完整 timing constraints **not met**, 因为 hold 有 4 个失败端点。当前报告不再只报 +0.298 ns。由于 top 的 I/O 形式本身不适合该 FPGA package, 下一步应先加 prototype wrapper, 再做 implementation、hold repair 和 post-route timing; ASIC 则必须用目标 standard-cell library、CTS、真实 I/O/clock budget 和 signoff STA。

check_timing 同时确认: 0 no-clock registers、0 constant-clock、0 unconstrained internal endpoints、0 missing input delay、0 missing output delay、0 combinational loop。也就是说 hold failure 不是“忘了约束”, 而是当前模型下真实报告出的 endpoint failure。

9.5 RTL 剩余集成工作

1. 实现 normal-conversion 15-stage SAR;
2. 实现 P/N Q8 weight 到 Q2 output 的 normalization/round/saturation;
3. 定义 calibration 与 normal mode 的 switch ownership;
4. 加 comparator-ready 或证明 fixed-cycle 最差 PVT;
5. 补 reset release、CDC、scan/DFT;
6. 建 ASIC synthesis/STA 与 AMS co-simulation。

10 Verilog-A 工程: 模块、方程、参数与验证限制**10.1 cdac_behavioral.va**

模块包含 P/N 各 14 个 bottom-plate ports、top/bridge nodes、VINP/VINN 和 SAMPLE。默认 $C_U=4\text{ fF}$ 、 $V_{CM}=0.9\text{ V}$ 、transition time 1 ps 只是行为参数, 不是目标 PDK 签核值。

sample phase 只驱动 VTOP 到 VCM, bridge node 保持内部浮动并由电容分压。conversion phase 对 P/N 两侧分别求解两节点矩阵。每个 high/low/bridge group 有独立 P/N multiplier port; 模块不调用 RNG。

10.2 strongarm_cmp.va

该模块是 clocked behavioral comparator, 不是 transistor StrongArm。默认参数包括:

- base delay 0.5 ns、regeneration $\tau = 50\text{ ps}$;
- logic swing 1.8 V、offset 0、noise 0;
- minimum differential $1\text{ }\mu\text{V}$ 、maximum wait 10 ns;
- ready/result transition 10 ps。

rising clock edge 读取 $V(\text{inp}) - V(\text{inn})$, 可加输入等效 offset/noise, delay 使用

$$t_d = t_0 + \tau \ln \left(\frac{V_{\text{logic}}}{\max(|V_{\text{diff}}|, V_{\text{min}})} \right)$$

并限制最大等待。它适合验证 polarity、ready 和控制时序, 不支持真实 kickback、input capacitance、PVT offset/noise、功耗或 metastability tail。

10.3 AMS 闭环计划

1. 用 Python 同一 PER-UNIT seed 计算 realized group multipliers;
2. 将 RTL switch buses 映射为模拟 rail switch;
3. 比较 Python/VA 的 sampled charge、V_{TOP}、V_{BR} 和每 stage polarity;
4. 用 ready 驱动或检查数字采样时刻;
5. 重跑 ideal、nominal、stress 与关键 tail seeds;
6. 再进入 transistor comparator、switch、reference 和 extracted CDAC。

本机没有 Spectre/OpenVAF 可用编译器, 所以本轮只完成源码结构与方程审查。这项限制不是“测试以后再说”的脚注, 而是流片证据链中明确未闭合的一层。

11 整体过度设计审计

Q8、128 pairs 和 20-bit 不是宣称的全局数学最小值, 而是本轮已验证、跨 Python/RTL 一致的工作点。只有目标 PDK/比较器数据证明更小配置仍保持同一 acceptance, 才继续削减, 避免为了“看起来更精简”破坏余量。

12 从当前证据到流片: 逻辑可行, 但签核未完成

12.1 当前有意义的结论

- split-CDAC、全阵列 sampling、15-stage decisions 与 Q2 decode 在理想条件下自治;
- PER-UNIT mismatch 的确显著破坏 nominal decode;
- P/N 分侧前景权重校准能在 0.5% nominal 100-seed 下稳定恢复整体性能;
- Q8 定点契约已在 Python 和 RTL 闭环;
- 当前 calibration RTL 可综合, setup proxy 满足 100 MHz, 但 hold 和 FPGA IOB wrapper 尚未解决;

表 15: 删除、拒绝或保留的机制

项目	处理	依据
512 calibration pairs	删除	当前共同实现为 128; 正式 nominal 100/100 通过。
Calibration sub-DAC / auxiliary comparator	不实现	131-Q0 lower ruler 与主比较器已完成七个高段 target。
决策 LUT/CAM/异常表/单 调 clamp	不实现	nominal 整体性能通过; 不隐藏局部 strict-order diagnostic。
额外 dither DAC	不实现	当前仅验证校准输入等效扰动; PDK 噪声不足时再决定。
重复 comparator Verilog-A	删除	只保留 strongarm_cmp.va, 避免两个权威实现漂移。
未使用 accumulator/CDAC RTL	删除	accumulator 已在 FSM 内; 行为 CDAC 归 VA/Python, 不 伪装成数字物理模型。
Bridge-node sampling clamp	删除	bridge 是浮动节点; 额外 clamp 会改变采样电荷。
Q2 output	保留	理想 Q2 SNDR 74.643 dB; integer-12 约损失 3.4 dB。
Comparator-only terminal	保留	不增加电容, 提供残差舍入; 理想链路已证明。
P/N 分侧七权重	保留	PER-UNIT P/N 独立失配需要分侧重构。
20-bit Q8 register	保留	H32 Q8=548864, 16 bit 明确不够。

- VA 方程与接口合理, 可进入 AMS 联调。

12.2 仍需权威证据

“逻辑能否流片”的准确回答

当前底层电荷、采样、decision、校准和数字重构之间没有已知逻辑断裂, 方案有继续进入 transistor/AMS/ASIC 实现的意义; 但“可以继续实现”不等于“已经 tapeout-ready”。没有目标 PDK、晶体管级、reference、post-layout 和 ASIC signoff STA, 就不能给出直接流片承诺。

13 复现、版本管理与证据溯源

13.1 最短复现路径

```

1. python -m pytest
2. scripts\run_mismatch_matrix.ps1 -Seeds 100 -AveragePairs 128
3. python -m python_cal.validation.summarize_mismatch_matrix
4. python scripts\freeze_mismatch_evidence.py
5. python scripts\generate_report_figures.py
6. python scripts\generate_report_metrics.py

```

表 16: 流片前的闭环清单

项目	当前状态	下一层必须获得的证据
CDAC ratio/mismatch	behavioral PER-UNIT MC	目标 PDK MOMCAP unit、layout、foundry MC、extracted parasitics。
Sampling switch	理想 rail connection/charge capture	Ron/settling、charge injection、clock feedthrough、bootstrap reliability。
Comparator	behavioral polarity/delay	transistor offset/noise/metastability、kick-back、PVT。
Reference	ideal rails	switching energy、droop、buffer settling、package impedance。
Digital	calibration subset	normal SAR/Q2 top、CDC/DFT、ASIC synthesis/STA。
Mixed signal	VA source review	Spectre/AMS compile、trace cross-check、PVT/MC、post-layout。
Silicon	尚无	coherent FFT、code-density、calibration time/yield、application monotonicity。

```
7. xelatex -interaction=nonstopmode -halt-on-error final_report.tex
(连续三次)
```

也可使用 `scripts/reproduce.ps1 -RunMismatchMatrix -BuildPdf`。Vivado synthesis 使用相对仓库路径的 `scripts/synth_cal.tcl`，输出 **utilization**、**setup**、**hold**、**timing summary** 和 **check-timing reports**。

13.2 版本隔离

- 当前 **active figures** 只有 `docs/figures/mismatch_report/`；
- **v3.0** 图、结果和旧 **generator** 全部归档到 `docs/archive/v3.0/`；
- **current report** 不引用 **archive**；
- **working validation results** 可重跑，但最终 **PDF** 只读 `evidence/`；
- 图内使用英文，中文只在正文和 **caption**，减少字体与连接格式风险；
- 每张图先单独放大视觉检查，再在 **PDF** 中逐页检查。

13.3 冻结 provenance

Pipeline SHA-256:

```
58c178a37e8e9151056eb0139da3d9b7c8d094da998e3befcb072bf0ea3c3477
```

Calibrator SHA-256:

```
a8972d87e499e5f55315b53d69bfa9fb9e5f77182dc42082d98427a552545
```

Config SHA-256:

```
290b223dc324a8734a8416c2d6cdbcefe567fcd79e82778bf2a267a900dc9c19
```

14 最终结论

1. 理想模型正确：74.643 dB、0 missing、0 backstep；
2. 失配是主退化源；physical oracle 证明阵列上限仍在，nominal decoder 权重失配才是主要问题；
3. 0.5% PER-UNIT nominal 经 Q8 前景校准后 dynamic/static/combined 100/100，说明整体性能已经稳住；
4. 1.0% stress 仍 dynamic 100/100、static 98/100、无缺码；不为两个轻微 INL 尾点过度设计；
5. 0.3 mV 仅是 calibration-only decorrelation，用来解除 lower-SAR 量化锁定，不代表 normal conversion 需要注噪；
6. 局部 backstep 被完整量化：最大 1 LSB、输入宽度窄；当前是诊断，不是架构重做触发器；
7. RTL calibration subset 通过 XSIM 并可综合；setup proxy met，但 hold -0.147 ns、4 端点和 IOB 273.6% 说明 FPGA wrapper/implementation 仍需完成；
8. Verilog-A 已具备合理方程和端口，但尚未 Spectre 编译；
9. 当前方案逻辑上值得继续推进，距离 tapeout signoff 仍需 full RTL、AMS、PDK、transistor、reference、PVT、post-layout 与 ASIC STA。

最终工程判断

不需要围绕局部单调性继续“做梦式”扩张；应把下一阶段资源集中到真正缺失的 full-ADC RTL、AMS trace、目标 PDK MOMCAP/开关/比较器、reference settling 和 ASIC implementation signoff。当前 nominal mismatch-calibration 场景已达到行为级目标，报告同时保留 stress tail 与数字时序缺口，没有把不完整证据包装成流片完成。

A 文件到结论的映射

表 17: 关键文件、输出与权威边界

文件/目录	直接输出	不能替代的证据
config.py, topology/	stage/cap/switch contract	不证明电路 settling 或 noise。
physical/charge_ solver.py	top/bridge 电荷守恒	不证明 extracted parasitics。
shen_calibrator.py	P/N Q8 foreground weights	不证明 comparator circuit。
sar_decoder.py	nominal/cal/oracle Q2 code	不改变 physical decisions。
reachable_codebook.py	exact DNL/INL/missing/backstep	不自动提供应用级 strict-monotonic requirement。
cal_fsm.sv	synthesizable control/arithmetic	不证明完整 ADC conversion。
sar_subconverter.sv	calibration lower-SAR ruler	不是 normal SAR sequencer。
cdac_behavioral.va	AMS CDAC equation skeleton	不证明 MOMCAP PDK/layout。
strongarm_cmp.va	behavioral polarity/delay/ready	不证明 transistor StrongArm。
synth_*.rpt	FPGA synthesis proxy	不替代 post-route FPGA 或 ASIC STA。
evidence/mismatch_ matrix/	formal frozen statistics	不 包 含 transistor/silicon results。
ENGINEERING_ ARCHITECTURE.md	repository ownership contract	不替代实际 tests/reports。