

12 位校准型 异步分离 CDAC SAR ADC

最终递交报告

Version 4.2 | 2026 年 7 月 26 日

Python 行为级模型 L2 + RTL 综合验证

TSMC 180nm CMOS · 100 MHz 数字 · 10 MS/s SAR ADC

Shen 2018 JSSC 前景权重校准 · 138 Cu/侧整数 Split-CDAC

0 DSP · 0 BRAM · 综合 0 警告

状态: 全部检查通过

仓库: github.com/defineiocc02/Behavioral-modeling-of-12bit-calibrated-sar-adc

目录

1	架构总览	2
1.1	系统架构	2
1.2	锁定 v3.x CDAC 拓扑	2
1.3	校准权重与冗余	4
1.4	工艺参数与失配模型	4
2	硬件成本分析	5
2.1	模拟硬件	5
2.2	数字硬件——RTL 综合结果	5
2.3	数字硬件——ASIC 门数估算	6
2.4	硬件成本可视化	6
2.5	校准时间	7
3	Python 行为级模型验证	8
3.1	FFT 协议	8
3.2	单点 FFT 频谱	8
3.3	MC 动态性能 (100 seeds)	9
3.4	MC 动态性能可视化	9
3.5	Oracle Gap CDF	10
3.6	静态性能 (DNL/INL)	10
3.7	校准权重误差	11
3.8	MC 多 σ 失配容限	12
4	RTL 综合验证	14
4.1	RTL 架构	14
4.2	综合验证结果	14
4.3	RTL Bug 修复纪录	14
4.4	时序约束	15
5	参数优化实验	16
5.1	AVG_PAIRS 扫描	16
5.2	Dither 消融实验	17
5.3	噪声 $\times$ AVG_PAIRS 热力图	17
6	CDAC 拓扑对比: 旧 95-Cu vs 新 138-Cu	19
7	风险评估与验收结论	20
7.1	风险矩阵	20
7.2	最终验收结论	20
7.3	Python 管线实测数据来源	20

1 架构总览

1.1 系统架构

本项目实现了一款全差分、异步 split-CDAC SAR ADC 的完整行为级模型与可综合 RTL 校准逻辑。系统包含三个核心层次：

1. **Python 行为级模型**——电荷守恒求解器 + P/N 独立失配 + Shen 2018 校准协议 + FFT 验证管线
2. **可综合 RTL**——cal_fsm (16 态校准状态机)
+ cal_weight_reg (权重寄存器) + sar_subconverter (子转换 SAR)
3. **实验套件**——AVG_PAIRS 扫描、Dither 消融、噪声热力图、MC 多 σ 扫描




图 1: 系统架构总览

1.2 锁定 v3.x CDAC 拓扑

每侧仅使用整数单位电容，P/N 总计 276 Cu (1.104 pF @ $C_u = 4$ fF)。




图 2: CDAC 电容拓扑 (138 Cu/侧)

表 1: CDAC 电容阵列规格（单侧）

段	电容组成	总计
高段 (High)	32, 16, 8, 8, 4, 2, 1 Cu	71 Cu
桥接 (Bridge)	2 Cu	2 Cu
低段 (Low)	32, 16, 8, 4, 2, 2, 1 Cu	65 Cu
单侧总计		138 Cu (552 fF)
P+N 总计		276 Cu (1.104 pF)

表 2: 15 级权重定义 (标称 $H = 67\text{ Q0}$)

Stage	名称	NCU	类型	Q0 权重
0	H32C	32	高段/校准	2144
1	H16C	16	高段/校准	1072
2	H8C-A	8	高段/校准	536
3	H8C-R	8	高段/校准 (冗余)	536
4	H4C	4	高段/校准	268
5	H2C	2	高段/校准	134
6	H1C	1	高段/校准	67
7	L32C	32	低段/基准尺	64
8	L16C	16	低段/基准尺	32
9	L8C	8	低段/基准尺	16
10	L4C	4	低段/基准尺	8
11	L2C-A	2	低段/基准尺	4
12	L2C-R	2	低段/基准尺	4
13	L1C	1	低段/基准尺	2
14	TERM	—	数字终端	1

关键设计特征：

- 全部 14 个物理电容均参与采样输入——无 VCM 屏蔽电容
- 15 次比较器判决：14 物理 trial/compare/commit + 1 终端位
- 高段 8-Cu 冗余位 (H8C-R) 提供 $\pm 268\text{ Q0}$ 大范围容错
- 低段 65 Cu 作为匹配基准尺，不自校准

1.3 校准权重与冗余




图 3: 校准权重估计与 8-Cu 冗余窗口

1.4 工艺参数与失配模型

表 3: TSMC 180nm MOM 失配参数

参数	值
工艺	TSMC 180nm 1P6M CMOS
电容类型	MOM fringe, M4-M6 堆叠
Pelgrom 系数 A_C	$1.0\% \cdot \mu\text{m}$ (保守; 实测 0.5–0.8)
1Cu 面积	$\approx 2 \mu\text{m}^2$ (4 fF @ $\sim 2 \text{ fF}/\mu\text{m}^2$)
$\sigma(\Delta C/C)$ per Cu pair	0.707% ($A_C/\sqrt{\text{area}}$)
MC_SIGMA 配置值	1.0% (保守)
失配注入模式	per_unit —— 逐 Cu 独立

2 硬件成本分析

2.1 模拟硬件

表 4: 模拟硬件清单

组件	规格	面积
CDAC 电容阵列 (30 个)	276 Cu, 4 fF/Cu, MOM 金属	~600 μm^2
底板开关 (28×4:1 MUX)	std-Vt NMOS, ~560 Tr	~600 μm^2
StrongArm 比较器	~24 Tr, 1 mV RMS 噪声	~200 μm^2
模拟小计	~584 Tr	~0.0014 mm ²

2.2 数字硬件——RTL 综合结果

工具: Vivado 2018.3 | 器件: xc7z020clg400-1 | 时钟: 100 MHz

表 5: FPGA 综合资源

资源	已用	可用	利用率
Slice LUTs	321	53,200	0.60%
Slice Registers	473	106,400	0.44%
DSP48E1	0	220	0.00%
Block RAM	0	140	0.00%
CARRY4	38	—	—
BUFG	1	32	3.13%

2.3 数字硬件——ASIC 门数估算

表 6: ASIC 门数与面积估算 (TSMC 180nm 标准单元)

模块	门数	面积
SAR FSM (15 态异步时序器)	~400	~1,200 μm^2
校准控制器 (cal_fsm, 16 态)	~1,800	~4,000 μm^2
权重寄存器 (7×2×16 bit)	~500	~1,200 μm^2
子转换 SAR (sar_subconv)	~800	~2,000 μm^2
加权和解码器	~2,000	~4,500 μm^2
数字小计	~5,500 gates	~0.013 mm^2
模拟小计	~584 Tr	~0.0014 mm^2
总计	~5,500 gates + ~600 Tr	~0.014 mm^2

关键成本优势:

1. **0 DSP:** 校准乘法由预计算 localparam 常量 LUT 替代 (编译时计算 ‘NOMINAL_Q0 × tolerance% × 256’)
2. **0 BRAM:** 权重寄存器为分布式寄存器 (224 bit 总量)
3. **0 除法器:** 平均除以 128 用右移 7 位替代 ($128 = 2^7$)

2.4 硬件成本可视化




图 4: 硬件资源分布

2.5 校准时间

表 7: 校准时间对比

参数	旧 (AVG=512)	新 (AVG=128)
每目标子转换	$4 \times 512 = 2,048$	$4 \times 128 = 512$
总子转换数	$7 \times 2,048 = 14,336$	$7 \times 512 = \mathbf{3,584}$
总时钟周期	$\sim 286,720$	$\sim 71,680$
校准时间 @ 100 MHz	$\sim 2.87 \text{ ms}$	$\sim \mathbf{0.72 \text{ ms}}$
校准时间 @ 200 MHz	$\sim 1.43 \text{ ms}$	$\sim \mathbf{0.36 \text{ ms}}$

3 Python 行为级模型验证

3.1 FFT 协议

表 8: FFT 测量协议

参数	值
FFT 点数	4096
相干 bin (k)	1019 ($\text{gcd}(1019, 4096)=1$)
采样频率 f_s	10 MHz
输入幅度	-0.5 dBFS
相位	0.123 rad
窗函数	Rectangular (矩形窗)
VFS	每 seed 动态测量
Clipping 检查	每次运行显式检测

3.2 单点 FFT 频谱



图 5: 校准前/校准后/物理 Oracle FFT 频谱对比 (seed=42, $\sigma=1\%$)

3.3 MC 动态性能 (100 seeds)

运行条件: run ID dbac69f3, 100 MC seeds, $\sigma = 1\%$, AVG_PAIRS = 128, 校准噪声 1 mV RMS, 4096-pt Rectangular FFT

表 9: 动态性能指标 (Python 行为级模型实测)

指标	校准前	校准后 Q2	物理 Oracle	单位
SNDR P50	63.73	74.50	74.64	dB
SNDR P95	—	74.33	74.51	dB
SNDR min	56.89	73.81	74.40	dB
ENOB P50	10.29	12.08	12.11	bit
SFDR P50	70.57	94.29	96.91	dB
Oracle Gap P50	—	0.14	—	dB
Oracle Gap P95	—	0.48	—	dB
Oracle Gap max	—	0.62	—	dB
有效校准	—	100/100	—	seeds
负收益	—	0/100	—	seeds
Gap ≤ 0.5 dB	—	98/100 (98%)	—	seeds
Gap ≤ 1.0 dB	—	100/100 (100%)	—	seeds

3.4 MC 动态性能可视化




图 6: 100-seed MC 动态性能分布

3.5 Oracle Gap CDF




图 7: Oracle Gap 累积分布 (98% seeds $\leq$ 0.5 dB)

3.6 静态性能 (DNL/INL)

条件: 100-seed MC, code-density 方法

表 10: 静态 DNL/INL 指标 (Python 实测)

指标	P50	P95	Max
DNL peak	0.75 LSB	0.87 LSB	0.95 LSB
INL peak	0.80 LSB	0.92 LSB	0.96 LSB
缺码	0	0	0
最大跳码	1	1	1




图 8: 静态 DNL/INL 签核 (100 seeds, 零缺码)

3.7 校准权重误差

表 11: 各目标权重校准误差 (Python 实测, run dbac69f3)

目标	标称 Q0	绝对误差 P50/P95 (Q0)	归一化误差 P50/P95
H1C	67	0.18 / 0.48	0.085% / 0.255%
H2C	134	0.30 / 0.80	0.049% / 0.126%
H4C	268	0.54 / 1.53	0.035% / 0.079%
H8C-R	536	1.04 / 3.03	0.013% / 0.030%
H8C-A	536	1.00 / 3.16	0.015% / 0.035%
H16C	1072	1.98 / 6.27	0.007% / 0.019%
H32C	2144	3.87 / 12.33	0.006% / 0.018%

H32C 归一化误差 P50 仅 **0.0061%**，与 Oracle Gap P50 = 0.14 dB 一致。





图 9: 7 目标校准权重误差分布

3.8 MC 多 σ 失配容限

Python 实测: 100 seeds $\times$ 6 σ levels

图 10: MC σ 扫描 FFT (1%–50%, 100 seeds/level)表 12: MC σ 失配容限扫描 (Python 实测)

MC σ	校准前 SNDR	校准后 SNDR	Oracle Gap	判定
1%	63.7 dB	74.5 dB	0.14 dB	优秀
2%	50.1 dB	73.3 dB	1.34 dB	通过
5%	42.2 dB	72.6 dB	2.05 dB	通过
10%	36.1 dB	70.2 dB	4.47 dB	临界
20%	30.2 dB	50.6 dB	24.0 dB	失败
50%	23.1 dB	—	—	崩溃

结论: 校准系统在 $\sigma \leq 5\%$ 范围内有效 (覆盖 TSMC 180nm MOM 的 3σ 工艺角)。

4 RTL 综合验证

4.1 RTL 架构

cal_top (顶层)

- └─ cal_fsm — 16 态校准状态机 (Shen 2018)
- └─ cal_weight_reg — 7×2×16-bit 权重寄存器文件
- └─ sar_subconverter — 低段 SAR trial 控制器

4.2 综合验证结果

工具: Vivado 2018.3 | 器件: xc7z020clg400-1 | 时钟: 100 MHz, Slow Corner

表 13: 综合结果——修复前后对比

指标	修复前	修复后
Errors	0	0
Critical Warnings	14	0
Warnings	1	0
Slack	−14.0 ns	+0.30 ns
Data Path Delay	23.85 ns	5.01 ns
Logic Levels	26	2
DSP48E1	2	0
LUTs	1,141	321
CARRY4	175	38
Registers	495	473

4.3 RTL Bug 修复纪录

表 14: 6 项 RTL Bug 修复明细

#	严重度	文件	问题	修复
B1	CRITICAL	cal_fsm.sv	pair_idx 双重驱动	删除组合逻辑赋值
B2	CRITICAL	cal_fsm.sv	Slack −13.99 ns	预计算 localparam 常量
B3	HIGH	cal_fsm.sv	7 个未使用寄存器	删除声明及赋值
B4	HIGH	cal_fsm.sv	valid_reg 无复位	添加 async reset
B5	HIGH	sar_subconv	decisions 未使用	删除声明及赋值
B6	HIGH	sar_subconv	5 信号无复位	添加 async reset

4.4 时序约束

表 15: timing.xdc ASIC 级约束

约束	值
create_clock	10.000 ns (100 MHz)
set_clock_uncertainty (setup)	0.200 ns
set_clock_uncertainty (hold)	0.100 ns
set_input_delay (max/min)	2.0 / 0.5 ns
set_output_delay (max/min)	2.0 / 0.5 ns

极限频率: 内部逻辑路径延迟 ~ 2.7 ns, 含 I/O 约束可用频率 ~ 130 MHz。

5 参数优化实验

5.1 AVG_PAIRS 扫描

表 16: AVG_PAIRS 扫描结果 (Python 实测)

AVG_PAIRS	SNDR (dB)	Oracle Gap (dB)	校准时间	vs 512
512 (旧)	74.64	~0.00	2.87 ms	baseline
256	74.52	0.12	1.43 ms	-0.06%
128 (新)	74.50	0.14	0.72 ms	-0.19%
64	74.42	0.22	0.36 ms	-0.29%
32	74.18	0.46	0.18 ms	-0.62%
16	73.64	1.00	0.09 ms	-1.34%

结论: 128 对是 12-bit 精度甜点——gap < 0.5 dB 且时间仅为 512 的 1/4。




图 11: 旧 (AVG=512) vs 新 (AVG=128) 对比

5.2 Dither 消融实验

表 17: Dither ON vs OFF (Python 实测)

条件	Dither ON	Dither OFF	Delta	判定
1 mV, N=128	74.51 dB	74.50 dB	-0.01 dB	冗余
1 mV, N=32	74.12 dB	74.08 dB	-0.04 dB	冗余
0.5 mV, N=16	73.35 dB	72.81 dB	-0.54 dB	可忽略
0.2 mV, N=8	71.15 dB	67.90 dB	-3.25 dB	有益

结论: 比较器噪声 ≥ 1 LSB 或 $N \geq 32$ 时 dither 完全冗余。当前配置 (1 mV + 128 对) $\rightarrow$ dither 关闭, 节省硬件。





图 12: Dither 消融实验结果

5.3 噪声 $\times$ AVG_PAIRS 热力图

表 18: 比较器噪声 vs 最优 AVG_PAIRS (Python 实测)

比较器噪声 (μV)	最优 N	Oracle Gap (dB)
200	8	0.49
500	16	0.98
1000	64	0.69
2000	256	1.27

最优对数公式: $N_{\text{opt}} \approx 18 \times (\sigma_{\text{cmp}, \mu\text{V}} / 439)^2$

图 13: 噪声 $\times$ AVG_PAIRS 热力图

6 CDAC 拓扑对比: 旧 95-Cu vs 新 138-Cu

表 19: 码本审计对比 (1000 seeds, 0.5% mismatch)

指标	旧 95-Cu (v2.x)	新 138-Cu (v3.x)
缺码 P50	22	0
缺码最差	84	0
最大跳码 P50	2	1
最大跳码最差	9	1
零缺码 seeds	0/1000	1000/1000




图 14: 旧 95-Cu vs 新 138-Cu CDAC 拓扑对比

7 风险评估与验收结论

7.1 风险矩阵

表 20: 风险矩阵

#	风险	严重度	根因	缓解措施
R1	低段基准尺失配	MEDIUM	65 Cu 并联, $\sigma \approx MC/\sqrt{65}$	布局 common-centroid
R2	桥接电容失配	MEDIUM	Bridge 仅 2 Cu, σ 较高	实测比例因子
R3	比较器 offset	LOW	~3 mV 限制末位 margin	131 Q0 margin 充足
R4	失配 >5% 退化	LOW	极端工艺角偏离	已超 3σ 范围
R5	RTL 时序	RESOLVED	DSP48E1 乘法路径	预计算 LUT, 0 DSP
R6	FPGA IOB 超标	INFO	ASIC 内部模块端口多	不影响 ASIC

7.2 最终验收结论

表 21: 验收标准检查表

指标	实测值	门限	判定
SNDR P50 (1% σ)	74.50 dB	—	
ENOB P50	12.08 bit	≥ 12 bit	
Oracle Gap P50	0.14 dB	≤ 0.5 dB	
校准成功率	100/100	100/100	
负收益	0/100	0	
缺码 (1000 seeds)	0	0	
最大跳码	1	≤ 1	
DNL peak P95	0.87 LSB	< 1.0 LSB	
INL peak P95	0.92 LSB	< 1.0 LSB	
RTL Warnings	0	0	
RTL Slack	+0.297 ns	> 0	

全部 11 项验收指标通过

7.3 Python 管线实测数据来源

本报告所有性能数据来源于 Python 行为级模型的 100-seed Monte Carlo 管线运行:

```
运行ID: dbac69f3
脚本: run_final_calibration_pipeline.py
配置: AVG_PAIRS=128, MC_SIGMA=0.01, CAL_NOISE=1mV
CSV: validation_results/final_pipeline/
```

```
final_pipeline_dbac69f3.csv
JSON: validation_results/final_pipeline/
      final_summary_dbac69f3.json
RTL:  Vivado 2018.3, xc7z020clg400-1, 100 MHz
      scripts/synth_timing.rpt (0 错误 0 警告)
      scripts/synth_util.rpt  (321 LUT, 473 FF)
```

AI 辅助声明: 本项目使用 AI 辅助编码工具 (CODEX, Trae/DeepSeek) 开发。

所有 AI 生成代码已经人工审查与验证。