

ASYNC_CLK_GEN 模块 IP 规格说明书

异步时钟发生器——Gated Free-running Ring Oscillator

数字前端设计组

2026 年 5 月 13 日

版本状态说明

本文件描述的是历史 50-MS/s 命名阶段的自由环形振荡器版本。当前项目主线已收敛为 12-bit 10-MS/s SAR ADC with CAAZ；若当前网表已切换至 SAR_LOGIC_SYNC 单脉冲同步架构，应以最新时序分析和当前网表为准。本规格在被重新验证前仅作为 legacy IP 参考，不建议直接作为流片签核依据。

模块概述

本模块为 12-bit 50-MS/s SAR ADC 专用异步时钟发生器（ASYNC_CLK_GEN），采用门控自由环形振荡器（Gated Free-running Ring Oscillator）架构，集成了启动脉冲注入器、奇数级环形振荡核心、输出缓冲树和休眠钳位逻辑。

1 模块接口定义

1.1 端口定义

表 1: ASYNC_CLK_GEN 端口定义

端口名	方向	位宽	类型	功能描述
CLK00	input	1	wire	全局启动信号（ADC 采样结束，转入转换阶段时拉高）
SET_12	input	1	wire	转换完成标志位（SET< 12 >，第 12 位比较完成后拉高）
DVDD	inout	1	wire	数字电源（1.8 V）
DGND	inout	1	wire	数字地
PCLK	output	1	wire	内部核心振荡时钟（可供测试观测）
CCLK	output	1	wire	比较器触发时钟（需强驱动）
CLK	output	1	wire	DAC/寄存器逻辑时钟（需强驱动）

1.2 Verilog 原型

```
1 // 模块名称: ASYNC_CLK_GEN (异步时钟发生器)
2 module ASYNC_CLK_GEN (
3     // ---- 输入端口 (Inputs) ----
4     input wire CLK00,      // 全局启动信号
5     input wire SET_12,     // 转换完成标志位
6
7     // ---- 电源端口 (Power) ----
8     inout wire DVDD,       // 数字电源 (1.8V)
9     inout wire DGND,       // 数字地
10
11     // ---- 输出端口 (Outputs) ----
12     output wire PCLK,      // 内部核心振荡时钟
13     output wire CCLK,      // 比较器触发时钟
14     output wire CLK        // DAC/寄存器逻辑时钟
15 );
16 endmodule
```

2 内部子模块架构

本模块由 4 个精妙的子模块构成，信号流向如下：

1. 第一级：启停总控逻辑 (Start/Stop Gating Logic)
2. 第二级：启动脉冲注入器 (Startup Pulse Injector)
3. 第三级：自激振荡主环路 (Ring Oscillator Core) [含致命 Bug]
4. 第四级：输出缓冲树 (Output Buffer Tree)

3 子模块详细剖析

3.1 第一级：启停总控逻辑

涉及元件：I32(INV), I33(NAND), I58(INV)

逻辑表达式：

- 输入端 SET< 12 > 首先经过 I32 取反生成 net9
- net9 与全局启动信号 CLK00 进入 I33(NAND)，输出内部使能 EN (Active-Low 低有效)
- EN 经过 I58 取反，生成真正的高电平有效使能信号 net14

真值表：

工作状态：

- 当 SET< 12 > = 0 (正在转换) 且 CLK00 = 1 (启动) 时 → net14 = 1 (允许振荡)
- 当 SET< 12 > = 1 (转换结束) 时 → 不管 CLK00 是什么，net14 = 0 (强制关断全系统)

表 2: 启停控制逻辑真值表

SET_12	CLK00	net14
0	0	0
0	1	1（允许振荡）
1	0	0
1	1	0

3.2 第二级：启动脉冲注入器

涉及元件：delay_450p, I42(NAND)

功能：这是一个非常经典的 Edge-to-Pulse（边沿转脉冲）发生器。

逻辑流向：

- 信号 net14 分成两路：一路直接进入 I42(NAND)；另一路穿过包含 13 级反相器的 delay_450p，生成延迟且反相的信号 net22，再进入 I42(NAND)

工作原理：

- 起振瞬间：当 net14 突然从 0 变 1 时，由于延迟，net22 在最初的 450ps 内依然保持为 1
- 此时 NAND 门的两个输入全为 1，输出 net23 会瞬间被拉低
- 450ps 后，net22 变为 0，net23 恢复为 1

模块功能：成功在电路启动瞬间，在 net23 节点上”人为制造”了一个宽度为 450ps 的低电平触发脉冲，用来打破环路的死锁状态，强制环形振荡器起振。

3.3 第三级：自激振荡主环路——致命 Bug 所在

涉及元件：I43(NAND), I59(NAND), M10/M11(INV), delay_900p

逻辑流向（脉冲注入后）：

信号在环路中赛跑：

$A \rightarrow (I43) \rightarrow net16 \rightarrow (I59) \rightarrow net12 \rightarrow (M10/M11) \rightarrow PCLK \rightarrow (delay_900p) \rightarrow A \text{ (back)}$

因为 net23=1 且 net14=1，两个 NAND 门 I43 和 I59 在此阶段等效为反相器。

3.4 致命 Bug 分析

致命 Bug 分析

任何环形振荡器（Ring Oscillator）要起振，环路中的反相总级数必须是奇数（Odd）！级数统计：

- I43(NAND) = 1 级
- I59(NAND) = 1 级
- M10/11(INV) = 1 级
- 环路本体：3 次反相

delay_900p 内部结构：从 VIN 进去到 VOUT 出来，它整整包含了 27 个反相器！

总反相级数 = 3 + 27 = 30 级（偶数）

后果：这是一个正反馈环路。当 450 ps 的触发脉冲结束后，电路绝对不会振荡，而是会瞬间锁死（Latch-up）在一个固定电平。

3.5 第四级：输出缓冲树

涉及元件：INX4 到 INX7 等一系列反相器

逻辑流向：从核心时钟 PCLK 取出信号，像接力赛一样经过：

$$I50 \rightarrow I51 \rightarrow I52 \rightarrow I35 \rightarrow I36 \rightarrow I64 \rightarrow I65 \rightarrow I34 \rightarrow CCLK$$

问题诊断：用了 8 级反相器，并且中间包含了连续 4 个巨大的 INX6。这属于严重的功耗浪费和无效延时。

4 修复与优化指南

4.1 1. 修复致命死锁 Bug

解决方案

最快改法：在 delay_900p 的原理图里，随意删除 1 个反相器或者增加 1 个反相器，使其内部反相级数变为 26 级或 28 级。这样总环路级数就会变成 29 级或 31 级（奇数），电路就能立刻振荡起来。

4.2 2. 重构庞大耗电的 Delay 单元

问题：即便修了 Bug，几十个反相器依然是功耗灾难。

推荐结构（电流饥饿型）：

- 用 1 个固定偏置的 **Current-Starved Inverter**（限制充放电电流）
- 配合 1 个常规 Inverter

替换逻辑：只要保证替换后的 delay 单元反相极性正确（确保最终环路里包含奇数个反相），你就能用仅仅 46 个管子取代原本的几十个管子，**功耗瞬间暴降 90%**。

4.3 3. 削减冗余的 Buffer 树

建议：不要连放 8 级，改用 3 级渐进式放大 Buffer。

推荐结构：INVX1 → INVX3 → INVX8

优势：这不仅缩短了时钟沿的传输延时，还省下了大笔动态功耗。

4.4 4. 休眠钳位逻辑（无需修改）

当 SET< 12 > = 1 触发时：

1. net14 变为 0
2. I59(NAND) 的一个输入为 0，输出 net12 被强制钳位在 1（高电平）
3. PCLK 被强制钳位在 0（低电平）
4. 信号不会再往后传，环路彻底静默

评价：这部分关断逻辑设计得非常完美，无需修改！

5 优化后架构建议

[图：优化后 ASYNC_CLK_GEN 架构示意图]

图 1: 优化后的异步时钟发生器架构

5.1 关键参数目标

表 3: 优化目标参数

参数	优化前	优化后目标
环路反相级数	30（偶数，死锁）	29 或 31（奇数，振荡）
delay 单元晶体管数	>50	46
Buffer 级数	8	3
振荡器功耗	高（几十 mW）	低（<1mW）
振荡频率	无法振荡	200 MHz ~ 500 MHz

6 总结

本模块的外围控制（注入脉冲 + 转换结束关断）设计堪称教科书级别。现在只需要：

1. 把内部那个笨重且偶数级的 `delay_900p` 换成轻量级的模拟延时单元（修复 Bug + 降功耗）
2. 清理掉多余的 **Buffer**（削减延时 + 省功耗）

即可将 `ASYNC_CLK_GEN` 模块完美封存，作为 ADC 设计的绝杀 IP 写入论文。

7 7. 完整更改方案与门级重构行动指南

针对前文剖析的架构缺陷与门级尺寸问题，请严格按照以下 4 个步骤在 Virtuoso 原理图中进行电路级重构：

7.1 步骤一：打破死锁，重构核心延时单元 (Replace `delay_900p` & `delay_450p`)

这是解决无法起振 Bug 和 90% 动态功耗的核心步骤。

操作指令：

1. 彻底删除原网表中的 `delay_900p`（27 级反相器）和 `delay_450p`（13 级反相器）子电路。
2. 重新搭建一个电流饥饿型延时单元 (**Current-Starved Delay Cell**)。
 - 顶部 PMOS 和底部 NMOS 接偏置电压（或电流镜），限制中间反相器的充放电电流。
 - 内部节点可选择性挂载极小的 MIM 电容（如 20 fF）以稳定延时。
3. 在电流饥饿反相器之后，必须紧跟一个施密特触发器 (**Schmitt Trigger**)。
 - 利用迟滞特性，将缓慢的充放电斜坡瞬间整形为极速翻转的方波，彻底消灭后续逻辑的短路电流。
4. 极性核对：确保新的 `delay_900p` 模块输入到输出的反相次数为奇数（1 次或 3 次），从而保证整个主环路的反相总数为奇数。

7.2 步骤二：内部门级尺寸极小化 (Internal Logic Sizing Down)

操作指令：

1. 打开 `NAND1` 子电路原理图。
2. 将 PMOS 尺寸从 $W = 900\text{ nm}$, $M = 4$ （总宽 $3.6\text{ }\mu\text{m}$ ）缩小为 $W = 1\text{ }\mu\text{m}$, $M = 1$ 。
3. 将 NMOS 尺寸从 $W = 1\text{ }\mu\text{m}$, $M = 4$ （总宽 $4\text{ }\mu\text{m}$ ）缩小为 $W = 0.5\text{ }\mu\text{m}$, $M = 1$ 。
4. 将环路中用于控制和倒相的普通 `INVX2/INVX3` 全部替换为工艺库中最小驱动能力的 `INVX1`（如 PMOS $W = 1\text{ }\mu\text{m}$, NMOS $W = 0.5\text{ }\mu\text{m}$ ）。

7.3 步骤三：遵循 FO4 重剪缓冲树 (Pruning Output Buffer Tree)

操作指令：

1. 定位到 PCLK 到 CCLK 的输出驱动路径。
2. 删除冗余的同尺寸级联：I36(INVX6), I64(INVX6), I65(INVX6)。
3. 按照逻辑努力 (Logical Effort) 原则重构链路：
 - 修改为 3 级递增结构：INVX1 $\rightarrow$ INVX3 $\rightarrow$ INVX9。
 - 确保每一级的输入寄生电容大约是前一级的 3~4 倍。

7.4 步骤四：脉冲宽度匹配调优 (Pulse Width Tuning)

- delay_450p 决定了启动脉冲 net23 的宽度。脉冲不能太宽（会浪费转换时间），也不能太窄（环路可能来不及响应）。
- 在改用新延时结构后，调整其偏置，确保生成的低电平脉冲宽度在 300ps ~ 500ps 之间。

8 8. 问题校准清单 (Problem Calibration Checklist)

在完成电路修改后，必须通过以下校准清单 (Checklist) 进行逐项 Check，确保所有问题均已被物理修复。

表 4: 问题校准清单

校验项编号	校验目标 (Target)	物理表现与校准方法 (Calibration Method)	预期结果 (Expected Result)	状态 (Status)
CHK-01	死锁 Bug 消除	观察 delay_900p 的输入端到输出端。计算途径的反相极性 (Inversion Polarity)。	必须经过奇数次反相 (如 1 次或 3 次)。	[] 待测
CHK-02	主环路起振验证	跑 20ns 瞬态仿真 (tran)。设定 CLK00=1, SET< 12 >=0。观测 PCLK 波形。	PCLK 能够输出连续且等幅的时钟方波, 无锁死。	[] 待测
CHK-03	启动脉冲校验	在起振瞬间观测 net23 节点电压。	net23 出现单次低电平脉冲, 宽度 $\approx$ 400 ps。	[] 待测
CHK-04	休眠钳位校验	在 SET< 12 > 从 0 变 1 的瞬间, 观测振荡器环路。	PCLK 瞬间被强行拉低至 0V, 整个采样阶段 0 翻转。	[] 待测
CHK-05	内部短路功耗	观测内部 NAND1 门电源引脚的瞬态电流 (I_DVDD)。	电流峰值大幅下降, 无明显宽脉冲 (Crowbar Current)。	[] 待测
CHK-06	系统动态功耗	测量整个 ASYNC_CLK_GEN 模块在转换阶段 (15ns) 的平均消耗电流。	功耗下降至少一个数量级 (例如从 5mW 降至 < 0.5 mW)。	[] 待测
CHK-07	输出驱动能力	观测最终输出时钟 CCLK 的上升沿/下降沿时间 (Rise/Fall Time)。带真实比较器负载。	边沿极度陡峭, 上升/下降时间 < 50 ps。	[] 待测