

CMP2SAR_IF 模块 IP 规格与维护说明书

Comparator-to-SAR Valid-Gated Decision Interface

12-bit SAR ADC 项目

2026-06-01

一分钟结论

CMP2SAR_IF 的作用不是简单合并 COMP/COMN，而是在动态比较器和原 SAR_LOGIC 之间增加一个安全判决协议：

COMP/COMN → valid-gated interface → DEC_N → SAR_LOGIC

比较器无效、reset、pre-reset 或输出为 00/11 时，DEC_N 强制保持安全高电平。只有比较器进入有效窗口，并且 COMP/COMN 形成指定互补态时，DEC_N 才允许变低。

推荐首轮配置

- 首先固定：td_out=10 ps, tr=10 ps, tf=10 ps。
- 只扫：td_valid=200 ps, 500 ps, 800 ps, 1 ns。
- 先看短 transient，不要一上来跑 FFT。
- 若输出方向反了，优先改 pol_sel，不要先改原 SAR logic。

1 模块定位

CMP2SAR_IF 是比较器到 SAR 逻辑之间的行为级接口单元。当前源码位置为：

10_项目区/2026_12bit50Msar/04_辅助工具/veriloga_models/CMP2SAR_IF.va

当前设计说明主文档为：

10_项目区/2026_12bit50Msar/02_文档与报告/IP规格/CMP2SAR_IF_specification.md

推荐顶层接线：

```
I_IF (COMP COMN CLK RST PRST DGND DVDD DEC_N) CMP2SAR_IF
I15 (... CCLK DEC_N DGND DVDD PRST SET<0> ... SET<12>) SAR_LOGIC
```

不要把 CLK 和 CCLK 接反

CLK 是 COM_IAZ 比较器 evaluate 时钟。CCLK 是原 SAR_LOGIC 的采样/推进时钟。接口单元的 CLK 端应接比较器时钟，不应接 CCLK。

2 解决的问题

PMOS/IAZ 动态比较器在 reset 或未判决阶段可能出现：

```
COMP = 0
COMN = 0
```

但原 SAR_LOGIC 对输入低电平敏感。如果裸接 COMN 或 COMP，原 SAR DFF 可能把 reset 态误读成有效低电平判决。

接口的安全规则如下：

状态	DEC_N 行为
比较器无效	DEC_N=1，不触发原 SAR 低有效通路
reset/pre-reset	DEC_N=1，屏蔽 COMP/COMN
COMP/COMN=00	DEC_N=1，过滤 reset/未判决态
COMP/COMN=11	DEC_N=1，过滤非法同高态
有效互补判决	按 pol_sel 决定是否输出 DEC_N=0

3 端口定义

端口	方向	类型	含义
COMP	input	electrical	比较器正输出
COMN	input	electrical	比较器负输出
CLK	input	electrical	比较器 evaluate 时钟，对应当前 COM_IAZ.CLK
RST	input	electrical	比较器/模拟 reset，高有效
PRST	input	electrical	SAR logic pre-reset，高有效
DGND	inout	electrical	数字地
DVDD	inout	electrical	数字电源
DEC_N	output	electrical	送给原 SAR_LOGIC.COMN 的低有效安全判决信号

4 核心逻辑

行为模型的核心等价逻辑为：

```
CLK_DLY    = delay(CLK, td_valid)
CMP_VALID  = CLK & CLK_DLY & ~RST & ~PRST

if pol_sel = 0:
    LOW_EVENT = CMP_VALID & COMP & ~COMN

if pol_sel = 1:
    LOW_EVENT = CMP_VALID & COMN & ~COMP

DEC_N = ~LOW_EVENT
```

4.1 当前源码实现

当前源码使用 `absdelay()` 生成延迟时钟：

```
1 vdd_now = V(DVDD, DGND);
2 vth = 0.5 * vdd_now;
3
4 clk_dly_v = absdelay(V(CLK, DGND), td_valid);
5
6 clk_bit    = (V(CLK, DGND) > vth);
7 clk_dly_bit = (clk_dly_v > vth);
8 rst_bit    = (V(RST, DGND) > vth);
9 prst_bit   = (V(PRST, DGND) > vth);
10 comp_bit   = (V(COMP, DGND) > vth);
11 comn_bit   = (V(COMN, DGND) > vth);
12
13 cmp_valid = clk_bit && clk_dly_bit && (!rst_bit) && (!prst_bit);
```

关于 `cross + valid_time` 写法

也可以用 `cross + valid_time` 表达同样思路。但当前项目源码采用 `absdelay()`。若未来改写为 `cross + valid_time`，需要确认 `valid_time` 初始化、reset 后清零、CLK 下降后关闭 `valid`，以及下一 bit 不残留。

5 参数速查

参数	默认值	作用	建议
td_valid	500 ps	CLK 上升后多久相信比较器输出	第一优先扫参：200 ps、500 ps、800 ps、1 ns
td_out	10 ps	DEC_N 输出传播延时	通常 10–50 ps，不要一开始设太大
tr	10 ps	DEC_N 上升时间	收敛差时可试 50 ps
tf	10 ps	DEC_N 下降时间	过大会影响 CCLK 采样边界
pol_sel	0	比较器极性选择	输出方向反了先改它

6 四个延时怎么理解

6.1 td_valid: 最关键的有效窗口延时

td_valid 决定 CLK 上升后等待多久才认为 COMP/COMN 有效。

情况	表现
太小	比较器未完成再生，DEC_N 可能跟随 00、半摆幅或毛刺状态，导致误判、码不稳、SFDR/SNDR 异常。
太大	比较器已经判完但接口太晚放行，DEC_N 赶不上 CCLK，SAR 可能采不到正确判决。

6.2 td_out: 输出传播延时

td_out 不决定什么时候相信比较器，只决定 low_event 生成后，DEC_N 输出变化前的行为级延迟。它主要用于模拟小门延时和改善瞬时跳变。

6.3 tr/tf: 输出边沿斜率

tr 是 DEC_N 从低到高的时间，影响下一 bit 前能否恢复安全态。tf 是从高到低的时间，影响有效低判决能否在 CCLK 前形成清晰低电平。

边沿不能太慢

如果 tr 太大，上一 bit 的低电平可能拖到下一 bit。如果 tf 太大，CCLK 采样时 DEC_N 可能仍在中间电平。收敛困难时可以把 tr/tf 从 10 ps 放宽到 50 ps，但不建议一开始就设到几百 ps。

7 时序约束

低有效判决路径可以近似看成：

```
CLK rise
-> td_valid
-> CMP_VALID = 1
-> low_event generated from COMP/COMN
-> td_out
-> DEC_N starts falling
-> tf
-> DEC_N stable
-> CCLK samples DEC_N
```

因此：

$$t_{DEC_N,valid} \approx t_{CLK,rise} + t_{d_valid} + t_{d_out} + t_f$$

采样前至少应满足：

$$t_{CCLK,sample} > t_{CLK,rise} + t_{d_valid} + t_{d_out} + t_f + t_{setup}$$

安全高电平恢复主要看：

$$t_{recover} \approx t_{d_out} + t_r$$

它必须保证下一 bit 开始前 DEC_N 已经回到 1。

8 与原工程 tdac/tdel 的关系

参数	位置	作用
tdac	SAR/SYNC 逻辑	DAC settling 和采样/比较触发之间的时序关系
tdel	SAR/SYNC 逻辑	每 bit token/转换步进间隔
td_valid	CMP2SAR_IF	CLK 上升后多久认为比较器输出有效
td_out	CMP2SAR_IF	DEC_N 输出传播延时
tr/tf	CMP2SAR_IF	DEC_N 输出边沿斜率

嵌入原时序的直觉

td_valid 不能独立拍脑袋，它必须落在原 CLK/CCLK/SET 的时间窗口中：

CLK rise → td_valid → DEC_N stable → CCLK sample → next bit

9 极性选择

pol_sel	低有效事件	含义
0	CMP_VALID & COMP & ~COMN	COMP=1, COMN=0 时 DEC_N=0
1	CMP_VALID & COMN & ~COMP	COMN=1, COMP=0 时 DEC_N=0

如果换比较器后输出方向反了，优先切换 pol_sel，不要先改原 SAR_LOGIC。

10 真值表

假设 pol_sel=0:

状态	CLK	CLK_DLY	RST	PRST	COMP	COMN	DEC_N
比较器 reset	x	x	1	x	0	0	1
SAR pre-reset	x	x	x	1	0	0	1
CLK 刚上升	1	0	0	0	x	x	1
未判决	1	1	0	0	0	0	1
非法同高态	1	1	0	0	1	1	1
有效低事件	1	1	0	0	1	0	0
有效非低事件	1	1	0	0	0	1	1

11 调试流程

先保存短 transient 波形:

CLK
RST
PRST
COMP
COMN
DEC_N
CCLK
SET<12>
BITP<12>
BITN<12>

推荐检查顺序:

- 1. reset 期间: DEC_N=1。

- 2. CLK 刚进入 evaluate、td_valid 未到时: DEC_N=1。
- 3. COMP=1, COMN=0 且 pol_sel=0 时: DEC_N=0。
- 4. COMP=0, COMN=1 且 pol_sel=0 时: DEC_N=1。
- 5. CCLK 采样沿前: DEC_N 已经稳定。
- 6. 下一 bit 前: DEC_N 已回到安全高电平。
- 7. TT、FF、SS、FS、SF 下重复检查 td_valid 裕量。

12 常见现象与处理

现象	可能原因	处理
reset 期间 DEC_N 掉到 0	RST/PRST 极性或接线错误	检查接口接线和 cmp_valid 公式
DEC_N 过早变化	td_valid 太小	增大 td_valid
DEC_N 赶不上 CCLK	td_valid 或 td_out/tf 太大	减小延时或调整原时钟关系
输出码方向反了	比较器极性相反	切换 pol_sel
仿真收敛困难	输出边沿太理想	将 tr/tf 调到 50 ps

13 后续晶体管级替换

行为模型通过后，建议替换为晶体管级接口。等价逻辑保持：

```
CMP_VALID = CLK & delay(CLK) & ~RST & ~PRST

LOW0 = CMP_VALID & COMP & ~COMN
LOW1 = CMP_VALID & COMN & ~COMP

DEC_N = ~(POL_SEL ? LOW1 : LOW0)
```

推荐晶体管组成：

- COMP/COMN 对称 buffer；
- CLK delay chain；
- CMP_VALID 组合逻辑；
- polarity select logic；
- DEC_N output buffer。

动态预充版本另行验证

如果做动态预充式 DEC_N_INT，必须单独验证 keeper、泄漏、bit 间恢复、PVT 时序裕量。不要在静态行为模型尚未跑通时直接上动态 latch。

14 维护规则

1. 不建议后续让 COMN/COMP 直接进入原 SAR_LOGIC。
2. 换比较器后先检查 CLK/RST/PRST 极性，再检查 P>N 对应的 COMP/COMN 极性。
3. 输出方向反了优先调 pol_sel。
4. FF/FS 下 SFDR 异常时，优先看 DEC_N 是否在 reset 或 valid 前出现低脉冲。
5. td_valid 应作为正式仿真的 sweep 参数保留。