

180 nm 工艺下 12-bit 50 MS/s SAR ADC 系统设计指南

——基于 CAAZ 架构的模块化设计

技术备忘录

2026 年 3 月 23 日

1 引言

在 180 nm 工艺下设计一款 12-bit 50 MS/s 的 SAR ADC，并且采用 CAAZ 架构，这是一项系统级工程。由于 180 nm 的数字逻辑速度和寄生电容劣势，我们必须在每个模块的设计上“精打细算”，充分利用 CAAZ 架构带来的“输入电容极小”这一红利。

以下拆解该 ADC 系统的 **5 大核心模块**，提供详细的原理分析与 180 nm 下的关键参数设计建议。

2 模块一：CDAC 采样网络

由于 CAAZ 架构将 kT/C 噪声的负担转移到了内部，主电容 C_1 理论上可以做得非常小。

2.1 原理分析

CDAC 既负责在采样阶段保存输入信号，又负责在转换阶段通过内部电荷再分配产生参考电压 (V_{DAC}) 逼近输入信号。

2.2 180 nm 关键参数建议

- **总电容值 ($C_{1,total}$):** 建议控制在 150 fF ~ 250 fF (单边)。这比传统 12-bit 设计 (通常 > 4 pF) 小了二十倍，是论文最大的卖点。
- **单位电容 (C_u) 与阵列结构:** 180 nm 下如果总电容仅 200 fF，对于 12-bit，单位电容会小到无法制造。强烈建议采用桥接电容 (Bridge Capacitor / Split-DAC) 结构。例如，分为高 6 位和低 6 位，中间用桥接电容连接。这样可以安全使用安全的单位电容值 (如 $C_u = 2 \text{ fF} \sim 5 \text{ fF}$) 构建阵列。
- **非理想效应应对:** 在 180 nm 下，极小的电容会导致严重的 kT/C 噪声过关，但 CAAZ 解决了这个问题。然而，极小电容会带来极差的工艺匹配 (Mismatch)，导致 SFDR 恶化。必须在论文中声明引入了数字后台校准或加入冗余位来吸收电容失配误差。

3 模块二：自举开关

主采样开关必须具有极高的线性度，因为 12-bit 精度要求其导通电阻的非线性不能引入超过 1 LSB 的误差。

3.1 原理分析

传统的传输门开关，其 V_{gs} 会随输入信号 V_{in} 的变化而剧烈波动，导致导通电阻 R_{on} 严重非线性。自举开关通过一个预充电电容，在导通时将栅极电压“托举”到 $V_{in} + V_{DD}$ ，使得 V_{gs} 恒定为 V_{DD} ，从而获得恒定且极低的 R_{on} 。

3.2 180 nm 关键参数建议

- **开关尺寸 (W/L)**: 由于负载电容 C_1 只有不到 250 fF，开关管不需要做得很大。建议尺寸在 $W = 5\mu\text{m} \sim 10\mu\text{m}$ 即可，这能大幅减小开关带来的时钟馈通和电荷注入误差。
- **导通电阻 (R_{on})**: 建议控制在 $200\Omega \sim 400\Omega$ 。配合 200 fF 的电容，RC 时间常数不到 0.1 ns，在 4 ns 的采样窗口内可以实现超过 40τ 的建立，满足 12-bit 精度绰绰有余。

4 模块三：CAAZ 预放大器

这是论文的”心脏”。

4.1 原理分析

- **Phase 2 阶段**: 负载管二极管连接，实现低阻抗极速充电（驱动内部大电容 C_{AZ} ），避免失调和差模大信号导致的饱和。
- **Phase 3 阶段**: 恢复电流源负载，提供极高开环增益，衰减二次噪声并消除比较残差。

4.2 180 nm 关键参数建议

- **跨导 (g_{mp}, g_{mn})**: $\approx 3\text{ mS} \sim 5\text{ mS}$ 。确保 τ_{CAAZ} 极小，使得不完全建立噪声可以忽略。
- **开环增益 ($g_m R_{OA}$)**: 目标 $> 50\text{ V V}^{-1}$ ($> 34\text{ dB}$)，推荐使用大 L ($0.3\mu\text{m} \sim 0.5\mu\text{m}$) 的基础差分对或简单 Cascode。
- **内部隐蔽电容 (C_{AZ})**: $300\text{ fF} \sim 500\text{ fF}$ 。无需太大，否则在 180 nm 下会引发建立不完全的右侧”U 型曲线”恶化。

5 模块四：动态锁存比较器

跟在预放大器后面的判决级，负责将模拟残差放大为数字逻辑。

5.1 原理分析

利用交叉耦合反相器的正反馈机制，将预放大器输出的微小压差在极短时间内（几百皮秒）放大到轨到轨的 V_{DD} 或 GND。

5.2 180 nm 关键参数建议

- **失调电压要求（被极度放宽）：**这是 CAAZ 带来的又一隐形红利。因为预放大器有 > 50 的增益，锁存器本身的失调电压（假设高达 20 mV ）和输入参考噪声，等效到 ADC 输入端会被除以 50 ，仅剩 0.4 mV 。因此，锁存器的晶体管可以使用最小沟道长度（ $L = 180\text{ nm}$ ）以追求极致速度，完全不用为了匹配去增加面积。
- **速度与再生时间常数（ τ_{reg} ）：**在 180 nm 下，确保输入对管和锁存对管有足够的宽度（如 $W = 4\text{ }\mu\text{m} \sim 8\text{ }\mu\text{m}$ ），确保比较决策能在 $0.2\text{ ns} \sim 0.3\text{ ns}$ 内完成。

6 模块五：异步 SAR 逻辑控制

在 180 nm 工艺下做 50 MS/s ，逻辑控制策略直接决定了数字功耗是 0.5 mW 还是 5 mW 。

6.1 原理分析

传统的同步 SAR 需要一个极高频的外部时钟（对于 $12\text{-bit } 50\text{ MS/s}$ ，可能需要 $14 \times 50\text{ MHz} = 700\text{ MHz}$ 的时钟）。在 180 nm 下，由于连线和门电容大，分发 700 MHz 时钟会消耗惊人的动态功耗。异步时序则是让比较器自己生成触发信号（Valid 信号），一旦比较完成，立刻触发下一个周期，就像多米诺骨牌一样。

6.2 180 nm 关键参数建议

- **架构选择：**必须在论文中明确声明采用了异步时钟逻辑或自定时机制。
- **时间冗余分配：** 12-bit SAR 至少需要 12 次比较。如果采用冗余设计（例如引入非二进制权重的电容，共进行 14 次比较），每个比较周期平均只有 1 ns （转换窗口总共 14 ns ）。
- **延时单元：**异步逻辑环路中需要设计可调的延时单元，留出约 0.5 ns 用于 CDAC 的稳定，剩下的 0.5 ns 用于预放大器和锁存器的比较。因为 C_1 非常小（ $< 250\text{ fF}$ ），CDAC 的稳定速度会极快，这是在 180 nm 下能跑到 50 MS/s 的关键保障。

7 系统级联红利总结

得益于 CAAZ 架构带来的电容负担转移，本设计不仅实现了热噪声的深度抵消，更在系统层面引发了连锁红利：

1. 超小的 CDAC（ $\sim 200\text{ fF}$ ）使得 180 nm 工艺下的 DAC 开关网络和基准缓冲器功耗骤降；

2. 预放大器的高增益隔离了后级，使得 StrongARM 锁存器可以无视失调问题，专注于采用最小沟道长度进行极致提速；
3. 结合异步时序逻辑，本设计在较老的 180 nm 节点上依然以极低的整体功耗突破了 12-bit 50-MS/s 的性能瓶颈。

8 参数汇总表

表 1: 180 nm 工艺下 12-bit 50 MS/s SAR ADC 关键参数汇总

模块	参数	建议值
CDAC	总电容 $C_{1,total}$	150 fF $\sim$ 250 fF
	单位电容 C_u	2 fF $\sim$ 5 fF
	结构	Split-DAC + 冗余位
自举开关	开关尺寸 W	5 μ m $\sim$ 10 μ m
	导通电阻 R_{on}	200 Ω $\sim$ 400 Ω
CAAZ 预放大器	跨导 g_{mp}, g_{mn}	3 mS $\sim$ 5 mS
	开环增益	$> 50 \text{ V V}^{-1}$
	内部电容 C_{AZ}	300 fF $\sim$ 500 fF
动态锁存器	沟道长度 L	180 nm (最小)
	再生时间	0.2 ns $\sim$ 0.3 ns
异步逻辑	架构	自定时机制
	单周期时间	$\sim 1 \text{ ns}$