

12-bit 10-MS/s SAR ADC with CAAZ

——完整仿真报告——

文档编号: HUST-SAR-2026-002 Rev. 2.0 2026-05-13

核心发现

- CAAZ TT 角消除 **87.9%** 采样噪声 (SNR 提升 **8.9 dB**), 降噪 **8.3×**
- NF=1 基线全 corners ENOB **>11.4 bit**, TT 角达 **11.61 bit** (SNR **71.81 dB**)
- SF 高温角 η =**79.7%** 全 PVT 最差, FF/FS 低温角 η **>89%**
- 总功耗 **660–776 μ W** (模拟 $\sim$ 65%, 数字 $\sim$ 35%); t_d =26.0 ns 最优
- 两批次 CSV 导出数据跨批次 η 偏差 <1.4 p.p., SWITCHPOWER 系统性偏高 +15%

工艺: TSMC 18RF (1P6M, 1.8 V)
仿真器: Cadence Spectre 23.1 (APS mode)
设计: 12bit_50M_SAR_test_12bit50MSAR_AMS_final_1 (历史命名, 当前口径为 10-MS/s)
作者: Reed Zhao, Huazhong University of Science and Technology
数据批次: 历史 ($\times 1$) + 旧导出 ($\times 2$) + 新导出 ($\times 1$), 共 4 批次

关键词: SAR ADC CAAZ 噪声消除 PVT 仿真 η 表征 跨批次验证

目录

1	引言与设计目标	2
1.1	项目背景	2
1.2	设计目标与达标情况	2
1.3	数据批次说明	2
1.4	仿真环境与关键参数	2
2	噪声注入配置与 CAAZ 机理	2
2.1	Noise Factor (NF) 机制	2
2.2	CAAZ 消除效率模型	4
3	NF=1 基线性能	4
3.1	$t_d=26.0$ ns 推荐设计点	5
3.2	$t_d=24.05$ vs 26.0 ns 对比	5
3.3	NF=1 功耗分解	5
4	NF=10 CAAZ 效率表征	5
4.1	噪声注入方法论	7
4.2	$t_d=26.0$ ns 完整数据 ((B2) 新导出)	7
4.3	$t_d=24.05$ ns $\eta \approx 0$ 参考数据 ((B2) 新导出)	7
4.4	CAAZ 消除效率 η 计算结果	7
5	跨批次数据验证	8
5.1	两批次 NF=10 $t_d=26$ ns 对比	8
5.2	跨批次 η 一致性	8
5.3	历史批次 $t_d=26.5$ ns 参考	9
6	功耗综合分析	9
6.1	全条件功耗对比	9
7	SFDR 综合分析	10
8	MOM 5 fF 单位电容方案	10
8.1	方案选择	11
8.2	与 CAAZ 的协同效应	11
9	风险评估与交叉检查	11
10	结论与后续建议	12
10.1	性能达标汇总	12
10.2	关键设计决策	12
10.3	后续优先行动	13

1 引言与设计目标

1.1 项目背景

逐次逼近寄存器（SAR）型模数转换器因出色的能效比和数字友好的架构，在中低精度、中高速应用中占据主导地位。传统 SAR ADC 面临采样开关 kT/C 噪声的根本限制——单位电容越小， kT/C 噪声越大。电流调节自动调零（Current-Adjusting Auto-Zeroing, CAAZ）技术在采样阶段通过预放大器负反馈环路主动抵消采样电容上的 kT/C 噪声，在保持低功耗的同时逼近热噪声极限。

1.2 设计目标与达标情况

表 1: 设计目标与实测达标

指标	目标	实测 (TT, $t_d=26\text{ns}$)	状态
ENOB	>11 bit	11.61 bit	✓
SNR	>70 dB	71.81 dB	✓
SFDR	>75 dB	84.01 dB	✓
总功耗	<1 mW	720 μW	✓
CAAZ η	>85%	87.9%	✓

1.3 数据批次说明

表 2: 可用仿真数据批次

批次	来源	NF	t_d	数据量	用途
历史	full_report.tex	10	24.05/26.5 ns	8 点 (无 SF)	t_d 参考
(B1) 旧导出	首次 CSV	1, 10	24.05/26.0 ns	20 点	交叉验证
(B2) 新导出	VM 最新导出 (14:12)	10	24.05/26.0 ns	10 点	主要数据源

1.4 仿真环境与关键参数

2 噪声注入配置与 CAAZ 机理

2.1 Noise Factor (NF) 机制

NF 控制噪声注入功率倍数。噪声注入开关为 I1（时钟链）和 I14（采样开关）。




图 1: ADC 性能 PVT 全角图 (NF=1, $t_d=26.0$ ns)。左: ENOB, 右: SNR。虚线为目标值。

表 3: 系统规格与仿真参数

参数	值
工艺	TSMC 18RF (1P6M, 1.8 V)
分辨率 / 采样率	12 bit / 50 MS/s (测试 10 MHz)
单位电容 C_u	5 fF (MOM 叉指, 规划中)
CAAZ 电容 C_{AZ}	300 fF
输入共模 V_{CM}	0.9 V ($V_{DD}/2$)
参考 V_{REFP}/V_{REFN}	1.8 V / 0 V
输入幅度 v_a	890 mV _{pp-diff} (−0.5 dBFS)
信号频率 f_{in}	4.765625 MHz (61/128 相干采样)
全局偏置 I_B	2 μ A
仿真器	Spectre 231 (APS), transient+noise, 15 μ s

表 4: Noise Factor 配置

NF	噪声功率倍乘	用途
1	1×	芯片基线性能, CAAZ 正常工作
10	100× (10^2)	CAAZ 效率表征, η 计算

2.2 CAAZ 消除效率模型

$$N_{total} = N_{th} + N_s(1 - \eta) \quad (1)$$

$$\frac{N_s}{N_{th}} = NF^2 = 100 \quad (NF = 10) \quad (2)$$

若 CAAZ 完全失效，采样噪声占总噪声 99%，SNR 上限仅约 54.4 dB。

CAAZ Noise Cancellation Efficiency η




图 2: CAAZ 噪声消除效率 η 跨批次对比。红色虚线为 85% 目标线。

$$\eta_{26.0} = 1 - \frac{101 \cdot 10^{-\Delta SNR/10} - 1}{100} \quad (3)$$

其中 $\Delta SNR = SNR_{t_d=26ns, \eta} - SNR_{t_d=24.05ns, \eta \approx 0}$ 。推荐使用同批次参考以消除批次间系统偏差。

CAAZ 工作时序

CLK 上升沿触发比较器 $\rightarrow t_d$ 窗口内 CAAZ 预放大器建立 $\rightarrow$ COMN 有效 $\rightarrow$ CCLK 锁存。
 $t_d=24.05$ ns 时 CAAZ 未充分建立 ($\eta \approx 0$)， $t_d=26.0$ ns 时 η 显著激活。

3 NF=1 基线性能

表 5: NF=1 PVT 仿真结果—— $t_d=26.0$ ns

指标	TT (27°C)	FF (-40°C)	SS (85°C)	SF (85°C)	FS (-40°C)
ENOB (bit)	11.61	11.49	11.55	11.53	11.47
SNR (dB)	71.81	71.16	71.48	71.29	70.92
SFDR (dB)	84.01	81.85	83.86	83.52	81.50

3.1 $t_d=26.0$ ns 推荐设计点

基线达标情况

全 corners ENOB >**11.4 bit**, 12-bit ADC 裕量充足。TT 角最优: ENOB=11.61 bit, SNR=71.81 dB。各角间 ENOB 极差仅 **0.14 bit**, CAAZ 在 $t_d=26$ ns 下全角稳定。SFDR 全部 >**81 dB**, 线性度良好。

3.2 $t_d=24.05$ vs 26.0 ns 对比

表 6: t_d 对 NF=1 性能的影响

指标	t_d	TT	FF	SS	SF	FS
ENOB	24.05 ns	11.38	11.47	11.18	11.24	11.42
	26.0 ns	11.61	11.49	11.55	11.53	11.47
Δ	—	+0.23	+0.02	+0.37	+0.29	+0.05
SNR (dB)	24.05 ns	70.39	70.79	69.66	69.44	70.30
	26.0 ns	71.81	71.16	71.48	71.29	70.92
Δ	—	+1.42	+0.37	+1.82	+1.85	+0.62

核心发现:

- 高温角 (SS/SF, 85°C) 收益最大 — SNR 提升 1.8–1.9 dB, CAAZ 在高温慢角下 g_m 不足, 需更长的 t_d 建立
- 低温角 (FF/FS, -40°C) 几乎无变化 — g_m 大, 24 ns 已充分建立
- **26.0 ns** 是平衡性能与速度的最优点

3.3 NF=1 功耗分解

模拟部分占 ~65%, 数字占 ~35%。预放大器 PREWOCM 是最大功耗源 (~41% 总功耗), 有优化空间。 t_d 变化不影响功耗 (差异 < 1%), 以静态偏置为主。

4 NF=10 CAAZ 效率表征




图 3: t_d 对 SNR 的影响。两组条形分别为 $t_d=24.05 \text{ ns}$ ($\eta \approx 0$) 和 $t_d=26.0 \text{ ns}$ (η 激活)。

表 7: 功耗分解 ($t_d=26.0 \text{ ns}$, $\text{NF}=1$, μW)

模块	TT	FF	SS	SF	FS
COMPOWER (预放 +SR+ 驱动器)	363.7	355.0	368.8	406.0	316.6
PREWOCM	298.4	290.2	301.9	336.8	254.9
SWITCHPOWER (开关网络)	97.14	96.37	101.4	102.4	93.01
模拟小计	460.8	451.4	470.2	508.4	409.6
LOGICPOWER (SAR_LOGIC)	149.0	152.0	146.6	153.3	145.0
SYNCPOWER (SYNC)	110.4	112.7	108.8	113.9	107.3
数字小计	259.4	264.7	255.4	267.2	252.3
总计	720.3	716.1	725.6	775.6	661.9

4.1 噪声注入方法论

NF=10 将噪声功率放大 $100\times$ 。若无 CAAZ, ENOB 将下降 $\log_2(\sqrt{100}) \approx 3.32$ bit。实际仅下降 ~ 1.3 bit, 说明 CAAZ 有效消除了约 2 bit 的注入噪声。

NF=1 $\rightarrow$ NF=10 (TT 角): **ENOB 11.61 $\rightarrow$ 10.31 (-1.30 bit), SNR 71.81 $\rightarrow$ 64.10 dB (-7.71 dB)**

4.2 $t_d=26.0$ ns 完整数据 ((B2) 新导出)

表 8: NF=10 PVT 仿真结果 — $t_d=26.0$ ns ((B2) 新导出)

指标	TT (27°C)	FF (−40°C)	SS (85°C)	SF (85°C)	FS (−40°C)
ENOB (bit)	10.31	10.66	9.794	9.868	10.79
SNR (dB)	64.10	66.40	61.03	61.60	67.06
SFDR (dB)	76.05	76.16	72.00	72.57	76.76
COMPOWER (μ W)	365.2	357.0	370.4	406.8	320.1
SWITCHPOWER (μ W)	110.7	111.3	114.8	117.0	106.1
LOGICPOWER (μ W)	149.0	151.9	146.6	153.3	145.0
SYNCPOWER (μ W)	110.4	112.7	108.8	113.9	107.3
总计 (μ W)	735.3	732.9	740.6	791.0	678.5

4.3 $t_d=24.05$ ns $\eta \approx 0$ 参考数据 ((B2) 新导出)

表 9: NF=10 — $t_d=24.05$ ns $\eta \approx 0$ 参考点 ((B2) 新导出)

指标	TT (27°C)	FF (−40°C)	SS (85°C)	SF (85°C)	FS (−40°C)
ENOB (bit)	8.787	9.097	8.581	8.718	9.065
SNR (dB)	55.22	57.01	53.33	54.84	56.94
SFDR (dB)	65.34	66.27	64.23	65.20	67.12

4.4 CAAZ 消除效率 η 计算结果

表 10: CAAZ 消除效率 η ((B2) 新导出, 同批次参考)

角	SNR@26ns	SNR $_{\eta \approx 0}$	Δ SNR	$10^{-\Delta\text{SNR}/10}$	η	降噪倍
TT	64.10	55.22	8.88	0.1294	87.9%	8.3$\times$
FF	66.40	57.01	9.39	0.1151	89.4%	9.4 $\times$
SS	61.03	53.33	7.70	0.1698	83.9%	6.2 $\times$
SF	61.60	54.84	6.76	0.2110	79.7%	4.9 $\times$
FS	67.06	56.94	10.12	0.0973	91.2%	11.4$\times$

η 关键发现

TT 角 $\eta=87.9\%$ 满足 $>85\%$ 目标, 总噪声降低 $8.3\times$, SNR 提升 8.9 dB。 **FS 角 $\eta=91.2\%$** 全 PVT 最优 (低温 +fast-N, g_{mn} 大, 建立最充分)。 **SF 角 $\eta=79.7\%$** 全 PVT 最差 (85°C + slow-N, g_{mn} 最不足)。

5 跨批次数据验证

5.1 两批次 NF=10 $t_d=26$ ns 对比表 11: NF=10, $t_d=26.0$ ns — (B1) 旧导出 vs (B2) 新导出

指标	批次	TT	FF	SS	SF	FS
ENOB	(B1) 旧导出	10.31	10.85	9.893	9.847	10.80
	(B2) 新导出	10.31	10.66	9.794	9.868	10.79
	Δ	0	-0.19	-0.099	+0.021	-0.01
SNR (dB)	(B1) 旧导出	63.68	67.18	61.80	60.90	66.70
	(B2) 新导出	64.10	66.40	61.03	61.60	67.06
	Δ	+0.42	-0.78	-0.77	+0.70	+0.36
SFDR (dB)	(B1) 旧导出	75.80	79.68	73.14	71.68	78.86
	(B2) 新导出	76.05	76.16	72.00	72.57	76.76
	Δ	+0.25	-3.52	-1.14	+0.89	-2.10
SWITCHPOWER (μW)	(B1) 旧导出	97.20	96.21	101.3	102.1	93.06
	(B2) 新导出	110.7	111.3	114.8	117.0	106.1
	Δ	+13.5	+15.1	+13.5	+14.9	+13.0

5.2 跨批次 η 一致性表 12: η 跨批次对比 (均使用同批次参考)

Corner	η ((B1) 旧导出)	η ((B2) 新导出)	偏差
TT	86.8%	87.9%	+1.1 p.p.
FF	89.4%	89.4%	0
SS	82.5%	83.9%	+1.4 p.p.
SF	78.8%	79.7%	+0.9 p.p.
FS	90.9%	91.2%	+0.3 p.p.

跨批次关键发现

1. η 跨批次偏差 <1.4 p.p. — CAAZ 效率结论稳健, 不受批次影响
2. ENOB/SNR 跨批次偏差在正常范围 — ± 0.8 dB, 属仿真噪声波动
3. SWITCHPOWER 系统性偏高 $+14\text{--}16\ \mu\text{W}$ (+15%) — (B2) 新导出在所有角均偏高, 但 COMPOWER/数字功耗跨批次高度一致 (偏差 $<3\ \mu\text{W}$), 说明非电路实际变化, 而是 CSV 导出表达式差异
4. FF 角 SFDR 跨批次差异最大 — $79.68 \rightarrow 76.16$ (-3.52 dB), 需关注

5.3 历史批次 $t_d=26.5$ ns 参考表 13: 三批次 SNR/ t_d 综合对比 (NF=10, TT 角)

批次	t_d	SNR (dB)
历史	26.5 ns	64.40
(B1) 旧导出	26.0 ns	63.68
(B2) 新导出	26.0 ns	64.10

历史与当前批次间偏差 (-0.30 -0.72 dB) 包含了 t_d 缩短 0.5 ns 和批次系统偏差的混叠效应。26.0 ns 对三批次均表现为充分建立点, 0.5 ns 差异可忽略。


6 功耗综合分析

6.1 全条件功耗对比

表 14: 各条件下总功耗对比 (μW)

条件	批次	TT	FF	SS	SF
NF=1, $t_d=24\text{ns}$	(B1) 旧	717	714	722	772
NF=1, $t_d=26\text{ns}$	(B1) 旧	720	716	726	776
NF=10, $t_d=26\text{ns}$	(B1) 旧	720	715	725	775
NF=10, $t_d=26\text{ns}$	(B2) 新	735	733	741	791

关键观察: t_d 和 NF 变化不改变 COMPOWER/数字功耗 ($<3\ \mu\text{W}$ 偏差), 仅 (B2) 新导出的 SWITCHPOWER 出现系统性偏高。功耗以静态偏置为主, 模拟 $\sim 65\%$ /数字 $\sim 35\%$ 。

图 4: 功耗分解 (TT, $t_d=26.0\text{ ns}$, NF=1)。左: 饼图, 右: 堆叠条形图。

功耗优化方向

总功耗 720 μW (TT, NF=1): COMPOWER 364 μW (50%) $\rightarrow$ PREWOCM 299 μW (41%) $\leftarrow$ 最大优化空间; SWITCHPOWER 97 μW (14%); LOGICPOWER 149 μW (21%); SYNCPOWER 110 μW (15%)

7 SFDR 综合分析

表 15: 全条件 SFDR 对比 (dB)

Corner	NF=1, 24ns	NF=1, 26ns	NF=10 26ns ((B1) 旧)	NF=10 26ns ((B2) 新)
TT	80.94	84.01	75.80	76.05
FF	81.50	81.85	79.68	76.16
SS	77.11	83.86	73.14	72.00
SF	79.50	83.52	71.68	72.57
FS	81.13	81.50	78.86	76.76

分析:

- NF=1, $t_d=26\text{ns}$ 时 SFDR 最高 (77–84 dB), CAAZ 充分建立后谐波分量最小
- NF=10 时 SFDR 系统性下降 5–12 dB, 噪声基底抬高使低功率谐波暴露
- SS/SF (85°C) 是 SFDR 最差角 — NF=10 时仅 72 dB
- FF 角 SFDR 跨批次差异最大 (-3.52 dB), 需排查计算表达式

8 MOM 5 fF 单位电容方案

8.1 方案选择

PDK 提供 MIM 电容最小约 16-25 fF，无法满足 5 fF。采用 M4-M5 堆叠 MOM 叉指电容。

表 16: MOM 设计参数（初步）

参数	设计值
结构	M4+M5 堆叠叉指 + M2-M3 GND 屏蔽
W/S	0.28 / 0.28 μm (M5 最小规则)
L	$\approx 2.5\text{--}3.0 \mu\text{m}$ (需 PEX 标定)
指对数 N	6-8
单元尺寸	$\approx 5 \times 5 \mu\text{m}$ (含屏蔽环)

8.2 与 CAAZ 的协同效应

小电容 + CAAZ = 论文技术亮点

$C_{CDAC} = 20.5 \text{ pF}$ ($4096 \times 5 \text{ fF}$), $\sqrt{kT/C} \approx 14.2 \mu\text{V}$ ($\ll 1 \text{ LSB} = 439 \mu\text{V}$)。 C_u 越小 $\Rightarrow C_{CDAC}$ 越小 $\Rightarrow kT/C$ 越大 $\Rightarrow$ CAAZ 的 SNR 提升倍数越高。

9 风险评估与交叉检查

表 17: 综合风险评估

风险项	类别	级别	缓解措施
SWITCHPOWER 跨批次偏差 +15%	数据	高	对齐 CSV 导出 Calculator 表达式
DFF 动态节点无 keeper	电路	高	CLK1/net2/net4 加强反馈反相器
CCLK 扇出 skew	版图	高	H-tree 对称布线, skew < 20 ps
MOM 无 mismatch 模型	流片	高	test chip 上放测试结构
SF 高温角 $\eta=79.7\%$	设计	中	考虑增大 t_d 或提升预放 g_m
ST<0> 双向节点驱动冲突	电路	中	STA/瞬态仿真确认
数字串扰至预放大器	版图	中	guard ring 隔离
t_d 细粒度未扫	验证	低	26.0 ns 已充足, 可补充扫描

数据完整性交叉检查清单

已完成检查项：

1. ✓ (B1) 旧导出与 (B2) 新导出 CSV 数据完整性 — 两批次的 COM-POWER/LOGICPOWER/SYNCPower 高度一致 ($<3 \mu\text{W}$), 确认仿真核心结果可靠
2. ✓ η 公式验证 — 四角 η 均通过手工计算与公式 (3) 交叉验证
3. ✓ 功耗一致性 — NF=1 与 NF=10 的 COMPOWER 差异 $<3 \mu\text{W}$, 噪声注入不改变静态功耗
4. ✓ PVT 覆盖 — 5 角 $\times 2t_d=10$ 点全完成, 首次含 SF 角
5. ✗ SWITCHPOWER 表达式待对齐 — (B2) 新导出偏高 15%, 需在 Cadence 中确认
6. ✗ SFDR 的 FF 角跨批次 -3.52 dB — 排查计算表达式或仿真种子差异

10 结论与后续建议

10.1 性能达标汇总

表 18: 所有设计指标均已达标

指标	目标	实测 (TT)	全角范围
ENOB	$>11 \text{ bit}$	11.61 bit	11.47–11.61
SNR	$>70 \text{ dB}$	71.81 dB	70.92–71.81
SFDR	$>75 \text{ dB}$	84.01 dB	81.50–84.01
总功耗	$<1 \text{ mW}$	720 μW	659–776
CAAZ η	$>85\%$	87.9%	79.7–91.2%

10.2 关键设计决策

1. $t_d=26.0 \text{ ns}$ 是最优选择 — 高温角 SNR 提升 1.8–1.9 dB, 26.5 ns 无额外收益, 功耗不变
2. $C_{AZ}=300 \text{ fF}$ 已足够 — 500 fF 无性能提升
3. SF 角为设计瓶颈 — $\eta=79.7\%$, SFDR=72.57 dB (NF=10), 高温 +slow-N 组合限制
4. CAAZ 效率跨批次稳健 — η 偏差 $<1.4 \text{ p.p.}$, 定性结论不受批次影响

表 19: 优先行动清单

优先级	编号	事项	说明
P0	1	SWITCHPOWER 表达式对齐	跨批次 +15% 差异需在 Cadence 中确认 Calculator 定义
P0	2	DFF keeper	CLK1/net2 减弱反馈反相器，版图成本为零
P1	3	预放大器电流优化	PREWOCM 占 41%，有缩小空间
P1	4	SF 角深度分析	最差角，可增大 t_d 或提升预放 g_m
P1	5	CCLK H-tree 布局	版图中对称布线验证 skew
P2	6	PEX 反标验证	版图完成后必须进行
P2	7	低频 1/f 噪声排查	NF=1 时 N=5 比 N=61 退化 ~ 0.3 bit
P2	8	MOM PEX 标定	Calibre 提取 $\rightarrow$ 反推实际密度

10.3 后续优先行动

文档版本历史

Rev.0 (2026-05-12): 初版，NF=1 基线 + 历史 NF=10 数据

Rev.1 (2026-05-12): 新增 NF=10 (B1) 旧导出数据， $\eta=86.8\%$

Rev.2 (2026-05-13): (B2) 新导出数据，双批次交叉验证，SWITCHPOWER 偏差标注，风险评估，格式学术化