

COM_ideal V6 理想锁存比较器： 校准专用确定性 sub-LSB 阈值抖动机制分析

混合信号 IC 设计技术文档

2026 年 7 月

摘要

本文系统分析 COM_ideal V6 Verilog-A 行为级比较器模型的核心设计：**校准专用确定性 sub-LSB 阈值抖动**（deterministic sub-LSB threshold dither）。该机制在校准模式（CAL=1）下，将比较器判决阈值在一个校准 LSB 区间内按 32 个中点均匀步进扫描，使校准引擎能够在 calDAC 离散步长（4 LSB）之上获得 sub-LSB 测量分辨率；在正常转换模式（CAL=0）下抖动严格为零，保证 bypass 测试和校准后 A/B 验证的纯净性。文章推导了抖动电压公式 $V_{\text{dith},k} = V_{\text{LSB},\text{cal}} \cdot \frac{k+0.5}{N} - \frac{V_{\text{LSB},\text{cal}}}{2}$ 、时序状态机（16 edge/pair、32 level/sequence）、以及 sub-LSB 编码原理，并通过数值例子验证其自洽性。

目录

1	概述	3
2	模块接口与参数	3
2.1	端口定义	3
2.2	关键参数	4
3	状态变量与信号流	4
3.1	状态变量	4
3.2	信号流图	5
4	CAL 信号边沿处理	5
4.1	CAL 上升沿：初始化抖动序列	5
4.2	CAL 下降沿：清零抖动	6
5	抖动公式推导（核心）	6
5.1	原始公式	6
5.2	等价变形	6
5.3	32 个抖动值	7
5.4	关键性质	7
5.4.1	对称性	7

目录	2
5.4.2 零均值	8
5.4.3 均匀步进	8
6 时序机制	8
6.1 校准引擎的边沿结构	8
6.2 状态机逻辑	9
6.3 为什么 $D+/D-$ 对内保持抖动不变?	9
7 比较器判决逻辑	10
7.1 有效差分输入	10
7.2 判决规则	10
8 $CAL=0$ 时的零抖动路径	10
9 输出级设计	11
9.1 有限 R 驱动	11
9.2 transition 函数	11
9.3 差分互补输出	11
10 数值例子与 sub-LSB 编码原理	12
10.1 场景设定	12
10.2 $D+$ 方向的判决	12
10.3 $D-$ 方向的判决	12
10.4 残差恢复	12
10.5 $D+/D-$ 差分消除比较器失调	13
11 与早期版本的关键区别	13
12 工程意义与设计启示	13
12.1 确定性 vs 随机抖动	13
12.2 sub-LSB 分辨率的经济性	14
12.3 设计约束总结	14
附录 A：完整源代码	14

1 概述

COM_ideal V6 是一个理想锁存差分比较器的 Verilog-A 行为级模型，专为 12 位非二进制冗余 SAR ADC 的前景权重校准而设计。其核心创新在于：**仅在校准模式下注入确定性的 sub-LSB 阈值抖动**，从而让校准引擎能够测量小于一个 calDAC 步长的残差。

设计目标

比较器的物理功能只有一件事：判断 $V_P > V_N$ 还是 $V_P < V_N$ ，并输出差分逻辑电平。V6 的全部复杂性都集中在**校准模式下的阈值抖动注入**——这不是比较器本身的需求，而是校准引擎对 sub-LSB 分辨率的需求。

该模块的关键特性概括如下：

- **理想比较器**：零延迟（除 $T_D=20\text{ps}$ 外）、零噪声、可选失调 V_{OS} ；
- **校准专用抖动**：仅在 $CAL=1$ 时注入， $CAL=0$ 时严格为零；
- **确定性扫描**：32 个中点均匀步进，覆盖 $[-0.5, +0.5)$ 校准 LSB；
- **成对保持**：每个 $D+/D-$ 对（16 个 CLK 边沿）使用同一抖动值；
- **有限 R 驱动**：输出用 $R_{DRV}=1\Omega$ 避免刚性支路环路。

2 模块接口与参数

2.1 端口定义

模块采用固定位置参数接口，与 SAR ADC 顶层网表直接对接：

表 1: COM_ideal V6 端口定义

端口	方向	类型	说明
CLK	input	electrical	比较器时钟（锁存触发沿）
P	input	electrical	正相输入
N	input	electrical	负相输入
CAL	input	electrical	校准使能（高有效）
COMP	output	electrical	正相输出（ $P > N$ 时为高）
COMN	output	electrical	负相输出（ $P < N$ 时为高）

极性约定

$V_P > V_N \Rightarrow \text{COMP} = 1, \text{COMN} = 0$ （正相输出高）； $V_P < V_N \Rightarrow \text{COMP} = 0, \text{COMN} = 1$ 。差分输出严格互补，便于 SAR 逻辑直接锁存。

2.2 关键参数

表 2: 关键参数一览

参数	默认值	类别	说明
VHIGH	1.8	输出	输出高电平
VTH_CLK	0.9	时钟	CLK 判决阈值
VTH_CAL	0.9	校准	CAL 判决阈值
VOS	0.0	失调	输入等效失调电压
TD/TR/TF	20p/10p/10p	时序	输出延迟与转换时间
RDRV	1.0	驱动	输出驱动电阻 (Ω)
TIE_P_GT_N	0	判决	$V_P = V_N$ 时的输出极性
CAL_DITHER_ENABLE	1	抖动	校准抖动总使能
CAL_LSB_V	0.8274m	抖动	一个校准码 LSB 对应的差分电压
DITHER_LEVELS	32	抖动	抖动序列长度
DITHER_PAIR_EDGES	16	抖动	每个 D+/D- 对的 CLK 边沿数

CAL_LSB_V 的物理来源

$V_{\text{LSB,cal}} = 0.8274 \text{ mV}$ 来自 SAR ADC 的全量程设计:

$$V_{\text{LSB,cal}} = \frac{2 \times (V_{\text{REFP}} - V_{\text{REFN}})}{W_{\text{total}}} = \frac{2 \times 1.8}{4351} = 0.8274 \text{ mV} \tag{1}$$

其中 $W_{\text{total}} = 4351$ 是 14 个非二进制冗余权重之和, $2 \times 1.8 \text{ V}$ 是差分满量程。这定义了一个校准码 LSB 对应的差分电压, 即 calDAC 改变一个码时 $V_P - V_N$ 的变化量。

3 状态变量与信号流

3.1 状态变量

模块使用四个整数/实数状态变量维护抖动状态机:

表 3: 状态变量

变量	类型	功能
comp_state_i	integer	比较器输出状态 (0 或 1)
edge_in_pair_i	integer	当前 D+/D- 对内的 CLK 边沿计数 (0~15)
dither_index_i	integer	抖动序列索引 (0~31)
dither_v_i	real	当前抖动电压值
vdiff_i	real	有效差分输入 (含失调和抖动)
cal_i	integer	CAL 信号的数字采样值

3.2 信号流图

比较器的信号流如figure 1所示。




图 1: COM_ideal V6 信号流：输入差分电压减去失调和抖动后进行符号判决

4 CAL 信号边沿处理

模块对 CAL 信号的上升沿和下降沿分别处理，确保抖动状态机的生命周期与校准会话严格对齐。

4.1 CAL 上升沿：初始化抖动序列

```

1 @(cross(V(CAL) - VTH_CAL, +1)) begin
2     edge_in_pair_i = 0;
3     dither_index_i = 0;
4     dither_v_i = CAL_LSB_V *
5         ((0.5 / (1.0*DITHER_LEVELS)) - 0.5);
6 end
  
```

当 CAL 从低变高时：

1. 边沿计数器清零：edge_in_pair_i = 0;
2. 抖动索引清零：dither_index_i = 0;
3. 抖动电压初始化为第一个中点值：

$$V_{\text{dith}}^{(0)} = V_{\text{LSB,cal}} \cdot \left(\frac{0.5}{N} - \frac{1}{2} \right) = V_{\text{LSB,cal}} \cdot \frac{0.5 - N/2}{N} \quad (2)$$

其中 $N = \text{DITHER_LEVELS} = 32$ 。代入数值：

$$V_{\text{dith}}^{(0)} = 0.8274 \text{ mV} \times \left(\frac{0.5}{32} - 0.5 \right) = 0.8274 \times (-0.484375) = -0.4007 \text{ mV} \quad (3)$$

为什么用 $0.5/N$ 而不是 0 ？

这是中点法则（midpoint rule）的核心。如果第一个抖动值取 $k = 0$ 对应 $-0.5 V_{\text{LSB,cal}}$ （区间左端点），那么它只代表 $[-0.5, -0.5 + 1/N)$ 这一小段的左边界，不能代表整段的平均值。取 $k = 0$ 对应中点 $-0.5 + 0.5/N = -0.484375 V_{\text{LSB,cal}}$ ，则它代表 $[-0.5, -0.5 + 1/N)$ 这一小段

的中心，是数值积分中误差最小的取法。

4.2 CAL 下降沿：清零抖动

```
1 @ (cross(V(CAL) - VTH_CAL, -1)) begin
2     edge_in_pair_i = 0;
3     dither_index_i = 0;
4     dither_v_i = 0.0;
5 end
```

当 CAL 从高变低时，抖动立即归零。这保证了正常转换模式下比较器完全理想，没有任何随机行为污染 bypass 测试或校准后 A/B 验证。

关键设计约束

CAL=0 时抖动必须严格为零。如果残留任何抖动，校准后 A/B 测试（校准权重 vs 标称权重对比）将无法反映权重的真实改善，因为抖动本身会引入额外的码值分散。

5 抖动公式推导（核心）

5.1 原始公式

在每个 D+/D- 对的开始（`edge_in_pair_i == 0`），抖动电压按以下公式更新：

$$V_{\text{dith},k} = V_{\text{LSB},\text{cal}} \cdot \left(\frac{k + 0.5}{N} - \frac{1}{2} \right), \quad k = 0, 1, \dots, N - 1 \quad (4)$$

其中：

- $k = \text{dither_index_i}$ （当前抖动索引， $0 \sim 31$ ）；
- $N = \text{DITHER_LEVELS} = 32$ ；
- $V_{\text{LSB},\text{cal}} = \text{CAL_LSB_V} = 0.8274 \text{ mV}$ 。

5.2 等价变形

公式 equation (4) 可展开为多种等价形式，便于理解其几何意义：

$$V_{\text{dith},k} = V_{\text{LSB},\text{cal}} \cdot \frac{k + 0.5 - N/2}{N} \quad (5)$$

$$= V_{\text{LSB},\text{cal}} \cdot \frac{k - (N - 1)/2}{N} \quad (6)$$

$$= V_{\text{LSB},\text{cal}} \cdot \frac{2k + 1 - N}{2N} \quad (7)$$

三种等价视角

- **equation (5):** $V_{\text{dith},k}$ 是 $V_{\text{LSB,cal}} \cdot (k + 0.5)/N$ 减去 $V_{\text{LSB,cal}}/2$ ，即将 $[0, V_{\text{LSB,cal}})$ 的均匀网格平移到 $[-V_{\text{LSB,cal}}/2, +V_{\text{LSB,cal}}/2)$ ；
- **equation (6):** $V_{\text{dith},k}$ 是以 $V_{\text{LSB,cal}} \cdot (N - 1)/(2N) \approx V_{\text{LSB,cal}}/2$ 为中心、步长 $V_{\text{LSB,cal}}/N$ 的对称序列，偏移量 $(N - 1)/2$ 确保正负对称；
- **equation (7):** 分子 $2k + 1 - N$ 是奇数序列（ k 取整数时），保证 $V_{\text{dith},k}$ 永不为零（避免退化）。

5.3 32 个抖动值

代入 $N = 32$ 、 $V_{\text{LSB,cal}} = 0.8274 \text{ mV}$ ，计算全部 32 个抖动值如table 4所示。

表 4: 32 个抖动电压值（ $N = 32$, $V_{\text{LSB,cal}} = 0.8274 \text{ mV}$ ）

k	$V_{\text{dith},k}/V_{\text{LSB,cal}}$	$V_{\text{dith},k} \text{ (mV)}$	k	$V_{\text{dith},k}/V_{\text{LSB,cal}}$	$V_{\text{dith},k} \text{ (mV)}$
0	-0.484375	-0.4007	16	+0.015625	+0.0129
1	-0.453125	-0.3749	17	+0.046875	+0.0388
2	-0.421875	-0.3491	18	+0.078125	+0.0646
3	-0.390625	-0.3232	19	+0.109375	+0.0905
4	-0.359375	-0.2974	20	+0.140625	+0.1163
5	-0.328125	-0.2716	21	+0.171875	+0.1421
6	-0.296875	-0.2457	22	+0.203125	+0.1680
7	-0.265625	-0.2199	23	+0.234375	+0.1938
8	-0.234375	-0.1941	24	+0.265625	+0.2196
9	-0.203125	-0.1682	25	+0.296875	+0.2454
10	-0.171875	-0.1424	26	+0.328125	+0.2713
11	-0.140625	-0.1166	27	+0.359375	+0.2971
12	-0.109375	-0.0907	28	+0.390625	+0.3229
13	-0.078125	-0.0646	29	+0.421875	+0.3488
14	-0.046875	-0.0388	30	+0.453125	+0.3746
15	-0.015625	-0.0129	31	+0.484375	+0.4007

5.4 关键性质

5.4.1 对称性

序列关于零点近似对称：

$$V_{\text{dith},k} + V_{\text{dith},N-1-k} = V_{\text{LSB,cal}} \cdot \left(\frac{k + 0.5}{N} - \frac{1}{2} + \frac{N - 1 - k + 0.5}{N} - \frac{1}{2} \right) = V_{\text{LSB,cal}} \cdot \frac{N}{N} - V_{\text{LSB,cal}} = 0 \quad (8)$$

即 $V_{\text{dith},k} = -V_{\text{dith},N-1-k}$ ，完美反对称。

5.4.2 零均值

$$\frac{1}{N} \sum_{k=0}^{N-1} V_{\text{dith},k} = \frac{V_{\text{LSB},\text{cal}}}{N} \sum_{k=0}^{N-1} \left(\frac{k+0.5}{N} - 0.5 \right) = V_{\text{LSB},\text{cal}} \left(\frac{N-1+1}{2N} - 0.5 \right) = 0 \quad (9)$$

所有 32 个抖动值的算术平均严格为零。这意味着抖动不会引入系统偏置。

5.4.3 均匀步进

相邻抖动值之差恒定：

$$V_{\text{dith},k+1} - V_{\text{dith},k} = \frac{V_{\text{LSB},\text{cal}}}{N} = \frac{0.8274 \text{ mV}}{32} = 25.86 \mu\text{V} \quad (10)$$

这是校准引擎的 **sub-LSB** 分辨率： $V_{\text{LSB},\text{cal}}/N = 25.86 \mu\text{V}$ ，相当于 $25.86/827.4 = 1/32$ 校准 LSB，或约 $1/128$ ADC LSB。

中点法则的数值积分意义

中点法则（midpoint rule）是数值积分中误差最小的等距取样方式。对于一个 bin $[a, a+h)$ ，取中点 $a+h/2$ 的函数值作为该 bin 的代表，其积分误差为 $O(h^3)$ ，优于左端点/右端点取样的 $O(h^2)$ 。V6 采用 $k+0.5$ 而非 k ，正是利用中点法则使 32 次测量的平均值最大程度逼近真实期望，消除一阶量化误差。

6 时序机制

6.1 校准引擎的边沿结构

校准引擎对每个目标权重的测量由一系列 D+/D- 对组成，每对的时序如figure 2所示。




图 2: D+/D- 对的时序结构：16 个 CLK 上升沿构成一对，抖动电压在整个对内保持不变

6.2 状态机逻辑

CLK 上升沿触发的状态机如algorithm 1所示。

Algorithm 1 CLK 上升沿抖动状态机

输入: CAL, CAL_DITHER_ENABLE, DITHER_LEVELS, DITHER_PAIR_EDGES

输出: dither_v_i, comp_state_i

```

1: 若 cal_i ≠ 0 且 CAL_DITHER_ENABLE ≠ 0 则
2:   若 edge_in_pair_i == 0 则
3:     若 dither_index_i ≥ DITHER_LEVELS 则
4:       dither_index_i ← 0                                ▷ 循环回绕
5:     结束 若
6:      $V_{\text{dith}} \leftarrow V_{\text{LSB,cal}} \cdot \left( \frac{\text{dither\_index\_i} + 0.5}{N} - 0.5 \right)$           ▷ 更新抖动
7:     dither_index_i ← dither_index_i + 1
8:   结束 若
9:   edge_in_pair_i ← edge_in_pair_i + 1
10:  若 edge_in_pair_i ≥ DITHER_PAIR_EDGES 则
11:    edge_in_pair_i ← 0                                    ▷ 对结束
12:  结束 若
13: 否则
14:     $V_{\text{dith}} \leftarrow 0$                                 ▷ 正常模式: 零抖动
15:    edge_in_pair_i ← 0
16:  结束 若
17:  $v_{\text{diff}} \leftarrow V(P, N) - V_{\text{OS}} - V_{\text{dith}}$ 
18:  $\text{comp\_state\_i} \leftarrow \begin{cases} 1 & v_{\text{diff}} > 0 \\ 0 & v_{\text{diff}} < 0 \\ \text{TIE\_P\_GT\_N} & v_{\text{diff}} = 0 \end{cases}$ 

```

抖动更新时机

抖动仅在每对的第一个边沿 (edge_in_pair_i == 0) 更新。这意味着 D+ 的 8 次判决和 D- 的 8 次判决使用同一个抖动电压。这是设计上的关键选择: 保证 D+ 和 D- 在相同阈值条件下测量, 使 $R \approx D_+ - D_-$ 的残差公式有效。

6.3 为什么 D+/D- 对内保持抖动不变?

校准引擎通过 D+/D- 差分测量消除比较器固定失调。如果 D+ 和 D- 使用不同的抖动电压, 则:

$$R = D_+ - D_- = (R_{\text{true}} + V_{\text{dith}}^{(+)} - (R_{\text{true}} + V_{\text{dith}}^{(-)} = V_{\text{dith}}^{(+)} - V_{\text{dith}}^{(-)} \quad (11)$$

残差将包含抖动差值, 而非目标残差。因此抖动必须在 D+/D- 对内保持不变, 才能让差分测量正确抵消抖动偏置。

7 比较器判决逻辑

7.1 有效差分输入

比较器的判决基于有效差分输入：

$$v_{\text{diff}} = V(P, N) - V_{\text{OS}} - V_{\text{dith}} \quad (12)$$

其中：

- $V(P, N) = V_P - V_N$ ：物理差分输入；
- V_{OS} ：输入等效失调（默认 0）；
- V_{dith} ：当前抖动电压（校准模式下非零，正常模式下为零）。

7.2 判决规则

$$\text{comp_state_i} = \begin{cases} 1 & \text{若 } v_{\text{diff}} > 0 \\ 0 & \text{若 } v_{\text{diff}} < 0 \\ \text{TIE_P_GT_N} & \text{若 } v_{\text{diff}} = 0 \end{cases} \quad (13)$$

$v_{\text{diff}} = 0$ 的精确平衡情况由 TIE_P_GT_N 参数决定（默认 0，即判负）。这避免了仿真中的不确定行为。

抖动等效于阈值偏移

从 equation (12) 看， V_{dith} 是从输入中减去的，等价于将比较器判决阈值从 V_{OS} 移动到 $V_{\text{OS}} + V_{\text{dith}}$ 。当 $V_{\text{dith}} > 0$ 时，需要更大的 $V_P - V_N$ 才能触发 $\text{COMP}=1$ ，即比较器变“迟钝”；当 $V_{\text{dith}} < 0$ 时，比较器变“灵敏”。这正是“阈值抖动”的物理含义。

8 CAL=0 时的零抖动路径

当 $\text{cal_i} == 0$ （正常转换模式）时，状态机进入 else 分支：

```
1 end else begin
2     dither_v_i = 0.0;
3     edge_in_pair_i = 0;
4 end
```

抖动电压被强制清零，边沿计数器也复位。这保证了：

1. **Bypass 测试有效**：比较器在正常模式下完全理想，可用于验证 SAR 逻辑和 CDAC 的固有性能；
2. **校准后 A/B 测试有效**：用校准权重解码 vs 用标称权重解码的对比，只反映权重的改善，不受抖动污染；

3. 从 CAL 模式切换到正常模式的过渡干净：只要 CAL 下降沿到来，抖动立即归零，没有残留状态。

设计约束

如果 CAL=0 时残留任何抖动（例如忘记在 else 分支清零），校准后 A/B 测试的 SNDR 对比将失去意义，因为抖动本身会引入 1-2 LSB 的码值分散。V6 通过显式的 `dither_v_i = 0.0` 和 `edge_in_pair_i = 0` 两条语句杜绝了这一风险。

9 输出级设计

9.1 有限 R 驱动

```
1 I(COMP) <+ (V(COMP) - VHIGH * transition(comp_state_i, TD, TR, TF)) / RDRV;
2 I(COMN) <+ (V(COMN) - VHIGH * transition(1-comp_state_i, TD, TR, TF)) / RDRV;
```

输出级采用有限电阻电压源模型，而非理想电压源。这是为了避免 Verilog-A 仿真中的刚性支路环路（rigid-branch loop）问题。

刚性支路环路

如果两个理想电压源直接并联（例如比较器输出驱动下一级逻辑的输入电容），Verilog-A 求解器会遇到 0Ω 环路，导致 Newton-Raphson 迭代不收敛。引入 $RDRV=1\Omega$ 串联电阻后，环路电阻为有限值，保证收敛性。代价是输出高电平在驱动重负载时会略有跌落，但对于驱动数字逻辑输入（高阻）而言影响可忽略。

9.2 transition 函数

`transition(comp_state_i, TD, TR, TF)` 将离散状态 `comp_state_i`（0 或 1）转换为连续电压波形：

- TD=20ps：传输延迟；
- TR=10ps：上升时间；
- TF=10ps：下降时间。

这使输出波形具有有限的边沿斜率，更接近真实比较器的行为，也便于仿真器处理。

9.3 差分互补输出

COMP 和 COMN 严格互补：

$$V_{\text{COMP}} = V_{\text{HIGH}} \cdot s, \quad V_{\text{COMN}} = V_{\text{HIGH}} \cdot (1 - s) \quad (14)$$

其中 $s = \text{comp_state_i} \in \{0, 1\}$ 。这保证了在任何时刻 $V_{\text{COMP}} + V_{\text{COMN}} = V_{\text{HIGH}}$ ，即共模电平恒定为 $V_{\text{HIGH}}/2 = 0.9\text{V}$ 。

10 数值例子与 sub-LSB 编码原理

10.1 场景设定

假设目标权重残差 $R_{\text{true}} = 0.3 V_{\text{LSB,cal}}$ (即 0.3 个校准 LSB, 小于 calDAC 的 4 LSB 步长)。校准引擎对 32 个 D+/D- 对进行测量, 每对使用不同的抖动值。

10.2 D+ 方向的判决

在 D+ 方向, calDAC 设置为使差分输入比参考墙高 R_{true} 。有效差分输入为:

$$v_{\text{diff},k} = R_{\text{true}} - V_{\text{dith},k} = 0.3 V_{\text{LSB,cal}} - V_{\text{dith},k} \quad (15)$$

比较器输出 1 当且仅当 $v_{\text{diff},k} > 0$, 即 $V_{\text{dith},k} < 0.3 V_{\text{LSB,cal}}$ 。

从table 4查表, $V_{\text{dith},k} < 0.3 V_{\text{LSB,cal}}$ 的 k 值为 0 ~ 24 (共 25 个), $V_{\text{dith},k} \geq 0.3 V_{\text{LSB,cal}}$ 的 k 值为 25 ~ 31 (共 7 个)。

$$D_+ = \frac{\text{判决为 1 的次数}}{N} = \frac{25}{32} = 0.78125 \quad (16)$$

10.3 D- 方向的判决

在 D- 方向, calDAC 设置为使差分输入比参考墙低 R_{true} (符号反转)。有效差分输入为:

$$v_{\text{diff},k} = -R_{\text{true}} - V_{\text{dith},k} = -0.3 V_{\text{LSB,cal}} - V_{\text{dith},k} \quad (17)$$

比较器输出 1 当且仅当 $v_{\text{diff},k} > 0$, 即 $V_{\text{dith},k} < -0.3 V_{\text{LSB,cal}}$ 。

从table 4查表, $V_{\text{dith},k} < -0.3 V_{\text{LSB,cal}}$ 的 k 值为 0 ~ 3 (共 4 个)。

$$D_- = \frac{4}{32} = 0.125 \quad (18)$$

10.4 残差恢复

$$R = D_+ - D_- = 0.78125 - 0.125 = 0.65625 \quad (19)$$

恢复值 $R = 0.65625$ 对应 $0.65625/2 = 0.328 V_{\text{LSB,cal}}$ (注意 D+/D- 差分使残差被放大 2 倍), 与真实值 $0.3 V_{\text{LSB,cal}}$ 的误差为 $0.028 V_{\text{LSB,cal}} \approx 1/36 V_{\text{LSB,cal}}$, 即约 1 LSB/32 的量化精度。

sub-LSB 编码原理

抖动扫描将连续残差 $R_{\text{true}} \in [-0.5, +0.5) V_{\text{LSB,cal}}$ 映射为离散计数 $D_+ \in [0, N]/N$ 。计数 D_+ 是 R_{true} 的单调函数, 其斜率为 $1/V_{\text{LSB,cal}}$ (每改变 $1 V_{\text{LSB,cal}}$, D_+ 变化 1)。因此 $N = 32$ 次测量给出了 $V_{\text{LSB,cal}}/32 \approx 25.86 \mu\text{V}$ 的有效分辨率, 远小于 calDAC 的 4 LSB 步长。

10.5 D+/D- 差分消除比较器失调

如果比较器存在固定失调 V_{OS} ，则：

$$v_{diff,k}^{(+)} = R_{true} - V_{OS} - V_{dith,k}, \quad v_{diff,k}^{(-)} = -R_{true} - V_{OS} - V_{dith,k} \quad (20)$$

对应的判决计数为：

$$D_+ = \Pr[V_{dith} < R_{true} - V_{OS}], \quad D_- = \Pr[V_{dith} < -R_{true} - V_{OS}] \quad (21)$$

由于抖动序列零均值， V_{OS} 在两个方向上产生相同的偏移。因此：

$$R = D_+ - D_- \approx \frac{R_{true} - V_{OS}}{V_{LSB,cal}} - \frac{-R_{true} - V_{OS}}{V_{LSB,cal}} = \frac{2R_{true}}{V_{LSB,cal}} \quad (22)$$

V_{OS} 在差分中被精确消除。这是 D+/D- 双向测量的核心价值。

11 与早期版本的关键区别

表 5: V6 与早期版本的关键区别

特性	早期版本（推测）	V6
抖动类型	随机噪声/伪随机	确定性中点均匀
抖动范围	可能不对称	$[-0.5, +0.5) V_{LSB,cal}$ 严格对称
D+/D- 对内抖动	可能变化	严格保持不变
CAL=0 时抖动	可能有残留	严格为零
抖动更新时机	每次 CLK 边沿	每对第一个边沿
量化误差消除	一阶残留	中点法则消除一阶项

12 工程意义与设计启示

12.1 确定性 vs 随机抖动

V6 选择确定性抖动而非伪随机噪声，有三个关键优势：

1. **可重复性**：每次校准的抖动序列完全相同，仿真结果可复现，便于调试；
2. **消除一阶量化误差**：中点法则保证 32 次测量的平均值精确等于真实期望（零偏置），而随机抖动需要足够多的样本才能收敛；
3. **覆盖完整性**：32 个抖动值精确覆盖 $[-0.5, +0.5) V_{LSB,cal}$ 的全部区间，无遗漏。

12.2 sub-LSB 分辨率的经济性

为什么不在 calDAC 上直接实现更小步长？

calDAC 的步长受限于物理电容的单位尺寸和开关寄生。将 calDAC 步长从 4 LSB 减小到 $4/32 = 0.125$ LSB 需要将 calDAC 电容阵列扩大 32 倍，这在面积和寄生上不可接受。V6 的抖动方案用时间换精度：32 次测量换取 32 倍分辨率提升，无需增加任何电容面积。

12.3 设计约束总结

V6 的三个关键设计约束

1. D+/D- 对内抖动必须不变：否则差分测量无法消除抖动偏置；
2. CAL=0 时抖动必须为零：否则正常转换和 A/B 测试被污染；
3. 抖动序列必须零均值：否则引入系统偏置，使权重估计有偏。

附录 A：完整源代码

```

1 module COM_ideal (CLK, COMN, COMP, N, P, CAL);
2     input CLK, N, P, CAL;
3     output COMN, COMP;
4
5     electrical CLK, COMN, COMP, N, P, CAL;
6
7     parameter real VHIGH = 1.8 from (0.0:inf);
8     parameter real VTH_CLK = 0.9 from (0.0:inf);
9     parameter real VTH_CAL = 0.9 from (0.0:inf);
10    parameter real VOS = 0.0;
11    parameter real TD = 20p from [0.0:inf];
12    parameter real TR = 10p from (0.0:inf);
13    parameter real TF = 10p from (0.0:inf);
14    parameter real RDRV = 1.0 from (0.0:inf);
15    parameter integer TIE_P_GT_N = 0 from [0:1];
16
17    parameter integer CAL_DITHER_ENABLE = 1 from [0:1];
18    parameter real CAL_LSB_V = 0.8274m from (0.0:inf);
19    parameter integer DITHER_LEVELS = 32 from [2:256];
20    parameter integer DITHER_PAIR_EDGES = 16 from [1:64];
21
22    integer comp_state_i;
23    integer edge_in_pair_i;
24    integer dither_index_i;
25    integer cal_i;
26
27    real vdiff_i;
28    real dither_v_i;
29
30    analog begin
31        cal_i = (V(CAL) > VTH_CAL) ? 1 : 0;
32
33        @(initial_step) begin
34            comp_state_i = 0;

```

```

35     edge_in_pair_i = 0;
36     dither_index_i = 0;
37     dither_v_i = 0.0;
38 end
39
40 @(cross(V(CAL) - VTH_CAL, +1)) begin
41     edge_in_pair_i = 0;
42     dither_index_i = 0;
43     dither_v_i = CAL_LSB_V *
44         ((0.5 / (1.0*DITHER_LEVELS)) - 0.5);
45 end
46
47 @(cross(V(CAL) - VTH_CAL, -1)) begin
48     edge_in_pair_i = 0;
49     dither_index_i = 0;
50     dither_v_i = 0.0;
51 end
52
53 @(cross(V(CLK) - VTH_CLK, +1)) begin
54     if ((cal_i != 0) && (CAL_DITHER_ENABLE != 0)) begin
55         if (edge_in_pair_i == 0) begin
56             if (dither_index_i >= DITHER_LEVELS)
57                 dither_index_i = 0;
58                 dither_v_i = CAL_LSB_V *
59                     (((1.0*dither_index_i + 0.5) /
60                     (1.0*DITHER_LEVELS)) - 0.5);
61                 dither_index_i = dither_index_i + 1;
62             end
63             edge_in_pair_i = edge_in_pair_i + 1;
64             if (edge_in_pair_i >= DITHER_PAIR_EDGES)
65                 edge_in_pair_i = 0;
66             end else begin
67                 dither_v_i = 0.0;
68                 edge_in_pair_i = 0;
69             end
70
71             vdiff_i = V(P, N) - VOS - dither_v_i;
72             if (vdiff_i > 0.0)
73                 comp_state_i = 1;
74             else if (vdiff_i < 0.0)
75                 comp_state_i = 0;
76             else
77                 comp_state_i = TIE_P_GT_N;
78             end
79
80             I(COMP) <+ (V(COMP) -
81                 VHIGH * transition(comp_state_i, TD, TR, TF)) / RDRV;
82             I(COMN) <+ (V(COMN) -
83                 VHIGH * transition(1-comp_state_i, TD, TR, TF)) / RDRV;
84         end
85     endmodule

```