

专利技术交底书

技术问题联系人： 所属技术领域：模拟集成电路
发明人： 所属部门： 联系人电话： 电子邮箱：

2026 年 7 月

目录

1 发明的名称	3
2 所属技术领域	3
3 背景技术及其缺陷	3
3.1 现有技术	3
3.2 最接近的现有技术	3
3.3 现有技术的技术内容	3
3.4 现有技术的问题和缺点	4
4 发明目的	4
5 发明内容	4
6 有益效果	6
7 最佳实施方式	6
7.1 实施例一：12 位非二进制冗余 SAR ADC	6
7.2 实施例二：可变抖动级数	7
7.3 实施例三：14 位 SAR ADC	7
8 附图及附图说明	7
9 权利要求书	9

1 发明的名称

（后期与代理人确定）

一种基于阈值抖动的 SAR ADC 电容权重校准方法及装置

2 所属技术领域

本发明属于模拟/混合信号集成电路设计技术领域，具体涉及逐次逼近型模数转换器（SAR ADC）的电容失配校准技术，应用于 12 位及以上精度 SAR ADC 产品中高位电容等效权重的上电前景测量与数字修正。

3 背景技术及其缺陷

3.1 现有技术

高分辨率 SAR ADC 的线性度受电容 DAC（CDAC）中单位电容失配的限制。根据 Pelgrom 律，电容失配标准差 $\sigma(\Delta C/C)$ 与电容面积平方根成反比，增大单位电容面积可降低失配，但会增加 CDAC 面积、功耗和采样网络 kT/C 噪声，在高速场景下不可接受。

为缓解电容失配，现有技术主要包括以下方案：

- （1）增大单位电容面积。通过增大电容面积降低失配，但面积、功耗和噪声代价大。
- （2）动态元件匹配（DEM）。通过随机或轮换使用 MSB 电容，将静态失配转化为随机噪声。该方案会增加带内噪声，降低信噪比（SNR），且需要额外的随机数发生器和控制逻辑。
- （3）背景数字校准。在 ADC 正常工作期间利用冗余位或辅助电路在线估计电容权重。该方案不中断正常转换，但数字逻辑复杂，收敛时间长，且校准精度受噪声限制。
- （4）前景数字校准。在上电或空闲阶段测量高位电容的真实权重，校准完成后切回正常转换模式。该方案测量条件可控、精度高，但需中断正常转换。

3.2 最接近的现有技术

最接近的现有技术为基于 $D+/D-$ 双向测量的前景权重校准方案。参见专利文献：US 2022/0362658 A1, "SAR ADC with Foreground Calibration", 公开日期 2022 年 11 月 10 日，申请人 Analog Devices Inc.。该专利公开了一种利用低位冗余电容组成 offset-binary 校准 DAC（calDAC），对高位电容进行正反双向测量，通过残差 $R \approx D_+ - D_-$ 恢复权重的方法。

另参见非专利文献：X. Zhu et al., "A 14-bit 4-channel SAR ADC with digital foreground calibration," in Proc. IEEE Asian Solid-State Circuits Conf. (A-SSCC), Nov. 2022, pp. 21–24. 该文献描述了类似的 $D+/D-$ 差分测量方案。

3.3 现有技术的技术内容

上述最接近现有技术的技术内容如下：

calDAC 由低位冗余电容组成，本设计中 calDAC 权重为 [48, 32, 20, 12, 8, 4, 2]，最小步长为 2 LSB，实际可达分辨率为 4 LSB。校准时，calDAC 设置为中心码 64，对应差分电压

$V_{\text{cal}} = 126 - 2S$ (S 为 calDAC 码值)。对每个目标权重, 分别在 $D+$ 方向 (差分输入高于参考墙) 和 $D-$ 方向 (差分输入低于参考墙) 进行测量, 记录两个方向的 SAR 判决码 D_+ 和 D_- , 残差 $R \approx D_+ - D_-$ 。

3.4 现有技术的问题和缺点

上述现有技术存在以下问题和缺点:

(1) calDAC 离散步长限制测量分辨率。calDAC 由有限个低位电容组成, 其最小步长为整数个 ADC LSB。当目标电容的真实权重与标称值之差小于一个 calDAC 步长时 (例如本设计中 calDAC 步长为 4 LSB, 残差在 $[-4, +4]$ LSB 范围内), $D+/D-$ 测量无法分辨该残差, 形成测量盲区。原因在于 calDAC 的物理步长由电容面积和工艺决定, 无法无限减小。

(2) 比较器固定失调引入系统偏置。实际比较器存在输入等效失调电压 V_{OS} , 该失调叠加在 $D+/D-$ 测量结果上。现有技术虽采用双向测量试图抵消失调, 但当失调随温度漂移时, 正反向平均无法完全消除。

(3) 随机噪声需大量平均。为克服比较器噪声和量化噪声, 现有技术对每个 $D+/D-$ 测量进行多次平均。随机噪声的收敛速度为 $1/\sqrt{N}$, 达到 0.1 LSB 精度需上百次平均, 校准时间过长。原因在于随机噪声的方差随样本数线性减小, 收敛慢。

(4) 校准模式与正常模式切换存在残留。部分方案在从校准模式切换到正常转换模式时, 校准电路的残留状态 (如阈值偏移寄存器) 会影响正常转换的线性度。

4 发明目的

本发明针对现有技术中 calDAC 离散步长限制测量分辨率、比较器固定失调引入偏置、随机噪声收敛慢、校准/正常模式切换残留等问题, 提供一种基于阈值抖动的 SAR ADC 电容权重校准方法及装置, 要解决的技术问题包括:

(1) 在不增加 calDAC 电容面积的前提下, 将权重测量分辨率从 calDAC 步长提升至 calDAC 步长的 $1/N$;

(2) 消除比较器固定失调对权重估计的影响;

(3) 缩短校准收敛时间;

(4) 保证校准模式与正常转换模式切换无残留。

5 发明内容

本发明通过在校准器判决阈值上注入确定性抖动电压, 结合 $D+/D-$ 双向差分测量, 实现高位电容权重的精确恢复。本发明的技术方案包括以下步骤:

步骤 1: 在 SAR ADC 上电或空闲阶段, 校准使能信号 CAL 从低电平变为高电平, 比较器进入校准模式。比较器内部的抖动状态机初始化: 抖动索引 k 清零, 边沿计数器清零, 抖动电压 V_{dith} 设置为第一个中点值。

该步骤的作用是启动校准流程并初始化抖动序列。

步骤 2: 比较器在每个 $D+/D-$ 测量对的第一个 CLK 上升沿更新抖动电压, 抖动值按以下公式计算:

$$V_{\text{dith},k} = V_{\text{LSB,cal}} \cdot \left(\frac{k+0.5}{N} - 0.5 \right), \quad k = 0, 1, \dots, N-1 \quad (1)$$

其中 N 为抖动级数（本实施例 $N = 32$ ）， $V_{\text{LSB,cal}}$ 为一个校准码 LSB 对应的差分电压， k 为抖动序列索引。抖动电压在整个 D+/D- 测量对内（包含 16 个 CLK 上升沿，D+ 方向 8 次、D- 方向 8 次）保持不变。

该步骤的作用是将比较器判决阈值在 $[-0.5, +0.5) V_{\text{LSB,cal}}$ 区间内按 N 个等间距中点均匀扫描，使 N 次测量的平均值严格等于真实期望，消除一阶量化误差。抖动步进为 $V_{\text{LSB,cal}}/N$ ，提供 $1/N$ 校准 LSB 的有效分辨率。D+/D- 对内保持抖动不变，保证两个方向在相同阈值条件下测量，使差分测量有效。

步骤 3：对每个目标权重，在抖动序列的每一级执行 D+/D- 双向测量：

步骤 3.1：calDAC 设置为参考墙码值，使差分输入高于参考墙 R_{true} ，执行 D+ 方向 8 次 CLK 判决，记录判决码；

步骤 3.2：calDAC 设置为目标权重码值，使差分输入低于参考墙 R_{true} ，执行 D- 方向 8 次 CLK 判决，记录判决码；

步骤 3.3：抖动索引 k 加 1，更新抖动电压，重复步骤 3.1 和 3.2，直到 N 级抖动全部完成。

该步骤的作用是通过双向测量获取残差信息。D+ 和 D- 方向使用相同抖动电压，使得比较器固定失调 V_{OS} 在两个方向上产生相同的偏移，在后续差分计算中被消除。

步骤 4：根据 D+/D- 测量结果计算残差并恢复目标权重：

$$R = \frac{1}{N} \sum_{k=0}^{N-1} \left(D_+^{(k)} - D_-^{(k)} \right) \approx \frac{2R_{\text{true}}}{V_{\text{LSB,cal}}} \quad (2)$$

权重恢复采用从低位到高位递归顺序：

$$\widehat{W}_2 = W_{\text{wall}} + R_2 \quad (3)$$

$$\widehat{W}_1 = (\widehat{W}_2 - W_3) + R_1 \quad (4)$$

$$\widehat{W}_0 = (\widehat{W}_1 - W_4) + R_0 \quad (5)$$

其中 $W_{\text{wall}} = W_3 + W_4$ 为参考墙（未校准的低位权重之和）， R_i 为各目标权重的测量残差。校准后的权重以 Q 格式定点数存储（ $Q = 2^{N_F}$ ， $N_F = 6$ ）。

该步骤的作用是利用已校准的低位结果作为下一步测量的参考，避免误差累积。D+/D- 差分计算消除比较器固定失调 V_{OS} ，无需额外测量或校准失调本身。

步骤 5：校准使能信号 CAL 从高电平变为低电平，比较器进入正常转换模式。抖动电压强制归零，边沿计数器复位。此后每个 CLK 上升沿，抖动保持为零。

该步骤的作用是保证正常转换模式下比较器完全理想，无任何抖动残留，使校准后 A/B 验证结果可靠。

步骤 6：正常转换时，14 个原始判决 $r_0, r_1, \dots, r_{13}$ 使用校准后的 Q 格式权重进行加权求和，减去冗余中心偏移后截断为 12 位输出：

$$D_{\text{out}} = \text{clip}_{[0,4095]} \left(\text{round} \left(\frac{\sum_{i=0}^{13} r_i \cdot w_i - 128 \cdot Q}{Q} \right) \right) \quad (6)$$

该步骤的作用是将 14 个冗余判决精确映射为标准 12 位输出，输出线性度由校准权重精度决定。

可选步骤：在步骤 2 中，抖动级数 N 可根据精度需求调整。当 $N = 64$ 时，有效分辨率为 $V_{\text{LSB,cal}}/64$ ，但校准时间加倍；当 $N = 16$ 时，有效分辨率为 $V_{\text{LSB,cal}}/16$ ，校准时间减半。步骤 4 中的递归顺序也可以从 W_0 (MSB) 开始向下递归，但需要额外的参考墙校准。

装置方面：本发明的装置包括非二进制冗余 CDAC、比较器、SAR 逻辑、校准解码控制器和底板开关驱动器。比较器包含抖动注入模块，由 CAL 信号控制。校准解码控制器包含抖动状态机、Q 格式权重存储器 and 加权解码器。各部件的连接关系为：CDAC 的差分输出连接到比较器的 P 和 N 输入端；比较器的 COMP 和 COMN 输出连接到 SAR 逻辑；SAR 逻辑的 14 位判决输出连接到校准解码控制器；校准解码控制器的底板开关信号连接到 CDAC；校准解码控制器的 12 位输出作为 ADC 最终输出。

6 有益效果

本发明与最接近的现有技术（基于 D+/D- 双向测量的前景校准，无抖动注入）相比，具有以下有益效果：

(1) 测量分辨率提升 N 倍。现有技术中 calDAC 步长为 4 LSB，存在 $[-4, +4]$ LSB 的测量盲区。本发明通过 32 级抖动扫描，将有效测量分辨率提升至 $4/32 = 0.125$ LSB。原因是抖动扫描将连续残差映射为离散计数，计数斜率为 $1/V_{\text{LSB,cal}}$ ， N 次测量给出 $V_{\text{LSB,cal}}/N$ 的有效分辨率。

(2) 比较器固定失调精确消除。现有技术中失调 V_{OS} 在正反向平均中只能部分消除。本发明通过 D+/D- 差分计算 $R = D_+ - D_-$ ，由于抖动序列零均值， V_{OS} 在两个方向上产生相同的偏移，在差分中被数学消除。原因是 V_{OS} 对 D_+ 和 D_- 的贡献相同，相减后为零。

(3) 收敛速度提升 3 倍以上。现有技术采用随机噪声抖动，收敛速度为 $1/\sqrt{N}$ ，达到 0.1 LSB 精度需约 100 次平均。本发明采用确定性中点均匀抖动，32 次测量后覆盖完整的 $[-0.5, +0.5] V_{\text{LSB,cal}}$ 区间，达到 0.125 LSB 精度。原因是中点法则消除一阶量化误差，不存在随机方差问题。

(4) 校准/正常模式无残留。现有技术中部分方案在模式切换时存在残留状态。本发明通过 CAL 下降沿触发动抖归零和计数器复位，保证正常转换模式下抖动严格为零。原因是状态机由 CAL 边沿驱动，切换时序确定。

(5) 不增加电容面积。现有技术中增大电容面积的方案在面积、功耗和速度上代价大。本发明的抖动方案用时间换精度， N 次测量换取 N 倍分辨率提升，不增加任何 calDAC 电容面积。

7 最佳实施方式

7.1 实施例一：12 位非二进制冗余 SAR ADC

本实施例针对一个 12 位差分 SAR ADC，采用 14 个非二进制冗余电容权重，标称权重为：

$$\mathbf{W} = [2048, 1024, 512, 256, 256, 128, 48, 32, 20, 12, 8, 4, 2, 1] \quad (7)$$

总权重 $W_{\text{total}} = 4351$, 冗余 $W_{\text{red}} = 256$ LSB, 对称冗余中心偏移 $O_{\text{red}} = 128$ LSB。差分满量程为 $2 \times 1.8 \text{ V} = 3.6 \text{ V}$, 校准 LSB 电压 $V_{\text{LSB,cal}} = 3.6/4351 = 0.8274 \text{ mV}$ 。

CDAC 结构: CDAC 采用差分结构, 正相 (P) 和负相 (N) 各有一组 14 个电容。电容 C_i 的物理值与权重 W_i 成正比, $C_i = W_i \cdot C_{\text{unit}}$, 其中 $C_{\text{unit}} = 10 \text{ fF}$ 。

calDAC 配置: 校准 DAC 由低位电容 $[C_6, C_7, C_8, C_9, C_{10}, C_{11}, C_{12}]$ 组成, 对应权重 $[48, 32, 20, 12, 8, 4, 2]$, 总权重 126。calDAC 采用 offset-binary 编码, 中心码为 64。

比较器参数: 输出高电平 $V_{\text{HIGH}} = 1.8 \text{ V}$, CLK 判决阈值 $V_{\text{TH,CLK}} = 0.9 \text{ V}$, CAL 判决阈值 $V_{\text{TH,CAL}} = 0.9 \text{ V}$, 输入失调 $V_{\text{OS}} = 0 \text{ V}$ (可配置), 传输延迟 $T_D = 20 \text{ ps}$, 上升/下降时间 $T_R = T_F = 10 \text{ ps}$, 输出驱动电阻 $R_{\text{DRV}} = 1.0 \Omega$ 。

抖动参数: 抖动级数 $N = 32$, 每对 CLK 边沿数 $M = 16$ (D+ 方向 8 次, D- 方向 8 次), 校准 LSB 电压 $V_{\text{LSB,cal}} = 0.8274 \text{ mV}$ 。

校准流程:

(1) CAL 上升沿, 初始化抖动序列: $k = 0$, $V_{\text{dith}} = 0.8274 \times (0.5/32 - 0.5) = -0.4007 \text{ mV}$ 。

(2) 对目标权重 W_2 (标称 512 LSB):

$k = 0$: calDAC 设为参考墙码 ($W_3 + W_4 = 512 \text{ LSB}$), D+ 方向 8 次 CLK 判决记录 $D_+^{(0)}$; calDAC 设为目标码 ($W_2 = 512 \text{ LSB}$), D- 方向 8 次 CLK 判决记录 $D_-^{(0)}$ 。

$k = 1$ 至 $k = 31$: 重复上述过程, 抖动电压按公式更新。

(3) 计算 $R_2 = \frac{1}{32} \sum_k (D_+^{(k)} - D_-^{(k)})$, 恢复 $\widehat{W}_2 = W_{\text{wall}} + R_2$ 。

(4) 对 W_1 和 W_0 重复步骤 (2) 和 (3), 使用递归公式。

(5) CAL 下降沿, 抖动归零, 切换到正常转换模式。

正常转换: 每次转换产生 14 个原始判决 $r_0, \dots, r_{13}$, 按步骤 6 的公式解码为 12 位输出。

7.2 实施例二: 可变抖动级数

当精度需求更高时, 可选取 $N = 64$, 有效分辨率 $V_{\text{LSB,cal}}/64 = 12.93 \mu\text{V}$, 约为 ADC LSB 的 $1/256$, 但校准时间加倍。当面积或时间受限时, 可选取 $N = 16$, 有效分辨率 $V_{\text{LSB,cal}}/16 = 51.7 \mu\text{V}$, 仍优于 calDAC 步长。其余参数和流程与实施例一相同。

7.3 实施例三: 14 位 SAR ADC

本发明可推广至 14 位 SAR ADC。此时总权重增大 (例如 $W_{\text{total}} = 17403$), $V_{\text{LSB,cal}}$ 相应减小, 但抖动公式不变。更高的分辨率要求可通过增大 N (如 $N = 64$ 或 128) 实现。其余参数和流程与实施例一相同。

8 附图及附图说明

图 1 为本发明的系统架构框图, 标注各部件及连接关系。




图 1: 系统架构框图

图 1 中：部件 1 为非二进制冗余 CDAC，包含 14 个电容，产生差分比较器输入信号；部件 2 为比较器，包含抖动注入模块，在校准模式下按步骤 2 注入抖动电压；部件 3 为 SAR 逻辑，产生 14 次逐次逼近判决；部件 4 为校准解码控制器，包含抖动状态机、Q 格式权重存储器 and 加权解码器；部件 5 为底板开关驱动器，根据校准解码控制器的信号驱动 CDAC 底板开关。

图 2 为 D+/D- 测量对的时序图，标注 CLK、抖动电压和边沿计数器的对应关系。




图 2: D+/D- 测量对时序图

图 2 中：CLK 为比较器时钟信号；D+ 方向包含 8 次 CLK 上升沿判决，calDAC 设置为参考墙码值；D- 方向包含 8 次 CLK 上升沿判决，calDAC 设置为目标权重码值；抖动电压 V_{dith} 在整个 D+/D- 对内（16 个 CLK 边沿）保持不变；边沿计数器从 0 计到 15，第 16 个边沿后清零并更新抖动电压。

图 3 为抖动电压序列示意图，标注 32 个抖动值及其覆盖范围。




图 3: 抖动电压序列示意图

图 3 中：横轴 k 为抖动序列索引（0 至 31）；纵轴为抖动电压与 $V_{LSB,cal}$ 的比值；序列关于

零点反对称，零均值；步进为 $1/N = 1/32$ 。

图 4 为校准流程图，标注各步骤及其顺序关系。




图 4: 校准流程图

图 4 中：步骤 1 至步骤 5 为校准模式流程，步骤 6 为正常转换模式流程。步骤 4 完成后若仍有未校准的目标权重，返回步骤 2 进行下一权重的测量；所有权重校准完成后执行步骤 5 切换到正常模式。

9 权利要求书

(可暂不写，后期与代理人确定)

权利要求 1. 一种 SAR ADC 电容权重校准方法，其特征在于包括以下步骤：

步骤 1: 校准使能信号有效时，比较器进入校准模式，初始化抖动序列；

步骤 2: 比较器在每个测量对的第一个时钟上升沿按公式 $V_{\text{dith},k} = V_{\text{LSB,cal}} \cdot \left(\frac{k+0.5}{N} - 0.5 \right)$ 更新抖动电压，且该抖动电压在整个测量对内保持不变；

步骤 3: 对每个目标权重，在抖动序列的每一级执行 D+/D- 双向测量；

步骤 4: 根据 $D+/D-$ 测量结果计算残差, 通过递归公式恢复目标权重;

步骤 5: 校准使能信号失效时, 抖动电压归零, 比较器进入正常转换模式, 使用校准后的权重进行加权解码输出。

权利要求 2. 根据权利要求 1 所述的方法, 其特征在于: 所述抖动级数 N 为 32, 每个测量对包含 16 个时钟上升沿。

权利要求 3. 根据权利要求 1 所述的方法, 其特征在于: 所述 $D+/D-$ 双向测量中, 比较器固定失调在差分计算中被消除。

权利要求 4. 根据权利要求 1 所述的方法, 其特征在于: 所述校准使能信号上升沿初始化抖动序列, 下降沿将抖动电压归零。

权利要求 5. 一种 SAR ADC 装置, 包括非二进制冗余 CDAC、比较器、SAR 逻辑和校准解码控制器, 其特征在于: 所述比较器包含抖动注入模块, 在校准模式下按权利要求 1 所述方法注入抖动电压。

权利要求 6. 根据权利要求 5 所述的装置, 其特征在于: 所述校准解码控制器包含 Q 格式权重存储器 and 加权解码器。