

帶高位前景校准的非二进制冗余 SAR ADC： D+/D- 权重测量与数字解码原理

混合信号 IC 设计技术文档

2026 年 7 月

摘要

本文基于 DEC_CAL_PHY Verilog-A 行为级模型，系统阐述一个 12 bit 差分 SAR ADC 如何通过非二进制冗余 CDAC 产生 14 个原始比较器判决，并利用 D_+/D_- 双向测量与 offset-binary 校准 DAC 对最高三位电容的有效权重进行前景校准，最终通过加权数字解码和冗余中心偏移消除将 14 个冗余判决映射为标准 12 bit 输出。文章推导了残差测量公式 $R \approx D_+ - D_-$ 、Q 格式定点平均公式、递归权重恢复公式以及最终数字解码公式，并通过自洽数值例子验证了推导的正确性。同时讨论了 D_+/D_- 差分测量对比较器固定失调的抵消原理、随机噪声的多次平均需求、以及两种输出映射方案的工程取舍。

目录

符号表	3
缩略语表	4
第一章 引言	5
第二章 系统架构概览	6
第三章 非二进制冗余权重	7
3.1 权重序列	7
3.2 总权重与冗余	7
3.3 冗余的含义	8
第四章 14 次判决与 12bit 输出的关系	9
第五章 原始判决的数字表示	10
第六章 高位电容失配问题	11
第七章 递归式高位权重校准	12
7.1 校准顺序	12
7.2 校准 W_2	12
7.3 校准 W_1	12
7.4 校准 W_0	12
第八章 Offset-binary 校准 DAC	14
8.1 校准 DAC 结构	14
8.2 初始输出 +126	14
8.3 翻转的 2 倍效应	14
第九章 D+ 方向测量	15
第十章 D- 方向测量	16
第十一章 D+/D- 差分消除比较器失调	17
11.1 残差恢复	17
11.2 失调抵消原理	17
11.3 随机噪声的处理	17

第十二章 重复平均与 Q 格式	19
12.1 为何需要多次平均	19
12.2 平均公式	19
12.3 Q 格式定点表示	19
12.4 Q 格式残差	19
第十三章 校准寄存器的更新	20
第十四章 正常转换时的加权解码	21
14.1 原始加权求和	21
14.2 总权重	21
14.3 冗余中心偏移	21
14.4 中心化与输出	21
第十五章 冗余中心偏移消除	23
第十六章 全范围归一化方案及其区别	24
第十七章 完整数值例子	25
17.1 D+/D- 权重测量例子	25
17.2 正常解码数值例子	25
17.2.1 Q 格式权重 ($Q = 64$)	26
17.2.2 加权求和	26
17.2.3 总权重与冗余偏移	26
17.2.4 最终输出	27
第十八章 Verilog-A 状态机与时序对应	28
18.1 校准状态机	28
18.2 时序说明	28
第十九章 工程实现注意事项	30
第二十章 局限性	31
第二十一章 结论	32
附录 A: 代码变量与数学符号对照表	33
附录 B: 核心伪代码	34

符号表

表 1: 主要数学符号

符号	含义	典型值
N	ADC 有效输出位数	12
W_i	第 i 个电容的等效数字权重 (LSB)	见表3.1
$\widehat{W}_i$	校准后第 i 个权重	—
W_{total}	全部 14 个标称权重之和	4351
W_{red}	冗余总量	256
O_{red}	对称冗余中心偏移	128
R	目标权重与参考墙之差 (残差)	—
D_+, D_-	正/负方向 offset-binary 测量码	$0 \sim 127$
S_{raw}	原始加权求和	$0 \sim 4351$
D_{out}	最终 12 bit 输出码	$0 \sim 4095$
Q	Q 格式缩放因子 (2^{N_F})	64
N_F	定点小数位数 (FRAC_BITS)	6
N_{avg}	D+/D- 平均组数	32
w_i	Q 格式权重 ($Q \cdot \widehat{W}_i$)	整数

缩略语表

表 2: 缩略语

缩略语	全称
ADC	Analog-to-Digital Converter (模数转换器)
SAR	Successive Approximation Register (逐次逼近寄存器)
CDAC	Capacitor Digital-to-Analog Converter (电容数模转换器)
DAC	Digital-to-Analog Converter (数模转换器)
DNL	Differential Nonlinearity (差分非线性)
INL	Integral Nonlinearity (积分非线性)
SFDR	Spurious-Free Dynamic Range (无杂散动态范围)
LSB	Least Significant Bit (最低有效位)
MSB	Most Significant Bit (最高有效位)
CDS	Correlated Double Sampling (相关双采样)
LFSR	Linear Feedback Shift Register (线性反馈移位寄存器)
VCM	Common-Mode Voltage (共模电压)
PVT	Process-Voltage-Temperature (工艺-电压-温度)

第一章 引言

高分辨率 SAR ADC 的线性度主要受电容 DAC (CDAC) 中单位电容失配的限制。在 12 bit 及以上精度下, 仅靠版图匹配通常无法满足 INL/DNL 要求, 因此需要引入数字校准技术。

本文分析的 DEC_CAL_PHY 模块实现了一套完整的前景权重校准与校准后加权解码方案, 其核心思想可概括为:

1. 采用**非二进制冗余 CDAC**, 用 14 个电容权重实现 12 bit 有效输出, 提供 256 LSB 冗余范围;
2. 在上电前景阶段, 利用低位冗余电容组成 offset-binary 校准 DAC, 对最高三个权重 W_2, W_1, W_0 进行 D+/D- 双向测量;
3. 通过 $R \approx D_+ - D_-$ 恢复残差, 进而递归重建目标权重;
4. 正常转换时使用校准后的权重进行加权求和, 减去冗余中心偏移后输出标准 12 bit 码。

直观比喻

可以把 SAR ADC 的每个电容看成一组“砝码”。标准 12 位二进制 ADC 的理想砝码是 $[2048, 1024, 512, 256, 128, \dots, 2, 1]$ 。转换过程中, 比较器不断回答: “这个砝码应该保留, 还是应该撤销?” 如果电容完全理想, 把所有保留的砝码直接相加就得到数字输出。但真实电容存在失配, 例如 $2048 \rightarrow 2046.7$, 因此需要先“校准砝码的真实重量, 再用真实重量计算结果”。

本文从 Verilog-A 源代码出发, 逐步推导每个关键公式, 并通过数值例子验证其自洽性。

第二章 系统架构概览

该 SAR ADC 系统由以下主要模块构成：

- **CDAC**：14 个电容组成非二进制冗余阵列，产生差分比较器输入；
- **比较器**：StrongArm 动态比较器，输出 COMP/COMN；
- **SAR 逻辑**：产生 14 次逐次逼近判决，结果存入 BP[13 : 0]；
- **DEC_CAL_PHY**：校准与解码控制器，包含校准状态机和加权解码器；
- **SWITCH_CAL**：根据 BITD_CAL/BITU_CAL 信号驱动 CDAC 底板开关。

校准阶段，DEC_CAL_PHY 接管比较器时钟 (CAL_CLK)，利用 calDAC 对高位权重进行测量。正常转换阶段，DEC_CAL_PHY 在 SOUT 上升沿锁存 14 个原始判决，使用校准权重加权解码后输出 12 bit 结果。




图 2.1: 系统架构概览

第三章 非二进制冗余权重

3.1 权重序列

代码初始化的 14 个标称权重如table 3.1所示。

表 3.1: 非二进制冗余权重序列

索引 i	代码变量	标称权重 (LSB)	对应电容	Stage	备注
0	w0	2048	C12 (16C)	0	MSB, 可校准
1	w1	1024	C11 (8C)	1	可校准
2	w2	512	C10 (4C)	2	可校准
3	w3	256	C9 (2C)	3	冗余位
4	w4	256	CR (2C)	4	冗余位
5	w5	128	C8 (1C)	5	—
6	w6	48	C7	6	calDAC
7	w7	32	C6	7	calDAC
8	w8	20	C5	8	calDAC
9	w9	12	C4	9	calDAC
10	w10	8	C3	10	calDAC
11	w11	4	C2	11	calDAC
12	w12	2	C1	12	calDAC
13	w13	1	terminal	13	terminal bit

3.2 总权重与冗余

全部权重之和为：

$$W_{\text{total}} = 2048 + 1024 + 512 + 256 + 256 + 128 + 48 + 32 + 20 + 12 + 8 + 4 + 2 + 1 = 4351 \quad (3.1)$$

标准 12 bit ADC 的最大码为 $2^{12} - 1 = 4095$ 。因此冗余总量为：

$$W_{\text{red}} = W_{\text{total}} - 4095 = 4351 - 4095 = 256 \text{ LSB} \quad (3.2)$$

3.3 冗余的含义

这 256 LSB 冗余允许 SAR 搜索过程中的早期判决误差被后续位纠正。在严格二进制 ADC 中, 若某高位判决错误, 后续位的总权重不足以补偿。而非二进制冗余结构中, 后续权重之和大于严格二进制所需的值, 从而提供了一定的容错裕量。

例如, 索引 3 和 4 的两个 256 LSB 权重构成了一个冗余对: 它们的总和 512 LSB 等于索引 2 的权重, 而非严格二进制中的 $256 + 128 = 384$ 。这种“重叠”正是冗余的来源。

关键关系

总权重 $W_{\text{total}} = 4351$ 与标准 12 bit 最大码 4095 之间的差值 256 LSB 即为冗余总量。这 256 LSB 对称分布在搜索范围上下两端 (各 128 LSB), 允许早期判决误差在后续位中被纠正。14 个原始判决最终映射为 12 bit 输出, **这不是一个 14 bit ADC**。

第四章 14 次判决与 12 bit 输出的关系

该 ADC 在每次转换中产生 14 个比较器判决 $r_0, r_1, \dots, r_{13}$ ，但最终只输出 12 bit 码。这两者并不矛盾：

$$\boxed{14 \text{ 个冗余判决} \rightarrow 12 \text{ bit 最终结果}} \quad (4.1)$$

14 个判决对应的权重总和为 4351 LSB，而 12 bit 合法输出范围为 $[0, 4095]$ 。多出的 256 LSB 是冗余搜索空间，通过减去冗余中心偏移后被消除。因此，这并不是一个 “14 bit ADC”，而是一个利用 14 次冗余判决实现 12 bit 精度的 SAR ADC。

第五章 原始判决的数字表示

在一次转换结束后，DEC_CAL_PHY 在 SOUT 上升沿从 BP[13:0] 读取 14 个判决。映射关系为 BP[13] $\rightarrow$ r_0 (MSB 判决)，BP[0] $\rightarrow$ r_{13} (terminal 判决)。

每个判决 $r_i \in \{0,1\}$ ，若该权重在 SAR 搜索路径中被选中则 $r_i = 1$ ，否则 $r_i = 0$ 。极性可由 RAW_INVERT 和 FIRST_INVERT 参数调整，以适配比较器和 PN 缓冲器的实际逻辑方向。

代码只在 SOUT 上升沿读取一次 BP 总线，而非在逐次逼近过程中连续解码，这样可以避免最终输出端出现中间试探码。

第六章 高位电容失配问题

真实电容存在制造失配。例如标称 2048 LSB 的电容实际可能为 2046.7 LSB，标称 1024 LSB 的可能为 1026.1 LSB。如果数字解码器仍按标称值加权求和，就会产生 DNL 和 INL 误差。

由于高位权重的绝对值最大，其失配对线性度的影响也最严重。因此，本系统选择对最高三个权重 W_0, W_1, W_2 （标称 2048, 1024, 512 LSB）进行前景校准，其余权重仍使用标称值。

校准的本质是：**不改变比较器已经产生的判决，只改变每个判决在数字加法器中的权重。**

第七章 递归式高位权重校准

7.1 校准顺序

校准按从低到高的顺序进行：

$$\boxed{W_2 \rightarrow W_1 \rightarrow W_0} \quad (7.1)$$

原因是高一级权重的参考墙（wall）需要使用已校准的低一级权重。

7.2 校准 W_2

参考墙由两个 256 LSB 权重组成：

$$W_{\text{wall},2} = W_3 + W_4 = 256 + 256 = 512 \quad (7.2)$$

定义残差：

$$R_2 = W_2 - (W_3 + W_4) \quad (7.3)$$

测出 $\hat{R}_2$ 后恢复权重：

$$\boxed{\hat{W}_2 = W_3 + W_4 + \hat{R}_2} \quad (7.4)$$

7.3 校准 W_1

参考墙使用已校准的 $\hat{W}_2$ ：

$$W_{\text{wall},1} = \hat{W}_2 + W_3 + W_4 \quad (7.5)$$

残差与权重恢复：

$$R_1 = W_1 - (\hat{W}_2 + W_3 + W_4) \quad (7.6)$$

$$\boxed{\hat{W}_1 = \hat{W}_2 + W_3 + W_4 + \hat{R}_1} \quad (7.7)$$

7.4 校准 W_0

参考墙使用 $\hat{W}_1$ 和 $\hat{W}_2$ ：

$$W_{\text{wall},0} = \hat{W}_1 + \hat{W}_2 + W_3 + W_4 \quad (7.8)$$

残差与权重恢复：

$$R_0 = W_0 - (\hat{W}_1 + \hat{W}_2 + W_3 + W_4) \quad (7.9)$$

$$\boxed{\hat{W}_0 = \hat{W}_1 + \hat{W}_2 + W_3 + W_4 + \hat{R}_0} \quad (7.10)$$

代码中, `wall_weight_q` 在每次目标切换时更新, 使用已校准的 w_2, w_1 寄存器值 (而非标称值), 这正是递归校准的关键。

第八章 Offset-binary 校准 DAC

8.1 校准 DAC 结构

系统利用低位冗余电容 $W_6 \sim W_{12}$ (权重 48, 32, 20, 12, 8, 4, 2) 组成一个 7 bit offset-binary 校准 DAC。这些权重之和为:

$$48 + 32 + 20 + 12 + 8 + 4 + 2 = 126 \quad (8.1)$$

加上 terminal bit (权重 1), 校准 DAC 可产生 $0 \sim 127$ 的数字测量结果。

8.2 初始输出 +126

校准开始时, 所有校准电容处于正方向 (SWITCH_CAL 编码 10), 总贡献为 +126。

8.3 翻转的 2 倍效应

当一个权重为 w 的校准电容从正方向 ($+w$) 翻转到负方向 ($-w$) 时, 其贡献变化为:

$$(-w) - (+w) = -2w \quad (8.2)$$

因此, 若已翻转的权重总和为 S , 校准 DAC 输出为:

$$V_{\text{cal}} = 126 - 2S \quad (8.3)$$

这就是 offset-binary 搜索的基础: 从 +126 开始, 每次试探将一个电容从 10 翻转到 01, 若比较器判决保留则该翻转生效 (S 增加 w), 否则撤销。每次试探使 V_{cal} 减小 $2w$ 。

为何是 2 倍?

校准电容从“正方向”翻转到“负方向”, 其贡献从 $+w$ 变为 $-w$, 变化量为 $-2w$ 。这就是 offset-binary 搜索中“2 倍效应”的物理本质: 单次翻转产生 2 倍权重步进, 因此 7 个 calDAC 电容能覆盖 $0 \sim 126$ 的 2 倍范围 (即 $0 \sim 252$), 足以量化 ± 126 范围内的残差。

第九章 D+ 方向测量

定义残差 $R = W_{\text{target}} - W_{\text{wall}}$ 。在 D+ 方向中，目标电容处于正方向，wall 处于负方向，因此比较器输入残差为：

$$\boxed{F_+ = R + 126 - 2S_+} \quad (9.1)$$

SAR 搜索目标是令 $F_+ \approx 0$ ，因此：

$$R + 126 - 2S_+ \approx 0 \implies S_+ \approx \frac{126 + R}{2} \quad (9.2)$$

七次权重试探后，再用比较器做一次 1 LSB terminal 判决 $b_{T,+} \in \{0, 1\}$ ，定义：

$$D_+ = S_+ + b_{T,+} \quad (9.3)$$

因此：

$$\boxed{D_+ \approx \frac{126 + R}{2}} \quad (9.4)$$

第十章 D- 方向测量

D- 方向将目标与 wall 的极性互换，残差变为 $-R$ 。比较器输入为：

$$\boxed{F_- = -R + 126 - 2S_-} \quad (10.1)$$

令 $F_- \approx 0$ ：

$$S_- \approx \frac{126 - R}{2} \quad (10.2)$$

加入 terminal bit：

$$\boxed{D_- \approx \frac{126 - R}{2}} \quad (10.3)$$

第十一章 D+/D- 差分消除比较器失调

11.1 残差恢复

将式(9.4)与式(10.3)相减：

$$D_+ - D_- \approx \frac{126 + R}{2} - \frac{126 - R}{2} = \frac{2R}{2} = R \quad (11.1)$$

因此：

$$\boxed{\hat{R} = D_+ - D_-} \quad (11.2)$$

权重恢复：

$$\boxed{\hat{W}_{\text{target}} = W_{\text{wall}} + (D_+ - D_-)} \quad (11.3)$$

11.2 失调抵消原理

设比较器存在等效失调 V_{os} 。在 D+ 方向中，失调以同相加入：

$$D_+ \approx \frac{126 + R + V_{\text{os}}}{2} \quad (11.4)$$

在 D- 方向中，目标和 wall 极性互换，但比较器自身失调方向不变：

$$D_- \approx \frac{126 - R + V_{\text{os}}}{2} \quad (11.5)$$

相减：

$$D_+ - D_- \approx \frac{(126 + R + V_{\text{os}}) - (126 - R + V_{\text{os}})}{2} = R \quad (11.6)$$

其中 $V_{\text{os}} - V_{\text{os}} = 0$ ，固定失调被完全抵消。这等价于数字域的相关双采样（CDS），还能抑制低频噪声（如比较器 $1/f$ 噪声）。

D+/D- 差分测量的核心价值

D+/D- 双向测量将**信号相关**的残差 R 保留（因为 R 在两个方向中符号相反），同时将**信号无关**的比较器失调 V_{os} 消除（因为 V_{os} 在两个方向中符号相同）。相减运算 $\hat{R} = D_+ - D_-$ 实现了完美的失调抵消，这是整个校准算法最关键的设计。

11.3 随机噪声的处理

D+/D- 只能消除**固定或慢变化**的失调。随机比较器噪声在每次测量中独立变化，无法通过单次 D+/D- 相减消除，必须通过多次重复平均来降低。

重要限制

D+/D- 差分测量抵消的是**确定性**失调，不是**随机性**噪声。单次测量的残差 $\hat{R} = D_+ - D_-$ 仍包含随机噪声分量。若比较器噪声较大，单次结果可能在相邻整数间跳动（如 2 和 3），必须通过 32 次以上重复平均才能获得子 LSB 精度。

第十二章 重复平均与 Q 格式

12.1 为何需要多次平均

单次 $D_+ - D_-$ 是整数结果。受比较器噪声影响，不同测量可能得到不同整数值。例如 32 次测量中 16 次得 2、16 次得 3，则平均值为 2.5，从而获得了半 LSB 的分数信息。

12.2 平均公式

N 次测量的平均残差：

$$\bar{R} = \frac{1}{N} \sum_{k=1}^N (D_{+,k} - D_{-,k}) \quad (12.1)$$

代码默认 $N = 2^5 = 32$ 组 D+/D- 对 (AVG_PAIRS_LOG2 = 5)。

12.3 Q 格式定点表示

真实权重通常不是整数 (如 $\widehat{W}_2 = 510.75$)。为用整数运算保存子 LSB 信息，代码采用 Q 格式：

$$Q = 2^{N_F} = 2^6 = 64 \quad (12.2)$$

Q 格式权重 $w_i = Q \cdot \widehat{W}_i$ 。Q6 的最小步长为 $1/64 = 0.015625$ LSB。

Q 格式的工程意义

真实权重通常不是整数 (如 $\widehat{W}_2 = 510.75$)。若直接保存为整数 511，会丢失 0.25 LSB 的校准信息。Q6 格式将权重放大 64 倍保存为整数 ($510.75 \times 64 = 32688$)，所有运算在整数域完成，仅在最终输出时除以 64 恢复实际 LSB 值。这样既保留了子 LSB 精度，又避免了浮点运算。

12.4 Q 格式残差

Q 格式下的残差计算公式为：

$$R_Q = \text{round} \left(\frac{Q \left(\sum_{k=1}^N D_{+,k} - \sum_{k=1}^N D_{-,k} \right)}{N} \right) \quad (12.3)$$

目标权重恢复：

$$w_{\text{target},Q} = w_{\text{wall},Q} + R_Q \quad (12.4)$$

代码中使用四舍五入 (加 $N/2$ 或 $-N/2$ 后整除) 实现式(12.3)。

第十三章 校准寄存器的更新

校准完一个目标后，代码将测量结果写入对应的 Q 格式权重寄存器 (w_2, w_1, w_0)，并带有 WEIGHT_TOL 范围检查。若测量值偏离标称值超过容差（默认 35%），则拒绝更新并保留标称值。

更新后的权重寄存器立即用于下一个目标的参考墙计算。例如校准完 W_2 后，校准 W_1 时 wall_weight_q 使用已更新的 w_2 ：

$$\text{wall_weight_q} = w_2 + w_3 + w_4 \quad (13.1)$$

APPLY_CAL_WEIGHT 参数控制正常解码时是否使用校准权重：设为 1 时使用 w_0, w_1, w_2 ，设为 0 时回退到标称值。

第十四章 正常转换时的加权解码

14.1 原始加权求和

校准后的原始加权求和为：

$$S_Q = \sum_{i=0}^{13} r_i w_i \quad (14.1)$$

其中 w_0, w_1, w_2 为校准后的 Q 格式权重， $w_3 \sim w_{13}$ 为标称值。

14.2 总权重

$$W_{\Sigma, Q} = \sum_{i=0}^{13} w_i \quad (14.2)$$

14.3 冗余中心偏移

$$O_Q = \text{round}\left(\frac{W_{\Sigma, Q} - 4095 Q}{2}\right) \quad (14.3)$$

14.4 中心化与输出

$$S_{\text{center}, Q} = S_Q - O_Q \quad (14.4)$$

$$D_{\text{out}} = \text{clip}_{[0, 4095]}\left(\text{round}\left(\frac{S_{\text{center}, Q}}{Q}\right)\right) \quad (14.5)$$

合并后：

$$D_{\text{out}} = \text{clip}_{[0, 4095]}\left(\text{round}\left(\frac{\sum_{i=0}^{13} r_i w_i - \frac{\sum_{i=0}^{13} w_i - 4095 Q}{2}}{Q}\right)\right) \quad (14.6)$$

最终解码公式的四个步骤

正常转换的数字解码可分解为四个有序操作：

1. 加权求和： $S_Q = \sum r_i w_i$ （使用校准权重）
2. 去冗余偏移： $S_{\text{center},Q} = S_Q - O_Q$ （消除 256 LSB 冗余）
3. Q 格式舍入： $D = \text{round}(S_{\text{center},Q}/Q)$ （整数化）
4. 限幅： $D_{\text{out}} = \text{clip}_{[0,4095]}(D)$ （限制到 $[0, 4095]$ ）

第十五章 冗余中心偏移消除

标称条件下 $W_{\Sigma,Q} = 4351 \times 64 = 278464$ ，冗余偏移为：

$$O_Q = \frac{278464 - 4095 \times 64}{2} = \frac{278464 - 262080}{2} = \frac{16384}{2} = 8192 \quad (15.1)$$

对应的十进制值为 $8192/64 = 128$ LSB，即 $O_{\text{red}} = 128$ 。

校准后权重可能略有偏移（如 $\widehat{W}_{\text{total}} = 4349.5$ ），此时：

$$\hat{O}_{\text{red}} = \frac{4349.5 - 4095}{2} = 127.25 \quad (15.2)$$

代码动态计算 O_Q ，而非固定减 128，确保校准后冗余偏移正确。

第十六章 全范围归一化方案及其区别

代码还提供另一种映射模式 (NORMALIZE_REDUNDANT_RANGE):

$$D_{\text{norm}} = \text{round}\left(4095 \cdot \frac{S_{\text{raw}}}{W_{\text{total}}}\right) \quad (16.1)$$

这会将整个 $[0, 4351]$ 区间线性压缩到 $[0, 4095]$ 。

两种方案的区别:

- **减冗余偏移** (默认): 保留正常 LSB 尺度, 只去掉冗余中心偏移。输出增益与标称设计一致。
- **全范围归一化**: 将冗余搜索区也压缩进有效传输曲线, 会改变 ADC 整体增益定义。

代码默认采用减冗余偏移方案, 因为 256 LSB 冗余是设计为容错搜索空间, 不应成为正常输入范围的一部分。

两种方案的直观理解

减冗余偏移 (默认): 相当于把一把 4351 mm 的尺子, 剪掉两端各 128 mm, 保留中间 4095 mm。LSB 尺度不变, 增益与设计一致。

全范围归一化: 相当于把 4351 mm 的尺子等比压缩到 4095 mm。LSB 尺度变小约 6%, 增益发生改变, 冗余搜索区被“拉进”正常输出范围。

第十七章 完整数值例子

17.1 D+/D- 权重测量例子

校准标称 $W_2 = 512 \text{ LSB}$ ，参考墙 $W_3 + W_4 = 512 \text{ LSB}$ 。

假设真实 $W_2 = 510.75 \text{ LSB}$ ，则残差：

$$R = 510.75 - 512 = -1.25 \quad (17.1)$$

理论 D+ 和 D-：

$$D_+ \approx \frac{126 + (-1.25)}{2} = \frac{124.75}{2} = 62.375 \quad (17.2)$$

$$D_- \approx \frac{126 - (-1.25)}{2} = \frac{127.25}{2} = 63.625 \quad (17.3)$$

残差恢复：

$$D_+ - D_- = 62.375 - 63.625 = -1.25 \quad (17.4)$$

权重恢复：

$$\widehat{W}_2 = 512 + (-1.25) = 510.75 \text{ LSB} \quad (17.5)$$

17.2 正常解码数值例子

设校准后权重为 $\widehat{W}_0 = 2046.5$ ， $\widehat{W}_1 = 1025.25$ ， $\widehat{W}_2 = 510.75$ ，其余为标称值。

取一组原始判决 ($r_0 \sim r_{13}$) 为：

$$[r_0, \dots, r_{13}] = [1, 0, 1, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1] \quad (17.6)$$

17.2.1 Q 格式权重 ($Q = 64$)

表 17.1: Q 格式权重

i	$\widehat{W}_i$ (LSB)	$w_i = 64\widehat{W}_i$	r_i
0	2046.50	130976	1
1	1025.25	65616	0
2	510.75	32688	1
3	256	16384	1
4	256	16384	0
5	128	8192	1
6	48	3072	0
7	32	2048	1
8	20	1280	0
9	12	768	1
10	8	512	0
11	4	256	1
12	2	128	0
13	1	64	1

17.2.2 加权求和

$$\begin{aligned}
S_Q &= 130976 \times 1 + 65616 \times 0 + 32688 \times 1 + 16384 \times 1 \\
&\quad + 16384 \times 0 + 8192 \times 1 + 3072 \times 0 + 2048 \times 1 \\
&\quad + 1280 \times 0 + 768 \times 1 + 512 \times 0 + 256 \times 1 \\
&\quad + 128 \times 0 + 64 \times 1 \\
&= 130976 + 32688 + 16384 + 8192 + 2048 + 768 + 256 + 64 \\
&= 191376
\end{aligned} \tag{17.7}$$

17.2.3 总权重与冗余偏移

$$W_{\Sigma, Q} = 130976 + 65616 + 32688 + \cdots + 64 = 278368 \tag{17.8}$$

$$O_Q = \text{round}\left(\frac{278368 - 4095 \times 64}{2}\right) = \text{round}\left(\frac{278368 - 262080}{2}\right) = \text{round}\left(\frac{16288}{2}\right) = 8144 \tag{17.9}$$

17.2.4 最终输出

$$S_{\text{center},Q} = 191376 - 8144 = 183232 \quad (17.10)$$

$$D = \text{round}\left(\frac{183232}{64}\right) = \text{round}(2863.0) = 2863 \quad (17.11)$$

$2863 \in [0, 4095]$, 无需限幅, 最终输出 $D_{\text{out}} = 2863$ 。

二进制表示: $2863 = 101100101111_2$, 即 $\text{Bit}[11:0] = 101100101111$ 。

验证: 若使用标称权重计算, $S_{\text{raw}} = 2048 + 512 + 256 + 128 + 32 + 12 + 4 + 1 = 2993$, $O_{\text{red}} = 128$, $D = 2993 - 128 = 2865$ 。校准后输出 2863 比标称 2865 小 2 LSB, 反映了高位权重失配的修正。

第十八章 Verilog-A 状态机与时序对应

18.1 校准状态机

校准过程由五个状态组成：

表 18.1: 校准状态定义

状态	名称	功能
0	CAL_IDLE	空闲，等待 RST1 下降沿
1	CAL_PRECHARGE	预充电，准备第一次试探
2	CAL_SAR_TRIAL	SAR 试探阶段（7 次）
3	CAL_TERMINAL	terminal bit 判决
4	CAL_FINISH_DIR	单方向结束，切换方向或计算权重

18.2 时序说明

1. **CAL_RST**: 下降沿启动校准，上升沿复位；
2. **RST1 下降沿**: 开始一个校准 frame，进入 CAL_PRECHARGE；
3. **CAL_CLK 上升沿**: 设置试探电容（从 48 开始递减到 2）；
4. **CAL_CLK 下降沿**: 读取比较器，决定保留或撤销试探；
5. 每个方向进行 7 次加权试探 + 1 次 terminal 判决 = 8 个 CAL_CLK 周期；
6. D+ 和 D- 构成一组测量 pair，需要 2 个 RST1 frame；
7. 每个目标权重重复至少 32 组 pair ($AVG_PAIRS_LOG2 = 5$)；
8. 校准顺序为 $W_2 \rightarrow W_1 \rightarrow W_0$ ；
9. 正常模式只在 SOUT 上升沿锁存完整原始转换结果；
10. 输出 Bit[11:0] 在下一转换周期内保持稳定。




图 18.1: 简化校准状态机

第十九章 工程实现注意事项

十大工程注意事项

1. **D+/D- 只抵消固定失调**：能消除比较器固定或慢变化失调，但不能消除随机噪声，后者需多次平均。
2. **校准精度受 calDAC 失配限制**：校准 DAC 自身电容 (48, 32, 20, 12, 8, 4, 2) 的失配会直接引入测量误差。
3. **只校准最高三个权重**： W_0, W_1, W_2 被校准，其余 $W_3 \sim W_{13}$ 仍使用标称值。若低位权重也有明显失配，最终 INL 仍可能受限。
4. **Q 格式位数**： $N_F = 6$ 时最小步长 0.015 625 LSB，一般足够。位数过少会产生权重量化误差。
5. **平均次数与校准时间**： N_{avg} 增加降低随机误差 ($\sigma \propto 1/\sqrt{N}$)，但延长前景校准时间。每个目标需 $2 \times 32 = 64$ 个 RST1 frame。
6. **范围检查**：WEIGHT_TOL (默认 0.35) 用于拒绝明显异常的测量结果。若测量值偏离标称值超过 35%，则保留标称值并记录告警。
7. **极性配置**：RAW_INVERT、FIRST_INVERT 和 CMP_SWAP 必须与实际比较器极性和 PN 缓冲器逻辑方向一致，否则所有权重测量将符号反转。
8. **物理电容与数字权重**：物理电容倍数 (如 16C, 8C) 不能直接等同于数字 LSB 权重 (如 2048, 1024)。必须通过完整 CDAC 拓扑 (桥接电容、衰减关系、差分结构、开关方式) 推导等效权重。

第二十章 局限性

系统局限性

1. **基础墙未校准**: W_3 和 W_4 (各 256 LSB) 作为参考墙但自身未校准, 其失配误差会通过递归过程传播至 W_2, W_1, W_0 。
2. **低位权重未校准**: $W_5 \sim W_{13}$ 使用标称值, 其失配无法被校准系统修正。
3. **校准 DAC 失配**: calDAC 电容自身的失配会直接限制残差测量精度。
4. **单次转换精度**: 校准后的权重仍可能有残余误差, 单次转换的 INL 不一定为零。
5. **无噪声量化偏差**: 在完全无噪声的行为级仿真中, offset-binary 搜索可能保留固定量化偏差, 需要注入适量噪声或 dither 才能收敛到真实权重。

第二十一章 结论

本文系统分析了带高位前景校准的非二进制冗余 SAR ADC 的工作原理。核心要点总结如下：

1. 14 个非二进制冗余权重（总 4351 LSB）提供 256 LSB 冗余范围，实现 12 bit 有效输出；
2. D+/D- 双向 offset-binary 测量通过 $R \approx D_+ - D_-$ 恢复残差，消除比较器固定失调；
3. Q 格式定点平均（ $Q = 64$, $N = 32$ ）保存子 LSB 权重信息并抑制随机噪声；
4. 递归校准顺序 $W_2 \rightarrow W_1 \rightarrow W_0$ 确保高位参考墙使用已校准的低权重；
5. 正常解码通过加权求和 - 冗余中心偏移 - Q 格式舍入 - 12 bit 限幅完成输出映射。

四个核心公式

$$R = W_{\text{target}} - W_{\text{wall}} \quad (21.1)$$

$$R \approx D_+ - D_- \quad (21.2)$$

$$\widehat{W}_{\text{target}} = W_{\text{wall}} + \overline{D_+ - D_-} \quad (21.3)$$

$$D_{\text{out}} = \text{clip}_{[0,4095]} \left(\text{round} \left(\sum_{i=0}^{13} r_i \widehat{W}_i - \frac{\sum_{i=0}^{13} \widehat{W}_i - 4095}{2} \right) \right) \quad (21.4)$$

附录 A：代码变量与数学符号对照表

表 21.1: Verilog-A 变量与数学符号对照

Verilog-A 变量	数学符号	说明
w0~w13	$w_0 \sim w_{13}$	Q 格式权重寄存器
q_scale	Q	Q 格式缩放因子
weight_frac_bits	N_F	定点小数位数
avg_pairs	N_{avg}	D+/D- 平均组数
wall_weight_q	$w_{\text{wall},Q}$	Q 格式参考墙权重
residual_q	R_Q	Q 格式残差
measured_weight_q	$w_{\text{target},Q}$	Q 格式测量权重
d_plus_code	D_+	D+ 方向 offset-binary 码
d_minus_code	D_-	D- 方向 offset-binary 码
accum_d_plus	$\sum D_+$	D+ 累加值
accum_d_minus	$\sum D_-$	D- 累加值
switched_sum	S	已翻转权重总和
raw_sum	S_Q	Q 格式原始加权和中
total_weight_q	$W_{\Sigma,Q}$	Q 格式总权重
redundancy_offset_q	O_Q	Q 格式冗余偏移
centered_sum	$S_{\text{center},Q}$	中心化加权和中
adc_code	D_{out}	最终 12bit 输出
target_idx	—	当前校准目标索引 (2→1→0)
direction	—	测量方向 (0=D+, 1=D-)
r0~r13	$r_0 \sim r_{13}$	原始比较器判决
WEIGHT_TOL	—	权重容差检查阈值
APPLY_CAL_WEIGHT	—	是否使用校准权重解码
REMOVE_REDUNDANCY_OFFSET	—	是否减去冗余偏移
NORMALIZE_REDUNDANT_RANGE	—	是否全范围归一化

附录 B：核心伪代码

Algorithm 1 前景权重校准

输入: CDAC 已就绪, CAL_RST 下降沿

输出: 校准权重 w_0, w_1, w_2

```
1:  $w_i \leftarrow W_i \times Q$  ▷ 初始化为标称 Q 格式权重
2:  $target \leftarrow 2$  ▷ 从  $W_2$  开始
3:  $wall \leftarrow w_3 + w_4$ 
4: 当  $target \geq 0$  执行
5:    $accum\_d\_plus \leftarrow 0$ ;  $accum\_d\_minus \leftarrow 0$ 
6:   对于  $k = 1$  到  $N_{avg}$  执行
7:      $D_+ \leftarrow OffsetBinarySAR(+target, +wall)$ 
8:      $D_- \leftarrow OffsetBinarySAR(-target, -wall)$ 
9:      $accum\_d\_plus += D_+$ 
10:     $accum\_d\_minus += D_-$ 
11:   结束 对于
12:    $R_Q \leftarrow \text{round}(Q \times (accum\_d\_plus - accum\_d\_minus) / N_{avg})$ 
13:    $w_{target} \leftarrow wall + R_Q$ 
14:   若  $|w_{target} - W_{target} \times Q| > W_{target} \times Q \times WEIGHT\_TOL$  则
15:      $w_{target} \leftarrow W_{target} \times Q$  ▷ 超差, 回退标称值
16:   结束 若
17:    $target \leftarrow target - 1$ 
18:   更新  $wall$ : 加入刚校准的  $w_{target+1}$ 
19: 结束 当
```

Algorithm 2 Offset-binary SAR 单方向测量**输入:** 目标极性 $\sigma_{\text{tgt}} \in \{+1, -1\}$, wall 极性 σ_{wall} **输出:** 测量码 $D \in [0, 127]$

```

1:  $S \leftarrow 0$  ▷ 已翻转权重和
2: 对于 step = 0 到 6 执行
3:    $w_{\text{trial}} \leftarrow [48, 32, 20, 12, 8, 4, 2][\text{step}]$ 
4:    $V_{\text{cal}} \leftarrow 126 - 2(S + w_{\text{trial}})$ 
5:    $F \leftarrow \sigma_{\text{tgt}} W_{\text{tgt}} - \sigma_{\text{wall}} W_{\text{wall}} + V_{\text{cal}}$ 
6:   若  $F > 0$  则
7:      $S \leftarrow S + w_{\text{trial}}$  ▷ 保留翻转
8:   结束 若
9: 结束 对于
10:  $b_T \leftarrow$  比较器 terminal 判决
11: 返回  $S + b_T$ 

```

Algorithm 3 正常转换加权解码**输入:** 14 个原始判决 $r_0 \sim r_{13}$, 校准权重 $w_0 \sim w_{13}$ **输出:** 12 bit 输出 D_{out}

```

1:  $S_Q \leftarrow \sum_{i=0}^{13} r_i w_i$ 
2:  $W_{\Sigma, Q} \leftarrow \sum_{i=0}^{13} w_i$ 
3:  $O_Q \leftarrow \text{round}((W_{\Sigma, Q} - 4095 \times Q)/2)$ 
4:  $S_{\text{center}, Q} \leftarrow S_Q - O_Q$ 
5:  $D \leftarrow \text{round}(S_{\text{center}, Q}/Q)$ 
6: 若  $D < 0$  则
7:    $D \leftarrow 0$ 
8: 否则 若  $D > 4095$  则
9:    $D \leftarrow 4095$ 
10: 结束 若
11: 返回  $D$ 

```
