

12-bit 10 MS/s SAR ADC

流片就绪度检查清单

Tapeout Readiness Checklist

文档信息

项目	CAAZ SAR ADC (电流域 kT/C 噪声消除)
工艺	TSMC 180nm CMOS (1P6M)
电源	AVDD = DVDD = 1.8 V, $V_{REF} = 1.8 V$
目标	12-bit, 10 MS/s, TT 角 ENOB ≥ 10.5 bit
网表	test_12bit50MSAR_AMS_final ("50M" 为历史命名, 实际目标 10 MS/s)
版本	v1.0 / 2026-05-06
密级	内部

华中科技大学集成电路学院

目录

1	电路模块设计 & 版图	3
2	延迟链制作方案设计	4
2.1	方案对比总览	4
2.2	各方案关键设计参数	5
2.3	推荐与选型建议	6
3	偏置与关键外围电路方案设计	7
3.1	片外与片内方案选型总览	7
3.2	片外方案详细设计	8
3.3	PCB 配套设计要求	9
3.4	片内备选方案（产品化升级用）	9
3.5	片内冗余偏置方案（Beta-multiplier + 2:1 MUX）	10
4	仿真验证	11
4.1	全噪声瞬态仿真	11
4.2	PVT 全覆盖	11
4.3	Monte Carlo 失配分析	12
4.4	系统级性能仿真	12
4.5	版图后仿真	12
5	外围电路设计	13
6	支撑工作	14
6.1	PDK & 工具链	14
6.2	芯片级规划	14
6.3	数字与测试	15
6.4	物理验证	15
6.5	文档与签核	16
7	统计	17
8	执行计划	18
8.1	Phase 1: 仿真扫尾（2 周）	18
8.2	Phase 2: 外围电路设计（1–1.5 周）	19
8.3	Phase 3: 版图（5–6 周）	20
8.4	Phase 4: 后仿真补充 & 物理验证（2–3 周）	21
8.5	Phase 5: 签核交付（1 周）	22
9	甘特图与关键路径	23

10 风险与资源	24
10.1 关键风险	24
10.2 资源预估	24

1 电路模块设计 & 版图

#	设计工作	版图工作	签核标准
1	CDAC 电容阵列: 12-bit 权重分配 ($C = 5\text{ fF}$), 温度计 码/二进制混合, 失配 $\leq 0.01\%$	共质心/CCM, MIM 电容层, 金属寄生补 偿, top metal shielding	PEX 后 ENOB 退化 $\leq 0.3\text{ bit}$
2	CAAZ 比较器: pMOS 差分对 gm/Id 定 W/L, $C_{AZ} = 5\text{ fF}$ MIM, AZ 开关电荷注入最小化, StrongARM latch	4×2 共质心, AZ 电容 就近, Guard ring(P^+/N^+ 双环), 防 latch-up	仅比较器 ENOB $\geq 11.5\text{ bit}$, offset $\leq 5\text{ mV}(3\sigma)$
3	开关矩阵: 12 组 CMOS 传输门 ($R_{on} \leq 200\ \Omega$), 自举开 关栅氧可靠, dummy 时钟对齐	对称走线, 时钟线 GND 屏蔽, 自举电容 就近	电荷注入 $\leq 1/4\text{ LSB}$, feedthrough $\leq 1/2\text{ LSB}$
4	SAR 逻辑: 13 级异步 DFF 链, 三级 NAND 亚稳态防护, 全 corner hold time 分析	标准单元 APR+CTS, max trans 200 ps, fanout 8	全 corner 建立/保持 时间满足
5	时钟同步: $t_{del} = 4.5\text{ ns}$ 延迟链, PCLK buffer 级联	匹配走线, 等长绕线	全 corner t_{del} 偏差 $\leq \pm 15\%$
6	输出解码: full_adder 树逻辑, DFF 链时序 对齐	标准单元自动布局	输出无毛刺, 解码 $\leq 1\text{ CLK}$
7	输出缓冲: 级联 buffer($\geq 4\text{ mA}$), slew $\geq 0.5\text{ V/ns}$	驱动管 $\geq 100\mu\text{m}/0.35\mu\text{m}$, 内 建 ESD	10 pF 下 $t_r/t_f \leq 2\text{ ns}$

表 1: 电路模块设计 & 版图

2 延迟链制作方案设计

设计目标: 为 CAAZ SAR ADC 提供采样 → 自动调零 → 比较三阶段非重叠时钟，目标延迟 $t_{del} \approx 4.5\text{ ns}$ ，全 PVT 偏差 $\leq \pm 15\%$ 。

2.1 方案对比总览

表 2: 方案对比总览

方案	电路拓扑	调节方式	PVT 偏差	面积 · 功耗	优 · 缺
A	电流饥饿型反相器链：N 级反相器上下各加电流源管，偏置电压控制充放电电流	V_{bias} 连续调节, $t_d = NC_L V_{DD} / I_{bias}$	$\pm 20\text{--}30\%$ (裸); $\leq \pm 10\%$ (加偏置反馈)	$\sim 0.01\text{ mm}^2$ $\sim 50\text{--}200\text{ }\mu\text{W}$	+ 面积小、延迟连续可调、设计成熟 - PVT 敏感需校准、偏置噪声耦合
B	RC 延迟线：MIM 电容 + P+poly 电阻构成 RC 梯形，MOS 开关选通抽头	开关选通不同抽头，离散调节， $t_d \approx 0.7RC$	$\pm 10\text{--}15\%$ (R/C 同向变化部分抵消)	$\sim 0.02\text{--}0.05\text{ mm}^2$ $\sim 10\text{--}50\text{ }\mu\text{W}$ (静态 ≈ 0)	+ PVT 稳定性好、静态功耗极低、结构简单 - 面积偏大、离散调节粒度受限、RC 匹配要求
C	数字延迟锁定环 (DLL)：VCDL + 鉴相器 + 电荷泵 + 环路滤波器，闭环锁定至参考时钟	闭环自动锁定， $t_d = T_{CLK} / N$ ， PVT 自适应	$\leq \pm 1\text{--}3\%$ (闭环跟踪)	$\sim 0.05\text{--}0.1\text{ mm}^2$ $\sim 0.5\text{--}2\text{ mW}$	+ 精度最高、PVT 自跟踪、数字化可控 - 面积大、功耗高、设计复杂、需锁定时间
D	缓冲器链 + 数字校准：N 级缓冲器并联可切换 dummy 负载 (MOS cap)，寄存器控制	数字码切换 dummy 负载，离散可调；上电/出厂校准	$\leq \pm 5\%$ (校准后)	$\sim 0.02\text{--}0.03\text{ mm}^2$ $\sim 100\text{--}300\text{ }\mu\text{W}$	+ 数字可控、可测试性好、校准后精度高 - 需校准流程、寄存器开销、未校准偏差大

2.2 各方案关键设计参数

表 3: 各方案关键设计参数

方案	项目	关键参数	版图要求	签核标准
A	级数确定	$N \approx 30\text{--}50$ 级; $I_{\text{bias}} \approx 5\text{--}20\ \mu\text{A}$; V_{bias} 范围 $0.4\text{--}1.2\ \text{V}$	等长走线、电源 decap 就近、偏置线屏蔽	TT $t_d = 4.5\ \text{ns}$; 全 corner t_d 偏差 $\leq \pm 15\%$
A	偏置反馈	外接偏置电压或片内 带隙 + 电阻分压; 可 选复制偏置 + 比较 器自动校准	偏置走线远离开关区	偏置 PSRR $\geq 40\ \text{dB}$; 偏置噪 声 $\leq 1\ \text{mV}_{\text{rms}}$
B	RC 常数	$R \approx 5\text{--}20\ \text{k}\Omega$ (poly 或 metal); $C \approx 200\text{--}500\ \text{fF}$ (MIM); $N \approx 8\text{--}16$ 节	电阻共质心、电容 MIM、RC 单元紧凑排 布	RC 偏差 $\leq \pm 10\%$; t_d 偏差 $\leq \pm 15\%$
B	抽头开关	MOS 传输门 $R_{\text{on}} \leq 500\ \Omega$; dummy 开关对齐; 4–8 档离 散调节	对称走线、开关管靠近 RC 节点	开关电荷注入 $\leq 1/2\ \text{LSB}$ 等 效
C	VCDL	$N \approx 32\text{--}64$ 级压控延 迟单元; 控制电压 V_c 范围 $0.4\text{--}1.4\ \text{V}$	等长走线、VCDL 中心 对称、电源隔离	VCDL 增益 $K_{\text{VCDL}} \leq 200\ \text{ps/mV}$
C	环路	鉴相器死区 $\leq 10\ \text{ps}$; 电荷泵失配 $\leq 1\%$; 环路带宽 $\sim 1\ \text{MHz}$; 锁定时间 ≤ 100 个时 钟周期	CP/LF 远离 VCDL、模 拟/数字地隔离	锁定后 jitter $\leq 50\ \text{ps}_{\text{rms}}$; 无谐 波锁定
D	级数与负 载	$N \approx 30\text{--}50$ 级缓冲器; 每级并联 3–5 位 MOS cap dummy 负 载; 控制寄存器 4–6 位/级	等长走线、寄存器靠近 负载、电源 decap	未校准 t_d 偏差 $\leq \pm 25\%$; 校准后 $\leq \pm 5\%$
D	校准逻辑	上电自校准: 比较器 检测过零点 $\rightarrow$ 逐次 逼近调码; 或出厂一 次校准写入 eFuse/OTP	数字逻辑旁置模拟区、 校准走线屏蔽	校准收敛 $\leq 2^N$ 步; 校准后 全 PVT 保持 $\leq \pm 5\%$

2.3 推荐与选型建议

表 4: 推荐与选型建议

方案	推荐度	适用场景	选型理由
A	★★★	面积受限、工期紧、延迟需连续微调	最成熟方案，180nm 工艺验证充分；加偏置反馈后 PVT 偏差可接受；Phase 2 设计周期最短
D	★★	需要数字可控/可测试性、有校准条件	校准后精度高，与 SPI 寄存器集成方便；适合流片后调试阶段灵活调整时序
B	★★	对 PVT 稳定性要求优先、面积预算宽裕	PVT 最稳定，但面积偏大、离散调节；适合对延迟精度要求极高但调节频率低的场景
C	★	多相位高精度时钟系统、PVT 全覆盖	精度最高但设计复杂度、面积、功耗代价均最大；仅当其他方案无法满足 PVT 要求时考虑

初步选型：建议以**方案 A（电流饥饿型反相器链 + 偏置反馈）**为主方案推进，同时保留**方案 D（缓冲器链 + 数字校准）**作为备选，版图预留 dummy 负载位置。

3 偏置与关键外围电路方案设计

设计策略：学术芯片以片外方案为主选，同时片内引入低成本的 **Beta-multiplier** 自偏置冗余，大幅简化片上设计的同时保留芯片独立工作能力。片外方案需增加专用 Pin，PCB 端提供低噪声驱动。

3.1 片外与片内方案选型总览

表 5: 片外与片内方案选型总览

模块	主选	片外方案	片内备选（产品化升级）	选型理由（学术芯片）
基准电压	片外	PCB 低噪声 LDO 直供 V_{REF} 引脚	BJT 带隙 + 电阻分压	省去 BG 设计/仿真/PVT 验证；LDO 精度远超片内 BG
偏置电流	片外	片外高精度电阻 $I = V_{DD}/R_{ext}$ ，Pin 引入 + 片内 Cascode 镜像	Cascode 电流镜 + BG/电阻	片外电阻精度 0.1% 即可；省去启动电路设计
延迟链偏置	片外	PCB DAC/电位器提供 V_{bias} ，Pin 引入 + 片内 RC 滤波	片内复制偏置 + 闭环反馈	调试阶段可实时调节延迟；省去片内反馈环路
VREFP Buffer	片外	PCB 运放 (如 OPA2356) 直驱 V_{REF} 引脚 + 1 μ F MLCC	片内 Class-AB 两级运放	省去片内 200 MHz 运放设计；PCB 运放 GBW > 100 MHz，驱动能力充足
VCM Buffer	片外	PCB 电阻分压 + 运放缓冲直驱 V_{CM} 引脚	片内源极跟随器 + 误差放大器	V_{CM} 无切换瞬态电流，PCB 缓冲绰绰有余
偏置冗余	片内	片外精密电阻 + Cascode 镜像（主偏置轨，Pin 引入）	Beta-multiplier 自偏置 + 2:1 电流 MUX，SPI 寄存器切换	片内 Beta-multiplier 调用 2-3 天设计量即获得 PTAT 电流冗余；兼得片外调试灵活性与芯片独立工作能力
POR	片内	—	电阻分压 + Schmitt+RC 展宽	POR 必须片内——上电时 PCB 无法干预；电路简单（~20 管），设计量小

片外方案代价：需新增 5 个专用 Pin（ V_{REF} 、 V_{CM} 、 I_{bias} 、 $V_{bias,del}$ 、GND-sense），Pin 总数从 ≈ 30 增至 ≈ 35 ，QFN40 封装仍可容纳。

3.2 片外方案详细设计

表 6: 片外方案详细设计

模块	PCB 端实现	片上接口	关键注意事项	签核标准
V_{REF}	低噪声 LDO (ADP7118): 输出 1.8 V, 噪声 $\leq 15 \mu V_{rms}$ 串联 $1 \Omega + 1 \mu F$ MLCC 就近去耦	专用 Pin 引入, 片内仅做 ESD 保护 + decap $\geq 50 pF$	bond wire 电感 $\sim 2 nH$ 与 $1 \mu F$ 形成 $\sim 3 MHz$ 谐振, 需串联 1Ω 阻尼; CDAC 切换瞬态由片外 $1 \mu F$ 供给	V_{REF} 纹波 $\leq 1/4 LSB$ ($440 \mu V$) 建立时间由 PCB 决定, 片内无要求
V_{CM}	电阻分压 + 运放缓冲: 两颗 $10 k\Omega$ 分压得 0.9 V OPA2356 (GBW 200 MHz) 单位增益缓冲	专用 Pin 引入, 片内 ESD + decap $\geq 20 pF$	V_{CM} 负载极轻 (仅比较器/开关直流), PCB 缓冲驱动绰绰有余	V_{CM} 精度 $\leq \pm 5 mV$ 噪声 $\leq 50 nV/\sqrt{Hz}$
I_{bias}	精密电阻设定: $R_{ext} = V_{DD}/I_{ref} = 180 k\Omega$ (0.1%) 或 DAC 可调电流源	Pin 引入, 片内 Cascode 镜像 1-4 $\times$ 复制	片内镜像管 V_{GS} 匹配是关键; PCB 电阻温漂 $\leq 25 ppm/^{\circ}C$ 远优于片内	I_{ref} 偏差 $\leq \pm 5\%$ 镜像精度 $\geq 99.5\%$
$V_{bias,del}$	DAC/电位器: 10-turn 精密电位器或 16-bit DAC 输出 0.4-1.2 V 可调	Pin 引入 + 片内 RC 滤波 $R = 10 k\Omega$ (poly) + $C = 10 pF$ (MIM) $-3 dB \approx 1.6 MHz$	RC 滤波截止频率需 $>$ 信号带宽但 $<$ 时钟频率; 调试时可实时调延迟观察性能	延迟偏差 $\leq \pm 15\%$ 全 PVT 偏置噪声 $\leq 1 mV_{rms}$
POR	片内实现 (PCB 无法干预上电过程)	电阻分压 + Schmitt + RC 展宽 上升阈值 1.4 V, 迟滞 $\geq 100 mV$	POR 电路仅 ~ 20 管, 面积 $< 0.005 mm^2$; 必须确保偏置 + V_{REF} 建立后再释放 SAR 逻辑	0 $\rightarrow$ 1.8V 复位可靠 全角阈值 1.3-1.5 V

3.3 PCB 配套设计要求

表 7: PCB 配套设计要求			
项目	器件/方案	关键规格	PCB 布局要点
V_{REF} 电源	ADP7118 (低噪声 LDO)	输出 1.8 V, 噪声 $15\mu V_{rms}$ $PSRR \geq 60\text{ dB @ }1\text{ kHz}$	输出 $1\Omega + 1\mu F$ MLCC 紧贴 Pin 脚 LDO 输出至 Pin 走线 $< 5\text{ mm}$
V_{CM} 缓冲	OPA2356 (双运放)	GBW 200 MHz, SR 375 V/ μs 噪声 $6\text{ nV}/\sqrt{\text{Hz}}$	单位增益缓冲, 输出 10 nF 去耦 运放 + 分压电阻靠近 Pin
I_{bias} 电阻	0.1% 精密贴片电阻	180 k Ω (或 DAC 可调) $TC \leq 25\text{ ppm}/^\circ\text{C}$	远离发热元件; 四端 Kelvin 接法减少接触电阻
$V_{bias,del}$	10-turn 电位器/DAC	0.4–1.2 V 可调, 分辨率 $\leq 10\text{ mV}$	输出 RC 滤波紧贴 Pin; 走线屏蔽 (上下 GND plane)
PCB 基板	4 层 FR-4	L1 信号, L2 GND plane, L3 电源 plane, L4 信号	模拟/数字地单点连接; 电源 plane 分割 AVDD/DVDD
去耦电容	MLCC (0402)	每电源 Pin: 100 nF + 10 μF V_{REF} 额外 1 μF	紧贴 Pin 脚, 过孔直接连 plane

3.4 片内备选方案（产品化升级用）

表 8: 片内备选方案（产品化升级用）				
模块	片内拓扑	关键指标	版图要求	设计周期
基准电压	BJT 带隙: pnp 纵向 BJT + 运放 + 电阻分压, $V_{BG} \approx 1.2\text{ V}$	$TC \leq 50\text{ ppm}/^\circ\text{C}$, $PSRR \geq 60\text{ dB}$	BJT 共质心, 电阻高阻值 poly, decap $\geq 10\text{ pF}$	~2 周 (含 PVT 仿真)
偏置电流	Cascode 电流镜 + 启动电路, V_{BG}/R 生成 I_{ref}	$PSRR \geq 60\text{ dB}$, I_{ref} 偏差 $\leq \pm 10\%$	电流镜共质心, 栅极等长匹配, Guard ring	~1 周 (含启动验证)
VREFP Buffer	Class-AB 两级运放: 折叠 Cascode + 推挽输出 + 嵌套 Miller	$GBW \geq 200\text{ MHz}$, 建立 $\leq 2\text{ ns}$, $R_{out} \leq 10\Omega$	输入对共质心, Miller 电容 MIM, decap $\geq 200\text{ pF}$	~3 周 (最复杂, 含稳定性调试)
VCM Buffer	源极跟随器 + 误差放大器, 深 nWell 隔离	噪声 $\leq 15\text{ nV}/\sqrt{\text{Hz}}$, 建立 $\leq 1\text{ ns}$	源跟随器大尺寸, Guard ring	~1.5 周

片内备选总设计周期：~7.5 周，适用于产品化升级阶段。本流片阶段不采用。

3.5 片内冗余偏置方案（Beta-multiplier + 2:1 MUX）

设计动机：主偏置来自片外精密电阻 +Cascode 镜像，调试灵活。为赋予芯片独立工作能力（论文审稿考量）并作为片外偏置失效后的冗余方案，在片内增加 **Beta-multiplier 自偏置 +2:1 电流 MUX**，由 SPI 寄存器切换。

表 9: Beta-multiplier + 2:1 MUX 设计参数

模块	电路拓扑	关键参数	版图要求	设计周期
Beta-multiplier	NMOS 对管 (W/L 比 $n:1$) 堆叠 PMOS Cascode 负载，源端接 poly 电阻 R 启动电路：大 L PMOS 弱上拉	$I_{\text{ref}} = V_T \ln(n)/R$ $n = 4-8$, $R \approx 10-20\text{k}\Omega$ (poly) $I_{\text{ref}} \approx 5-20\mu\text{A}$, PTAT 温度特性	对管共质心， R 匹配走线，启动管弱上拉远离开关区	~2.5 天（含 PVT 仿真）
2:1 电流 MUX	传输门型：互补 CMOS 传输门 $\times 2$ 路，一路接 Beta-multiplier 输出，一路接外部 Ibias Pin，共用输出至 Cascode 镜像主干，SPI 寄存器 1 bit 控制	导通电阻 $R_{\text{on}} \leq 1\text{k}\Omega$ 控制位：SPI reg[0] 0 = 片内 Beta-multiplier 1 = 片外 Ibias Pin	MUX 靠 Cascode 镜像摆放，控制走线屏蔽	~0.5 天
连接关系	片内流： Beta-multiplier $\rightarrow$ MUX A $\rightarrow$ Cascode 主干 片外流：Ibias_ext Pin $\rightarrow$ MUX B $\rightarrow$ Cascode 主干 SPI 写 reg[0] 切换	I_{bias} 全程 $\pm 5\%$ 精度（任一 路）	Cascode 镜像管共质心，栅极等长	—

片内冗余方案代价：

- 增加约 30 个 MOS 管 + 1 个 poly 电阻，面积 $< 0.005\text{mm}^2$
- 新增 1 个 SPI 控制位（reg[0]），无需额外 Pin
- 设计周期 ~3 天，Phase 2 工期从 1 周增至 ~1.5 周

冗余方案收益：

- 芯片具备独立工作能力，不依赖外部偏置即可启动 ADC
- 论文审稿时展示完整的片上偏置架构
- 流片后若片内 Beta-multiplier 表现理想，可直接省去外部 Ibias 电阻

4 仿真验证

4.1 全噪声瞬态仿真

表 10: 全噪声瞬态仿真

#	项目	Testbench	判据	状态
8	全噪声 TT 角	noiseon=ALL 瞬态, 128 点 FFT, $f_{in}=488.28\text{ kHz}$	$ENOB \geq 10.5$, $SNR \geq 67\text{ dB}$	✓
9	噪声分离	noiseon=[I1] 仅采样开关噪声	$ENOB \geq 11.5$	✓
10	噪声折叠	PSS+PNOISE, Phase2 扫频 1 Hz–100 MHz	$NF_{in}-NF_{bb} \leq 3\text{ dB}$	#
11	比较器噪声	比较器独立 PNOISE, Phase2/3 分别	贡献 $\leq$ 总噪声 30%	#

4.2 PVT 全覆盖

表 11: PVT 全覆盖

工艺角	温度点	次数	状态
TT	27°C	1	✓
FF	−40/27/85°C	3	#
SS	−40/27/85°C	3	#
SF	−40/27°C (85 选做)	2–3	#
FS	−40/27°C (85 选做)	2–3	#

电压扫描	条件	必要性
±5%	1.71 V / 1.89 V (TT, 27°C)	必须
±10%	1.62 V / 1.98 V (TT, 27°C)	推荐

4.3 Monte Carlo 失配分析

表 12: Monte Carlo 失配分析

#	维度	次数	判据
12	MC mismatch (仅失配)	200 (TT, 27°C)	ENOB $\mu - 3\sigma \geq 10.0$ bit
13	MC process+mismatch	100 (TT, 27°C)	ENOB yield $\geq 95\%$ @ 10.0 bit
14	关键参数分布	CDAC DNL, offset, gain error	$3\sigma \leq$ 设计裕量

4.4 系统级性能仿真

表 13: 系统级性能仿真

#	项目	Testbench	判据
15	PSRR (AVDD)	AVDD 叠加 100 mVpp 100 kHz 纹波	SFDR 退化 ≤ 3 dB
16	PSRR (DVDD)	DVDD 叠加 100 mVpp 100 kHz	输出码字无毛刺
17	CMRR	VCM 偏差 ± 100 mV	offset 变化 ≤ 2 LSB
18	INL/DNL	全量程斜坡输入 (200 点) 瞬态	$INL \leq \pm 0.8$ LSB, $DNL \leq \pm 0.5$ LSB
19	功耗分解	PVT 各角分项记录	确认主要功耗来源

4.5 版图后仿真

表 14: 版图后仿真

#	项目	工具/流程	判据
24	全芯片 PEX	Calibre xRC (R+C+CC)	节点数与原理图一致
25	后仿真 (TT)	PEX 网表 + 全噪声瞬态	ENOB 退化 ≤ 0.5 bit
26	后仿真 (FF/SS)	PEX 网表 + 全噪声瞬态	ENOB ≥ 10.0 bit

5 外围电路设计

表 15: 外围电路设计

#	模块	设计规格	版图要求
20	Cascode 镜像接口	Ibias_ext Pin 引入, Cascode 镜像 1–4× 复制, PSRR≥60 dB	共质心, 远离开关区
21	Beta-multiplier	$I_{\text{ref}} = V_T \ln(n)/R$, PTAT 电流 5–20 μA , TC≤5000 ppm/°C	对管共质心, poly 电 阻匹配走线
22	2:1 电流 MUX	互补 CMOS 传输门, SPI reg[0] 切换片内/片外, $R_{\text{on}} \leq 1 \text{ k}\Omega$	MUX 靠 Cascode 摆 放, 控制线屏蔽
23	POR	阈值 1.4–1.5 V, 迟滞 ≥100 mV, 脉宽 50 μs	数字逻辑旁置

片外方案已移出本表: VREF Buffer、VCM Buffer、延迟链偏置均由 PCB 提供, 详见第 3 节片外方案详细设计。

6 支撑工作

6.1 PDK & 工具链

表 16: PDK & 工具链

#	支撑项	关键内容
27	PDK 版本确认	TSMC 180nm RF PDK (1P6M); MIM 电容密度、3.3V 器件 mask option 确认
28	仿真器 License	Spectre APS/APS+ (trans noise), Spectre RF (PSS/PNOISE), Assembler
29	MC/工艺角平台	Cadence ADE Assembler 批量 PVT+MC 任务 Job 策略
30	Calibre License	全芯片 PEX 提取性能预估 (>24h 需多核支持)

6.2 芯片级规划

表 17: 芯片级规划

#	支撑项	关键内容
31	Pinout 定义	电源 ×7, 地 ×4, 模拟输入 ×2, 数字输出 ×12, 时钟 ×1, SPI×4, ≈30 PAD
32	封装方案	QFN 32/40 或 QFP 44; bonding diagram 草图
33	ESD 设计	所有 PAD: HBM 2 kV, CDM 500 V; 信号: 双二极管 + 电阻; 电源: 主动 clamp+RC
34	PCB 测试板	4 层板, 低噪声 LDO (ADP7118×2), SMA 接口, COAX 屏蔽
35	去耦电容	AVDD: 100 pF on-chip + 100 nF off; DVDD: 50 pF + 100 nF; VREF: 200 pF + 1 μ F

6.3 数字与测试

表 18: 数字与测试

#	支撑项	关键内容
36	SPI 从机	读写 ADC 输出寄存器 + 配置寄存器，与模拟接口时序协商
37	数字电平	DVDD 1.8V → FPGA LVCMOS 1.8V；若需 3.3V 则加 level shifter
38	测试模式	bypass mode: CDAC 直出（跳过 SAR），用于 INL/DNL 校准标定
39	扫描链/DFT	可选，便于 debug

6.4 物理验证

表 19: 物理验证

#	项目	工具	判据
40	DRC	Calibre nmDRC	0 错误（含天线规则）
41	LVS	Calibre nmLVS	器件、节点、参数全匹配
42	ERC	Calibre PERC	浮空节点、软连接、latch-up
43	天线效应	Calibre DRC (antenna)	栅极节点天线比 < 规范值
44	DFM	Calibre YieldEnhancer	CMP 密度 20–80%，通孔覆盖 ≥ 1
45	EM/IR drop	Voltus/RedHawk	AVDD IR drop ≤ 50 mV

6.5 文档与签核

表 20: 文档与签核

#	项目	内容
46	设计规范书	全部 corner 目标, 功耗/面积/噪声预算表
47	仿真签核报告	全部 PVT+MC 汇总表, ENOB/SNR/SFDR histogram
48	版图 Review	模拟 lead+ 版图 lead 正式评审纪要
49	Tapeout sign-off	DRC/LVS/ERC/DFM 全通过截图 + 仿真数据附表
50	GDSII 提交	GDSII + LVS 报告 + DRC 报告 + Design Note

7 统计

表 21: 统计

分类	已完成	部分完成	未开始	完成率
一、电路模块 (7)	0	2 (SAR 逻辑, 开关)	5	~10%
二、仿真验证 (15)	2 (TT 全噪, KTC 隔离)	0	13	~13%
三、外围电路 (4)	0	0	4	0%
四、工具链 (4)	1 (仿真器可用)	1 (PDK 待确认)	2	~30%
五、芯片规划 (5)	0	0	5	0%
六、数字测试 (4)	0	1 (输出接口)	3	~10%
七、物理验证 (6)	0	0	6	0%
八、文档签核 (5)	0	3 (MOC+ 报告 + 本清单)	2	~30%
总计 (50)	3	7	40	~13%

8 执行计划

8.1 Phase 1：仿真扫尾（2 周）

目标：完成全部 PVT、MC、系统级仿真，锁定 Pre-Layout 性能指标。

表 22: Phase 1：仿真扫尾（2 周）

#	任务	具体工作	交付物	负责	工时
1.1	TT 全噪瞬态	✓ 已完成：128 点 FFT，ENOB 10.94 bit	CSV 数据	模拟	0d
1.2	PVT 全覆盖	FF/SS/SF/FS×3 温度，10–12 次批量提交	PVT 汇总表	模拟	3d
1.3	电压扫描	±5% (1.71/1.89 V) @TT 27°C	敏感性报告	模拟	1d
1.4	MC mismatch	×200 (TT)，ENOB/DNL/offset 统计	MC 报告 $\mu\pm3\sigma$	模拟	2d
1.5	MC process	×100 (TT)，yield 估算	yield 报告	模拟	1d
1.6	PSRR	AVDD/DVDD 100 mVpp 100 kHz 纹波	PSRR 报告	模拟	0.5d
1.7	INL/DNL	全量程斜坡 200 点瞬态	INL/DNL 曲线	模拟	1d
1.8	CMRR	VCM 偏差 ±100 mV	CMRR 数值	模拟	0.5d
1.9	噪声分解	PSS+PNOISE 折叠 + 比较器 PNOISE	噪声预算表	模拟	1.5d
1.10	阶段报告	汇总全部仿真，Pre-Layout Sign-off	签核报告初稿	模拟	1d
Phase 1 小计				2 周（10 工作日）	

8.2 Phase 2: 外围电路设计 (1–1.5 周)

目标:完成片内 Cascode 镜像、Beta-multiplier 自偏置、POR 原理图及前仿;VREF/VCM/延迟链偏置采用片外方案。

表 23: Phase 2: 外围电路设计 (1–1.5 周)

#	任务	具体工作	交付物	负责	工时
2.1	Cascode 镜像接口	片内 Cascode 电流镜 (1–4× 复制), Ibias_ext Pin 引入 ESD+ 保护	原理图 + 仿真	模拟	1d
2.2	Beta-multiplier	NMOS 对管 +poly 电阻 + 启动电路, PTAT 电流验证, PVT 角	原理图 +PVT 仿真	模拟	2.5d
2.3	2:1 MUX	互补 CMOS 传输门 ×2, SPI reg[0] 控制, MUX 输出至 Cascode 主干	原理图 + 仿真	模拟	0.5d
2.4	POR	VDD 0→1.8V, 阈值 1.4–1.5 V, 迟滞 ≥100 mV, 脉宽 50 μs	原理图 + 瞬态	模拟	2d
2.5	外围集成	Beta-multiplier + MUX + POR 与 ADC 联仿, 两路偏置 (片内/片外) 均验证	全系统前仿报告	模拟	2d
Phase 2 小计				1–1.5 周 (8 工作日)	

8.3 Phase 3: 版图 (5–6 周)

目标：完成全芯片版图设计、PEX 提取及前/后仿真比对。

表 24: Phase 3: 版图 (5–6 周)

#	任务	具体工作	交付物	负责	工时
3.1	CDAC 版图	共质心 +CCM, 12-bit 温度计码 + 二进制, MIM 识别, top metal shield	CDAC GDS+PEX	版图	8d
3.2	比较器版图	4×2 共质心, AZ 电容就近, Guard ring 双环, 防 latch-up	比较器 GDS+PEX	版图	5d
3.3	开关版图	12 组 CMOS 传输门对称走线, 时钟线 GND 屏蔽	开关 GDS+PEX	版图	5d
3.4	数字版图	SAR+DEC+SYNC APR+CTS, max trans 200 ps	数字 GDS+timing	版图/数字	5d
3.5	外围版图	偏置/Buffer/POR 版图, Guard ring, decap	外围 GDS	版图	5d
3.6	Top 拼接	模拟/数字隔离, 电源/地区划分, decap	Top GDS	版图	4d
3.7	CDAC PEX	R+C+CC 提取, 后仿真 $DNL \leq 0.5 \text{ LSB}$	CDAC 后仿报告	模拟	2d
3.8	全芯片 PEX	Calibre xRC 全芯片 R+C+CC (24–48h)	PEX 网表	模拟/版图	2d
3.9	后仿真 TT	PEX 全噪声 TT 角, ENOB 退化 $\leq 0.5 \text{ bit}$	后仿报告	模拟	2d
3.10	后仿真 FF/SS	PEX 全噪声 FF/SS, ENOB $\geq 10.0 \text{ bit}$	后仿报告	模拟	2d
Phase 3 小计					5–6 周

8.4 Phase 4: 后仿真补充 & 物理验证 (2–3 周)

目标：完成后仿真 MC、全 PVT 补充，物理验证全通过。

表 25: Phase 4: 后仿真补充 & 物理验证 (2–3 周)

#	任务	具体工作	交付物	负责	工时
4.1	PEX MC	mismatch×50 采样, ENOB yield 估算	MC 后仿报告	模拟	2d
4.2	PEX 电压扫描	±5% 后仿真验证	敏感性报告	模拟	1d
4.3	DRC	Calibre nmDRC 全芯片, 0 错误	DRC report	版图	3d
4.4	LVS	Calibre nmLVS 全芯片	LVS report	版图	2d
4.5	ERC	Calibre PERC: 浮空/软连接/latch-up	ERC report	版图	1d
4.6	天线效应	Calibre antenna rules 修正	antenna report	版图	1d
4.7	DFM	CMP 密度 20–80%, 通孔覆盖 ≥1	DFM report	版图	1d
4.8	EM/IR drop	Voltus AVDD IR≤50 mV (选做)	IR analysis	模拟	1d
4.9	ESD 定稿	HBM 2 kV/CDM 500 V 方案定稿	ESD 方案文档	模拟	2d
4.10	阶段报告	汇总后仿 + 物理验证数据	Post-Layout Sign-off	模拟	1d
Phase 4 小计					2–3 周

8.5 Phase 5: 签核交付（1 周）


目标：完成全部文档签核、GDSII 导出及提交。

表 26: Phase 5: 签核交付（1 周）

#	任务	具体工作	交付物	负责	工时
5.1	设计规范书	全部 corner 目标、预算表、引脚定义	设计规范书 PDF	模拟	1d
5.2	仿真签核报告	PVT+MC 汇总， ENOB/SNR/SFDR histogram	签核报告 PDF	模拟	2d
5.3	版图 Review	模拟 + 版图 lead 正式评审	评审纪要	全体	0.5d
5.4	Checklist 完结	DRC/LVS/ERC/DFM 截图 + 数据附表签字	checklist PDF	PM	1d
5.5	GDSII 导出	最终 GDSII 导出，与 LVS/DRC 报告打包	GDSII+ 报告包	版图	0.5d
5.6	提交 Foundry	确认 MPW 日期，上传至代工厂平台	提交确认	PM	0.5d
Phase 5 小计				1 周（5 工作日）	

9 甘特图与关键路径

表 27: 甘特图与关键路径



关键里程碑:

- W2: Pre-Layout Sign-off W3: 外围电路冻结 W6: 模块版图完成
- W8: 数字版图交付 W9: 全芯片 PEX 完成 W11: DRC/LVS/ERC/DFM 全通过 W13: GDSII 提交

周次分解:

- **W1–W2:** Phase 1——全部 PVT/MC/系统级仿真。模拟 ×1。**里程碑: Pre-Layout Sign-off Report。**
- **W3:** Phase 2——Cascode 镜像 +Beta-multiplier+MUX+POR 原理图 + 前仿。模拟 ×1。**里程碑: 外围电路冻结。**
- **W4–W9:** Phase 3——CDAC → 比较器 → 开关 → 数字 → Top 拼接推进。版图 ×1 + 模拟 ×1 并行。**里程碑: W6 模块版图完成; W8 数字交付; W9 全芯片 PEX 完成。**
- **W10–W11:** Phase 4——后仿真补充 + 物理验证 (DRC/LVS/ERC/天线/DFM)。模拟 ×1 + 版图 ×1。**里程碑: DRC/LVS/ERC/DFM 全通过。**
- **W12–W13:** Phase 5——文档定稿 +Review→GDSII 导出 → 提交。
- **W13:** 最终里程碑——GDSII 提交代工厂, Tapeout 完成。

10 风险与资源

10.1 关键风险

表 28: 关键风险

风险	等级	缓解措施
MC 仿真机时不足	高	提前申请 Spectre APS+ License 独占时段
PEX 后 ENOB 大幅退化	中	版图阶段边做边提 PEX 迭代，不做完再仿真
自举开关 3.3V 器件不可用	中	立即确认 PDK 中 3.3V 器件可用性；备选 NMOS-only 自举或时钟倍压
CDAC 匹配不满足	低	共质心 +dummy+ 温度计码一般可 $\leq 0.01\%$
流片档期冲突	低	提前确认 MPW 日期（通常 1–2 次/年）

10.2 资源预估

表 29: 资源预估

项目	预估
仿真机时	~100 核 · 天 (PVT + MC + PEX 后仿)
模拟工程师	1 人 (全程)
版图工程师	1 人 (Phase 3 峰值)
数字工程师	0.5 人 (SPI + 数字后端)
总工期	12–14 周 (~3–3.5 个月)

本清单经确认后作为流片进度跟踪依据，各负责人签字生效。

模拟工程师：_____ 项目经理：_____

版图工程师：_____ 日期：_____