

12-bit 50MS/s SAR ADC CAAZ PVT Corner & 噪声分析仿真报告

赵 毅, *Huazhong University of Science and Technology*

TABLE I
仿真条件汇总

参数	设定值
仿真器	Spectre 231 (APS)
分析类型	transient + noise
仿真时长	15 μ s
时钟频率	50 MHz
输入信号	差分正弦, $f_{in} = 61/128 \times 10 \text{ MHz} = 4.765625 \text{ MHz}$
输入幅度	$v_a = 890 \text{ mV}$, 共模 $V_{CM} = 900 \text{ mV}$
采样时间	$t_d = 26.5 \text{ ns}$ (默认); 24.05 ns (对比)

TABLE II
瞬态噪声参数

参数	设定值
noiseifmax	10 GHz
noiseseed	64261112
noisescale	10 (100 $\times$ 噪声功率)
噪声使能器件	I1 (时钟反相器链), I14 (CMOS 采样开关)
errpreset	moderate
cmin	1.23 aF

Abstract—本报告记录了 12-bit 50MS/s SAR ADC (CAAZ 架构) 在 TSMC 18RF 工艺下的 PVT 角仿真结果。共 5 个工艺角 (TT/FF/SS/SF/FS), 包含瞬态噪声仿真 (100 $\times$ 噪声功率) 及无噪声对照实验。报告涵盖 SNR、ENOB、关键模块功耗及噪声分析, 并对比不同采样时间 ($t_d=26.5 \text{ ns}$ vs 24.05 ns) 下的噪声性能差异。

Index Terms—SAR ADC, CAAZ, PVT corner, transient noise, kT/C noise cancellation, ENOB.

I. 仿真条件

A. 电路与工艺

- 电路: 12-bit 50MS/s SAR ADC with CAAZ (Current-Adjusted AutoZeroing)
- 工艺: TSMC 18RF (1P6M, 1.8V)
- 架构特性: Split-sampling CDAC, kT/C noise cancellation,
- 单位电容 $C_F = 5 \text{ fF}$, CDAC 总电容 $\approx 100 \text{ fF}$

TABLE III
5 个 PVT 角定义

Point	Corner	Temp	Sections
1	TT	27 $^{\circ}\text{C}$	tt + tt_res + tt_mim
2	FF	-40 $^{\circ}\text{C}$	ff + ff_res + ff_mim
3	SS	150 $^{\circ}\text{C}$	ss + ss_res + ss_mim
4	SF	27 $^{\circ}\text{C}$	sf + sf_res + sf_mim
5	FS	27 $^{\circ}\text{C}$	fs + fs_res + fs_mim

TABLE IV
各 POINT 完成状态

Point	Corner	Data Size	Elapsed	Errors/Warnings
1	TT	672 MB	15 min	0 err, 6 warn, 16 notices
2	FF	691 MB	16 min	0 err, 1 warn, 9 notices
3	SS	660 MB	15 min	0 err, 1 warn, 9 notices
4	SF	649 MB	15 min	0 err, 1 warn, 9 notices
5	FS	664 MB	15 min	0 err, 1 warn, 9 notices

TABLE V
各工艺角 SNR/ENOB ($t_d = 26.5 \text{ ns}$, 100 $\times$ 噪声)

Corner	SNR (dB)	SNDR (dB)	ENOB (bit)
TT	需在 Virtuoso ADE/MAESTRO GUI 中查看		
FF	同上		
SS	同上		
SF	同上		
FS	同上		

B. 仿真参数

C. 瞬态噪声设置

D. 工艺角定义

II. PVT 角仿真结果

A. 仿真概况

B. SNR & ENOB

C. 功耗分析

D. Preamplifier 功耗说明

预放大器 (Preamplifier) 的功耗测量在 Maestro 表达式中存在设置问题 (ADE-3022 警告: instance name mismatch between schematic and outputs setup), 导致测量结果异常。该数据已被排除, 待修正网表或表达式后补充。

TABLE VI
各工艺角关键模块功耗 (μW)

Corner	Comparator	Switch Array	SR Latch
TT	需在 Virtuoso ADE/MAESTRO GUI 中查看		
FF		同上	
SS		同上	
SF		同上	
FS		同上	

注: Preamp 功耗因 Maestro 表达式设置问题, 数据异常, 未列入。

TABLE VII
无噪声 vs 带噪声 (TT, $t_d = 26.5\text{ ns}$)

Metric	With Noise	Without Noise
SNR (dB)	需在 Maestro GUI 中查看	
SNDR (dB)		同上
ENOB (bit)		同上
Comparator Power (μW)		同上
Switch Array Power (μW)		同上
SR Latch Power (μW)		同上

TABLE VIII
无噪声仿真数据量

仿真	数据量	耗时
td=26.5ns 带噪声 (参考)	672 MB	15 min
td=26.5ns 无噪声	418 MB	9 min

TABLE IX
 $t_d = 24.05\text{ ns}$ 仿真结果 (TT, $100\times$ 噪声)

Metric	$t_d = 26.5\text{ ns}$	$t_d = 24.05\text{ ns}$
SNR (dB)	需在 Maestro GUI 中查看	
SNDR (dB)		同上
ENOB (bit)		同上
Comparator Power (μW)		同上
Switch Array Power (μW)		同上
SR Latch Power (μW)		同上

III. 无噪声对照仿真

A. 实验设计

在 TT corner 下, 移除瞬态噪声参数 (noiseifmax, noiseseed, noisescale, noiseon), 重新运行瞬态仿真, 以评估噪声对性能的影响。

IV. 采样时间对比分析

A. 实验设计

将采样时间 t_d 从 26.5 ns 调整为 24.05 ns (TT corner, $100\times$ 噪声), 评估 CAAZ 电路在不同采样时间下的噪声抑制效果。

B. 噪声功率削减分析

基于 $t_d = 26.5\text{ ns}$ 和 $t_d = 24.05\text{ ns}$ 的 SNR 差异, 计算噪声功率相对变化:

TABLE X
TD=24.05ns 仿真数据量

仿真	数据量	耗时
td=24.05ns 带噪声	547 MB	12 min
td=24.05ns 无噪声	412 MB	9 min

$$\Delta\text{SNR} = \text{SNR}_{24.05} - \text{SNR}_{26.5} \quad [\text{dB}] \quad (1)$$

$$\text{Noise Power Ratio} = 10^{-\Delta\text{SNR}/10} \quad (2)$$

$$\text{噪声功率削减因子} = \frac{P_{n,26.5}}{P_{n,24.05}}$$

V. 综合分析

A. PVT 稳健性

5 个工艺角全部顺利完成 (0 错误), 各角数据量约 650-690 MB, 仿真耗时约 15 分钟。无噪声仿真 ($t_d=26.5\text{ ns}$) 数据量 418 MB 相比带噪声 (672 MB) 减少约 38%, 因无需计算噪声贡献, 仿真速度提升约 40%。

B. 噪声抑制效果

CAAZ 电路仅对采样开关 (I14) 和时钟链 (I1) 引入的 kT/C 噪声有抑制效果。关闭噪声后, 系统热噪声基底下降, SNR/ENOB 提升预计... (具体数值需在 Maestro GUI 中查看表达式结果)

C. t_d 对噪声抑制的影响

更长的采样时间提供更充分的噪声消除, 但也会影响 SAR 逻辑的可用转换时间。 $t_d=24.05\text{ ns}$ vs 26.5 ns 的噪声对比需在 Maestro 中查看 SNR 结果后计算。

VI. 结论

已完成 TSMC 18RF 工艺下 12-bit 50MS/s SAR ADC 的 PVT 仿真 (5 角)、无噪声对照仿真及采样时间对比仿真。全部 8 组仿真均成功完成 (0 errors), 总数据量 4.7 GB。具体 SNR/ENOB/功耗数据需在 Virtuoso ADE/MAESTRO GUI 中查看表达式计算结果。