

16 位分段 SAR ADC 物理失配与片上自校准 完整重做实验及工程再验证报告

当前 RTL P/N 递归校准、22 次 SRM、Q8 重构、512 芯片 Monte Carlo、FFT 与
DNL/INL

实验版本：3.0 工程版本：v3.11.0-physical-cdac-revalidation

正式样本：512 个物理电容芯片，主动态 FFT 长度 8192 点

证据等级：行为级 L2 + Vivado 2018.3 XSIM RTL 回归

证据边界：不是 PDK、AMS、PVT、PEX 或硅片签核

2026 年 7 月 29 日

摘要

本报告针对用户提出的核心疑问重新建立证据链：在不加入采样噪声、正常比较器噪声、参考噪声和建立误差的情况下，当前工程文件夹中的片上前台自校准是否能抑制物理电容失配；理想 16 位转换是否能够达到约 98.08 dB 的量化极限；关闭 SRM 时性能下降究竟来自额外噪声还是未估计的转换残差；以及当前 RTL 在 FPGA 和 ASIC 实现前还存在哪些风险。

本轮不再直接扰动最终数字权重，而是从归档 MATLAB 中的 6 + 4 + 5 + 5 分段 CDAC 结构出发，对位电容、桥接电容、节点寄生和比较器输入电容进行物理层抽样，再求解四节点电容矩阵获得 20 个有效判决权重。单位电容中心为 8 fF，单位电容相对失配标准差为 1.2%，并按面积律 $\sigma_C/C = \sigma_u/\sqrt{N}$ 缩放；节点寄生和比较器输入电容采用项目 MATLAB 的 2% 假设。必须强调：这些数值是项目假设，不是工艺厂 PDK 签核值。

理想门限首先得到均匀 16 位量化器 SNDR 为 98.079 dB。对无物理失配的分段 CDAC，完全不注入 SRM 残差时为 95.087 dB；注入精确物理残差后恢复为 98.079 dB；使用当前 LUT 的确定性期望计数为 98.045 dB；使用真实 22 次二项分布判决的随机 SRM 中位数为 97.145 dB。由此可证，“不开 SRM 下降”不是脚本偷偷打开了普通转换噪声，而是冗余 20 判决后仍有亚码残差没有被估计；有限 22 次 SRM 本身则引入约 0.9 dB 的统计估计代价。

正式实验完成 512/512 个物理芯片。标称权重解码的满幅 SNDR 中位数约 58.33 dB，而当前 RTL 等效前台校准后达到 95.256 dB；在 -1.72 dBFS 回退输入下达到 93.577 dB。当前校准将增益对齐后的权重 RMS 误差中位数从 13.089 LSB 降低到 0.200 LSB，并把缺码中位数从 991 降至 0。然而满幅最差样本仍因总权重增益偏高而饱和，SNDR 最低为 55.619 dB。为区分“相对权重校准”与“满幅余量管理”，本轮新增不使用物理真值的单边余量保护候选：仅当校准权重总和超过标称总和时缩小，不允许主动放大。该候选把满幅最差值提升到 93.129 dB，并使 512/512 样本均超过 90 dB；它不改善回退条件下的相对权重误差，因此不能被误称为新的校准算法。

总判定

在本报告明确的物理失配假设与零普通转换噪声条件下，当前工程中的 P/N 递归前台校准能够显著消除由 CDAC 失配引起的静态和动态误差；它是有效的算法基线。当前证据支持“行为级算法有效”，不支持“完整复现论文芯片”或“可直接流片签核”。论文中的 2-bit flash 首判、split-sampling、VCM/AZ 时序、开关注入、参考建立和晶体管噪声仍未进入本 Python 链路。

关键词：SAR ADC；分段 CDAC；物理电容失配；前台自校准；P/N 失调消除；SRM；Q8；FFT；DNL；INL

目录

摘要	I
第一章 任务、证据层级与验收定义	1
1.1 本轮任务的工程化解释	1
1.2 证据层级	1
1.3 验收门限	1
第二章 论文算法原理与项目实现边界	2
2.1 论文芯片的总体链路	2
2.2 P/N 双方向权重测量	2
2.3 递归参考与高位保护	3
2.4 SS 与 SRM 为何能缩短校准时间	3
第三章 固定点、SRM 与正常转换数学模型	4
3.1 Q8 权重合同	4
3.2 正常 SAR 判决与物理残差	4
3.3 22 次 SRM 统计估计	4
3.4 为什么关闭 SRM 仍会下降	5
第四章 物理 CDAC 失配模型	6
4.1 拓扑与参数来源	6
4.2 面积律抽样	6
4.3 四节点电容矩阵求解	6
第五章 实验设计与可重复性	7
5.1 五类原始路径与一个新增保护路径	7
5.2 动态条件	7
5.3 静态条件	7
5.4 扫描设计	7
5.5 可重复性证据	7
第六章 正式结果：动态性能	8
6.1 512 芯片总体统计	8
6.2 通过率与尾部	9
第七章 正式结果：静态线性	12
第八章 失配强度与输入幅度扫描	13
8.1 单位电容失配扫描	13
8.2 输入幅度扫描	14
第九章 RTL、Testbench 与编译验证	15

9.1 当前核心 RTL 评价	15
9.2 XSIM 实测结果	15
9.3 综合与 FPGA/ASIC 风险	15
第十章 与论文完整复现的差距	16
10.1 已复现	16
10.2 尚未复现	16
10.3 复现距离的技术判断	16
第十一章 文件组织、操作记录与维护说明	17
11.1 本轮新增与修改	17
11.2 标准复现命令	18
11.3 版本管理原则	18
第十二章 最终结论与下一步	19
12.1 回答核心问题	19
12.2 需要保持克制的结论	19
12.3 建议的工程路线	19
附录 A 指标定义	20
附录 B 已知限制清单	21
附录 C 参考文献	22

第1章 任务、证据层级与验收定义

1.1 本轮任务的工程化解释

本轮“完整重做”不是重复运行旧脚本，而是修正三个会改变结论的实验混淆：

1. 将理想 16 位量化极限、分段 CDAC 残差和 22 次 SRM 统计误差分开；
2. 将满幅饱和测试和回退输入下的相对线性测试分开；
3. 将当前 RTL 算法、物理真值上限和分析候选分开，禁止把 oracle 权重写回当成校准成功。

1.2 证据层级

表 1.1: 本报告采用的证据层级

层级	本轮证据	能够支持的结论
L0 文档	论文、学位论文、RTL 注释、固定点合同	算法意图与接口定义
L1 单元	11 个 Python 测试、4 个 XSIM testbench	函数与 RTL 局部行为一致
L2 系统行为	物理 CDAC 求解、完整 SAR 判决、SRM、Q8、512 芯片 FFT 和 Ramp	静态失配条件下的算法有效性
L3 AMS/电路	本轮未执行	开关、VCM、AZ、flash、参考建立与噪声闭环
L4 硅片	论文测量，不是本地工程测量	论文芯片性能，不可转嫁为本工程签核

禁止越界的结论

行为模型中得到 95 dB 附近 SNDR, 不等价于 FPGA 板级或 ASIC 硅片必然达到该数值。FPGA 只能验证数字逻辑；ASIC 还需 AMS、PVT、PEX、时钟、CDC、复位、DFT、功耗和时序签核。

1.3 验收门限

理想满幅 N 位 ADC 仅含均匀量化误差时，经典近似为

$$\text{SNDR}_q \approx 6.02N + 1.76 \text{ dB}. \quad (1.1)$$

当 $N = 16$ 时得到 98.08 dB。本轮将 97.9 dB 设为理想算术闭合门限，要求直接量化器、精确物理残差和确定性 SRM 路径均通过。随机 22 次 SRM 作为当前硬件统计实现单独报告，不强制达到确定性极限。

第2章 论文算法原理与项目实施边界

2.1 论文芯片的总体链路

Huang 等人的 16 位 5 MS/s ADC 使用约 20 pF 采样电容网络、1 pF 小 CDAC、2-bit flash、两级 AZ 预放大器、异步 SAR 逻辑、校准逻辑和 SRM 计数器 [1, 2]。20 个 CDAC 判决用于实现 16 位分辨率和冗余；flash 先粗量化两位以压缩后续 DAC 顶板摆幅，剩余 18 位由异步 SAR 完成。6 位 LSB 段在正常转换中参与 bit cycling，在前台校准时复用为参考 DAC 测量 14 个高位。




图 2.1: 论文机制与本工程数字核心的逻辑关系。SS、flash 和模拟时序尚未在本地 Python 模型中实现。

2.2 P/N 双方向权重测量

论文对第 k 位的正、负方向测量可写为

$$D_{k,+} = W_k + V_{os} + n_+, \quad (2.1)$$

$$D_{k,-} = -W_k + V_{os} + n_-. \quad (2.2)$$

两方向相减并除以 2:

$$\widehat{W}_k = \frac{D_{k,+} - D_{k,-}}{2} = W_k + \frac{n_+ - n_-}{2}. \quad (2.3)$$

静态失调 V_{os} 被一阶消除。当前 `rtl/sar_calib_ctrl_serial.sv` 在 P/N 状态中采用相反比较极性，把两次结果都编码为正幅值，最终执行

$$\widehat{W}_k = \text{operatorname{round}} \left[\frac{1}{2L} \sum_{\ell=0}^{L-1} \left(M_{k,+}^{(\ell)} + M_{k,-}^{(\ell)} \right) \right], \quad L = 32. \quad (2.4)$$

因此一次 `AVG_LOOPS` 包含一个 P/N 对，物理上有 64 次方向测量；若两次噪声独立同分布，最终标准差缩小为原来的 1/8。这与学位论文式 (4.17)–(4.19) 的含义一致。

2.3 递归参考与高位保护

校准从 bit 6 开始, bit 0–5 以 $256 \cdot 2^i$ 的 Q8 标称值作为可信参考。每完成一个高位, 结果写入 shadow RAM, 并参与下一位的参考 DAC 搜索。因此误差沿递归链传播, 低位参考精度、比较器噪声和定点舍入都会影响高位。

对 bit 18 和 bit 19, 论文因为正常转换中的 2-bit flash 在校准时不可用而采用特殊切换, 将顶板摆幅限制到约 $\pm W_{17}$ 。当前 RTL 的保护逻辑为: 校准 bit 18 时强制 bit 17, 校准 bit 19 时强制 bit 17 和 bit 18, 并在数字测量值中补回对应权重。这一逻辑在本轮 Python 模型中逐位镜像。

2.4 SS 与 SRM 为何能缩短校准时间

论文报告短接输入噪声由 $111 \mu\text{V}_{\text{rms}}$ 降低到 $38 \mu\text{V}_{\text{rms}}$ 。均值估计方差与 σ^2/N 成正比, 因此达到相同测量方差所需样本数比例近似为

$$\frac{N_{\text{off}}}{N_{\text{on}}} \approx \left(\frac{111}{38} \right)^2 \approx 8.53, \quad (2.5)$$

与论文所述约 10 倍平均时间改善一致。论文 Fig.16 中, 开启 SS+SRM、平均时间 64 时约得到 94 dB 平均 SNDR、108 dBc 平均 SFDR 和高于 100 dBc 的 3σ 下界。

本项目与论文的距离

当前 RTL 实现的是权重测量控制、22 次计数到 Q8 残差、以及数字重构。它没有实现 Cs/CDAC 同时采样 VCM、AZ 网络、2-bit flash 首判、 $\phi_{s,dc}$ 阻尼开关或异步模拟时序。因此, 本轮能验证数字算法对给定物理权重和比较结果的处理, 不能验证论文完整前端。

第3章 固定点、SRM 与正常转换数学模型

3.1 Q8 权重合同

工程统一规定 $2^8 = 256$ 对应 1 个最终输出码 LSB。原始判决 $b_i \in \{0, 1\}$ 映射为符号 $s_i = 2b_i - 1$ ，重构为

$$S = \sum_{i=0}^{19} s_i \widehat{W}_i, \quad (3.1)$$

$$U = (S \gg 1) + \widehat{R}_{\text{SRM}}, \quad (3.2)$$

$$D_{\text{out}} = \text{sat}_{16} [(U + 2^7) \gg 8]. \quad (3.3)$$

其中 $\gg 1$ 来自差分 $+W_i/-W_i$ 动态范围到单端有符号码域的换算，SRM 残差必须在去除 Q8 小数位之前加入。当前舍入对负数不是严格对称的 round-to-nearest-even，但 Python 与 RTL 保持位精确一致。

3.2 正常 SAR 判决与物理残差

给定目标输入码 x ，模拟目标为 $T = 2x \cdot 256$ 。从高位到低位依次比较

$$b_i = \mathbb{I}[T - S_{i+1} + o_c + n_c \geq 0], \quad S_i = S_{i+1} + (2b_i - 1)W_i. \quad (3.4)$$

本轮主实验令普通采样噪声 $n_s = 0$ 、正常比较器噪声 $n_c = 0$ 、正常比较器失调 $o_c = 0$ 、参考增益噪声和建立误差均为 0。完成 20 次判决后的真实单端残差为

$$R_{\text{phys}} = \frac{T - S_0}{2}. \quad (3.5)$$

3.3 22 次 SRM 统计估计

SRM 阶段保持 DAC 不动，对同一个残差进行 22 次二值比较。若 SRM 比较噪声标准差为 $\sigma_R = 0.5$ 输出 LSB，则

$$p = \Phi\left(\frac{R_{\text{phys}}}{\sigma_R}\right), \quad (3.6)$$

$$C \sim \text{Binomial}(22, p), \quad (3.7)$$

$$\widehat{R}_{Q8} = \text{round}\left[0.5\Phi^{-1}\left(\frac{C+0.5}{23}\right)2^8\right]. \quad (3.8)$$

RTL LUT 共有 23 项，端点采用半计数修正避免 $\Phi^{-1}(0)$ 与 $\Phi^{-1}(1)$ 发散。静态 DNL/INL 若直接使用随机计数，会把随机空码误报为传输缺码，因此静态实验采用 $C = \text{round}(22p)$ ；动态 FFT 则保留真实二项分布采样。

3.4 为什么关闭 SRM 仍会下降

理想门限结果见表3.1。

表 3.1: 零普通转换噪声下的理想算术门限

路径	SNDR/dB	解释
直接均匀 16 位量化	98.079	理论参考
分段 CDAC、无 SRM	95.087	20 次冗余判决后的残差未估计
分段 CDAC、精确物理残差	98.079	模型闭合上限
分段 CDAC、确定性 SRM LUT	98.045	LUT 量化, 不含随机计数
分段 CDAC、随机 22 次 SRM	97.145	当前硬件有限样本统计代价

问题修复结论

先前“不开 SRM 下降是否因为开了噪声”的疑问已通过四条独立基线回答：普通转换噪声全部为 0；精确物理残差恢复 98.079 dB，证明 SAR 判决和 Q8 重构闭合；无 SRM 仅为 95.087 dB，说明下降来自未补偿残差；随机 SRM 约 97.145 dB，其剩余差距来自 22 次有限统计，而不是采样或正常比较器噪声。

第4章 物理 CDAC 失配模型

4.1 拓扑与参数来源

物理模型来自archive/deleted-in-039c478/matlab/cap_array_calib_16b.m 中的 $6+4+5+5$ 分段结构。四段单位数分别为

$$\{1, 2, 4, 8, 16, 32\}, \quad \{2, 4, 8, 16\}, \quad \{2, 2, 4, 8, 16\}, \quad \{8, 8, 16, 32, 64\}, \quad (4.1)$$

相邻段桥接电容为 $\{4, 4, 12\}C_u$ 。 $C_u = 8 \text{ fF}$ ，每个节点寄生标称 $0.05C_u$ ，末节点另接 5 fF 比较器输入电容。

4.2 面积律抽样

对由 N 个单位电容组成的元件，采用

$$\frac{\sigma_C}{C} = \frac{\sigma_u}{\sqrt{N}}, \quad \sigma_u = 1.2\%. \quad (4.2)$$

位电容和桥电容均先抽样，再求有效权重；没有对最终权重直接乘一个任意 3% 随机数。512 颗芯片的实际位电容相对误差 RMS 中位数为 0.557%，有效权重相对误差 RMS 中位数为 0.696%，有效权重最大绝对相对误差中位数为 1.665%。

4.3 四节点电容矩阵求解

令节点电压向量为 $\mathbf{v}$ ，注入电荷为 $\mathbf{q}$ ，则

$$\mathbf{C}\mathbf{v} = \mathbf{q}. \quad (4.3)$$

$\mathbf{C}$ 的对角项为该段位电容总和、相邻桥电容、节点寄生及末节点比较器电容之和；相邻非对角项为桥电容负值。逐个 bit 连接 V_{ref} 形成电荷矩阵，解得末节点电压即该 bit 的有效模拟权重。最后以无失配物理 bit 0 电压为 1 LSB，将电压映射到 Q8。

失配数字的含义

1.2% 是 8 fF 单位电容的 RMS 中心，不是每个最终 bit 权重均有 1.2% 或 3% 误差。大电容按 $1/\sqrt{N}$ 减小局部失配，但桥接网络、寄生和相关传播会重新塑造有效权重误差。本报告不将该中心解释为 180 nm 工艺的普适常数。

第5章 实验设计与可重复性

5.1 五类原始路径与一个新增保护路径

表 5.1: 解码器路径及其用途

路径	权重来源与用途	是否可作为当前实现
NOMINAL_SRM	标称权重, 观察未校准物理失配	是, 未校准基线
CAL_CURRENT_SRM	当前 RTL 等效 P/N 递归校准, 32 个 P/N 对	是, 核心结论
CAL_SUM_NORM_SRM	校准权重总和对称缩放到标称总和	否, 分析候选
CAL_HEADROOM_GUARD_SRM	仅当总和过大时缩小, 禁止放大	否, 分析候选
CAL_ZERO_COMP_ERROR_SRM	校准比较失调和噪声置零	否, 因果消融
ORACLE_SRM	直接使用物理求解权重	否, 仅作参考

5.2 动态条件

主实验每颗芯片采用 8192 点相干正弦。满幅幅度为 32766.5 码, 用于验证理想 16 位门限和 rail 饱和; 回退幅度为 26868.94 码, 即约 -1.72 dBFS, 用于排除 rail clipping 后观察相对权重线性。两者均保留随机 22 次 SRM, 且普通转换噪声全部关闭。

5.3 静态条件

全 16 位 Ramp 覆盖 65536 个输入码, 每码 2 个采样点。静态 SRM 采用确定性期望计数, 计算 DNL、INL、缺码、相对 oracle 的仿射对齐码误差。DNL 和 INL 依据有效码宽归一化; oracle 路径在该离散行为模型中为 0, 表示分析算法基准, 不代表实际硅片零 DNL/INL。

5.4 扫描设计

失配扫描覆盖单位电容 $\sigma_u = 0, 0.5, 1.0, 1.2, 1.5, 2.0, 3.0\%$, 每点 128 颗芯片, 动态幅度使用回退条件。幅度扫描覆盖 0.70, 0.82, 0.90, 0.95, 0.99995 满幅比例, 共 128 颗芯片。所有对比使用相同物理芯片和稳定 SeedSequence, 只改变目标变量。

5.5 可重复性证据

两次独立 8 芯片回放对 per_chip_main_metrics.csv、物理参数、失配扫描、幅度扫描和 summary.json 共 7 个文件进行 SHA-256 比较, 全部逐字节一致; 正式 512 芯片结果的前 8 颗也与回放逐行一致。所有 512 个主任务、896 个失配扫描任务和 128 个幅度任务均完成, stderr 为空。

第6章 正式结果：动态性能

6.1 512 芯片总体统计

表 6.1: 512 芯片动态结果。满幅最大饱和率为逐芯片最大值。

解码器	满幅中位	满幅 P5	满幅最差	回退中位	满幅 SFDR 中位	最大饱和/%
标称权重 +SRM	58.327	53.430	49.759	56.525	63.286	4.61
当前校准 +SRM	95.256	94.067	55.619	93.577	112.421	7.18
对称总和归一化	95.282	93.788	88.843	93.640	112.066	1.43
单边余量保护	95.277	94.309	93.129	93.577	112.455	0.74
零校准比较误差	92.621	90.182	52.389	90.936	105.375	8.39
物理权重上限	97.139	97.033	96.943	95.428	123.241	0.00




图 6.1: 512 芯片主结果。误差棒为 P5-P95。权重和 Ramp 误差经过增益或仿射对齐。

未校准标称权重的满幅 SNDR 中位数约 58.33 dB，表明约 0.7% RMS 的有效权重误差足以严重破坏 16 位线性。当前校准把中位数恢复到 95.256 dB，接近随机 SRM 物理权重上限 97.14 dB；剩余约 1.9 dB 差距主要由有限校准测量误差和 Q8 写回引起。

6.2 通过率与尾部

表 6.2: 关键 SNDR 门限通过数

路径	满幅 ≥ 90	满幅 ≥ 94	满幅 ≥ 95	回退 ≥ 94
当前校准 +SRM	504/512	491/512	357/512	75/512
对称总和归一化	510/512	477/512	346/512	116/512
单边余量保护	512/512	499/512	364/512	74/512

当前校准有 504/512 颗满幅超过 90 dB，8 颗因总权重增益略高发生 rail 饱和。对称总和归一化能修复这些低比例芯片，但当校准总和偏低时会主动放大，产生新饱和，导致满幅 ≥ 94 通过数从 491 降到 477。该现象证明“全局归一化”不能无条件加入 RTL。

单边余量保护定义为

$$g_{guard} = \min \left(1, \frac{\sum_i W_{i,nom}}{\sum_i \widehat{W}_i} \right), \quad W_{i,guard} = g_{guard} \widehat{W}_i. \quad (6.1)$$

全局缩放不改变理想非饱和波形的 SNDR，却能避免过增益触碰 rail。该候选使 512/512 颗满幅均超过 90 dB、499/512 超过 94 dB，最差值达到 93.129 dB。

表 6.3: 当前校准最差 10 颗满幅芯片及两种增益候选

chip	当前 SNDR	当前饱和/%	对称归一 SNDR	单边保护 SNDR	保护后饱和/%	保护比例
128	55.619	7.18	95.138	95.138	0.05	0.993624
161	55.790	7.12	95.478	95.478	0.00	0.993697
315	60.007	5.83	95.655	95.655	0.01	0.995788
14	65.856	4.42	95.989	95.989	0.00	0.997550
84	66.218	4.37	95.124	95.124	0.00	0.997541
462	66.788	4.25	95.339	95.339	0.00	0.997729
257	70.700	3.54	95.636	95.636	0.00	0.998393
470	85.160	1.75	94.919	94.919	0.74	0.999694
334	93.129	0.00	90.010	93.129	0.00	1.000000
422	93.273	0.00	93.528	93.273	0.00	1.000000

单边保护不能解决什么

它只处理满幅增益余量，不改变 bit 间相对权重，也不提高回退输入 SNDR。其回退中位数仍为 93.577 dB。因此该候选的准确命名应是“数字输出余量保护”，不是“更精确的电容校准”。进入 RTL 前还需确定系统允许的满量程定义、增益标定接口和饱和策略。

第7章 正式结果：静态线性

表 7.1: 确定性全范围 Ramp 静态结果

解码器	DNL min 中位	DNL max 中位	INL min 中位	INL max 中位	缺码中位	缺码最大
标称权重 +SRM	-1.000	2.998	-68.698	68.697	991	2501
当前校准 +SRM	-0.509	0.968	-1.000	0.993	0	30
对称总和归一化	-0.500	1.000	-0.990	0.998	0	30
单边余量保护	-0.509	0.968	-1.000	0.992	0	30
零校准比较误差	-0.516	0.978	-1.619	1.627	0	123
物理权重上限	0.000	0.000	0.000	0.000	0	0




图 7.1: 确定性全范围静态传输。随机 SRM 计数未用于 DNL/INL，以免将统计空码当作结构缺码。

当前校准后 DNL 最大值中位数为 0.968 LSB，INL 最大值中位数为 0.993 LSB，缺码中位数为 0；最坏缺码仍有 30 个。与论文测得校准后 INL 约 $-0.9/+0.9$ LSB 相比，本模型中位数接近，但最坏尾部和测量方法不同，不能直接声称复现论文硅片结果。

当前校准的增益对齐权重 RMS 误差中位数仅 0.200 LSB，而 Ramp 相对 oracle 的仿射对齐码 RMS 误差中位数约 0.451 LSB。后者还包含 Q8 取整、SRM LUT 离散和输出舍入，因此不应要求与权重 RMS 完全相等。

第8章 失配强度与输入幅度扫描

8.1 单位电容失配扫描

表 8.1: -1.72 dBFS 条件下的 SNDR 中位数随单位电容失配变化

$\sigma_u/\%$	标称权重	当前校准	单边保护	物理权重上限
0.0	95.387	93.768	93.768	95.434
0.5	64.172	93.586	93.586	95.436
1.0	58.142	93.572	93.572	95.435
1.2	56.561	93.572	93.582	95.428
1.5	54.617	93.582	93.591	95.421
2.0	52.112	93.544	93.544	95.429
3.0	48.585	93.464	93.459	95.421




图 8.1: 128 芯片/失配点的回退输入扫描。普通转换噪声关闭。

在 $\sigma_u = 0$ 时，标称权重已经正确，当前校准反而因有限 32 个 P/N 对和校准比较器误差从约 95.39 dB 降至 93.77 dB。这不是校准逻辑失败，而是“没有失配时仍执行有噪测量”的必然代价。随着失配增大，未校准路径从 64.17 dB (0.5%) 降到 48.58 dB (3%)，当前校准仍维持约 93.46 dB。这说明当前算法对所扫描的静态物理失配具有强鲁棒性，但也提示实际芯片可考虑校准旁路或质量门控。

8.2 输入幅度扫描

表 8.2: SNDR 中位数随输入幅度变化

满幅比例	标称权重	当前校准	单边保护	物理权重上限
0.70000	54.542	92.150	92.150	94.032
0.82000	56.556	93.571	93.571	95.428
0.90000	57.683	94.388	94.388	96.223
0.95000	57.806	94.765	94.765	96.676
0.99995	58.353	95.235	95.272	97.160




图 8.2: 128 芯片幅度扫描。接近满幅时同时观察 SNDR 和饱和率。

从 0.70 到 0.95 满幅，当前校准与单边保护几乎重合，证明全局缩放不改变非饱和相对线性。仅在 0.99995 满幅附近，未校准和少量当前校准样本出现 rail clipping；单边保护将极端尾部压回正常范围。

第9章 RTL、Testbench 与编译验证

9.1 当前核心 RTL 评价

表 9.1: 核心 RTL 职责与本轮结论

文件	评价
rtl/sar_calib_ctrl_serial.sv	实现 bit 6–19 递归 P/N 测量、32 次平均、串行累加、shadow 权重更新和 bit 18/19 保护，是本项目片上校准权威实现。
rtl/srm_residue_estimator.sv	实现 22 次 decision 计数和 23 项 Q8 逆正态 LUT，参数保护清楚；只能用于 22 次/Q8 合同。
rtl/sar_reconstruction.sv	实现 20 权重 $\pm$ 求和、差分除 2、SRM 注入、Q8 舍入和 16 位饱和；复位后高位权重为 0，系统必须在正常转换前完成权重加载。

9.2 XSIM 实测结果

本轮使用 Vivado 2018.3 命令行 XSIM 重新编译、展开和运行四个 testbench，结果全部 PASS：

- tb_sar_recon_binary_norm.sv: 49 项检查，0 失败；
- tb_recon_q8_split_weights.sv: 17 项检查，0 失败；
- tb_srm_residue_estimator.sv: 17 项检查，0 失败；
- tb_gain_comp_check_lsb.sv: 5 次 Monte Carlo 全部通过，最坏残差 0.4937 LSB，门限 0.5 LSB。

Python 回归共 11 项，全部通过。测试覆盖物理求解标称闭合、面积律、稳定随机数、理想算术门限、SRM 统计边界、总和归一化、单边保护以及已知 tail 芯片 128。

9.3 综合与 FPGA/ASIC 风险

已有 Vivado 综合记录显示 synth_design completed successfully, 0 errors, 并生成 sar_reconstruction.dcp。但约束日志含 No constraints selected for write 及 Critical Warnings，意味着该结果只证明逻辑可综合，不等价于完整板级时序闭合。

FPGA/ASIC 前必须关闭的项目

1. 比较器输出进入数字时钟域的同步、亚稳态概率和 decision-valid 握手；
2. 校准模式与正常异步 SAR、flash、SRM 对 CDAC 控制权的互斥仲裁；
3. 校准完成/权重有效门控，禁止复位后高位权重为 0 时正常输出；
4. 完整时钟、I/O delay、false path 和 multicycle 约束；
5. ASIC reset、存储实现、DFT、功耗、PVT、门级 SDF 和 AMS 联合仿真；
6. 单边余量保护若进入 RTL，需要明确量程校准政策和定点乘法实现。

第 10 章 与论文完整复现的差距

10.1 已复现

本工程已经行为级复现：20 个有符号冗余判决、6 位低位参考、bit 6–19 递归权重测量、P/N 失调抵消、32 个 P/N 平均循环、bit 18/19 保护、22 次 SRM 计数、逆正态 Q8 LUT、加权重构、16 位饱和、动态 FFT 和全范围 DNL/INL。

10.2 尚未复现

1. **split-sampling 与 VCM 时序**：Python 以目标有符号码直接进入 CDAC SAR，未模拟 C_s 、CDAC 和 flash 同步跟踪、顶板断开、 C_s 返回跟踪以及输入共模采样。用户提出的“VCM 切换一开始的一次”属于此缺口。
2. **2-bit flash 首判**：模型使用 20 权重直接搜索，没有把 flash 码作为前两位粗量化和顶板摆幅压缩状态机。
3. **AZ 与模拟噪声**：未模拟预放大器 AZ 采样、宽带噪声混叠、 $f_{c,az}$ 和 T_{SRM} 频率响应；SRM 噪声仅是行为级高斯比较模型。
4. **开关非理想**： $R_{on}(V_{in})$ 、电荷注入、clock feedthrough、参考记忆、建立、kickback 和动态失真均未进入本轮零普通噪声实验。
5. **工艺统计**：失配中心来自项目 MATLAB，不是 180 nm PDK 模型，也未包含布局相关梯度、邻近、共心布局或寄生提取相关性。

10.3 复现距离的技术判断

若将“论文数字算法”定义为权重校准、SRM 估计和重构，本项目已达到可执行行为基线并有 RTL 单元回归；若将“完整论文 ADC”定义为采样、flash、AZ、异步时序、模拟前端、PVT 和测量性能，则仍处于 L2 系统行为阶段。合理的下一阶段不是继续堆代理 SNDR，而是建立 AMS/Verilog-A 顶层，把论文 Fig.6 时序逐相位实现，并使真实比较器输出驱动现有 RTL。

第 11 章 文件组织、操作记录与维护说明

11.1 本轮新增与修改

文件	用途
analysis/physical_cdac_mismatch_20260729/run_revalidation.py	v3 正式实验入口、理想门限、512 芯片、扫描、绘图与 JSON 汇总
analysis/physical_cdac_mismatch_20260729/revalidation_spec.yml	冻结架构、物理中心、样本数、解码器和必过门限
analysis/physical_cdac_mismatch_20260729/test_revalidation.py	新增理想残差、稳定回放、对称归一和单边保护回归
analysis/physical_cdac_mismatch_20260729/report_revalidation/generate_report_assets.py	从正式 CSV/JSON 生成 LaTeX 宏与表格
analysis/physical_cdac_mismatch_20260729/report_revalidation/physical_cdac_revalidation_cn.tex	本详细中文报告源文件
analysis/physical_cdac_mismatch_20260729/outputs_revalidation/summary.json	完整配置、统计、证据边界和实验状态
analysis/physical_cdac_mismatch_20260729/outputs_revalidation/per_chip_main_metrics.csv	512 芯片乘 6 路径，共 3072 条主记录
analysis/physical_cdac_mismatch_20260729/outputs_revalidation/per_chip_physical_metrics.csv	逐芯片物理电容与有效权重统计
analysis/physical_cdac_mismatch_20260729/outputs_revalidation/per_chip_sigma_metrics.csv	7 个失配点乘 128 芯片的逐点结果
analysis/physical_cdac_mismatch_20260729/outputs_revalidation/per_chip_amplitude_metrics.csv	5 个幅度点乘 128 芯片的逐点结果

对称总和归一化的 v2 中间结果没有删除，已归档到 `archive/assumption_stress_tests/revalidation_v2_symmetric_sum_20260729/`，用于追溯“修复旧 tail 却产生新 tail”的原因。

11.2 标准复现命令

PowerShell 复现

```
$py = "$HOME\Desktop\ADCToolbox_EVAL_20260728\envs"
$py = Join-Path $py "upstream-main\Scripts\python.exe"
& $py -m pytest analysis\physical_cdac_mismatch_20260729\test_physical_cdac.py `
    analysis\physical_cdac_mismatch_20260729\test_revalidation.py -q
& $py analysis\physical_cdac_mismatch_20260729\run_revalidation.py `
    --chips 512 --sensitivity-chips 128 --amplitude-chips 128 --workers 6
powershell -ExecutionPolicy Bypass -File scripts\run_all_xsim.ps1
```

11.3 版本管理原则

核心 RTL 未因分析候选而修改。任何未来把单边余量保护引入 RTL 的工作都必须新建接口合同、TB 和版本条目，不能静默替换当前重构逻辑。所有正式输出附 SHA-256 清单；Git 提交应包含源码、正式 CSV/JSON、图、PDF 报告、MOC、VERSION、CHANGELOG 和交付包，不包含 `sim_work/`、缓存或临时回放目录。

第 12 章 最终结论与下一步

12.1 回答核心问题

当前自校准是否能消除失配影响

能。在 $6 + 4 + 5 + 5$ 物理 CDAC、单位电容 1.2% RMS 中心、零普通转换噪声的 512 芯片实验中，未校准满幅 SNDR 中位数约 58.33 dB，当前 RTL 等效校准后为 95.256 dB；缺码中位数由 991 降到 0，INL 最大值中位数约 0.993 LSB。失配扫描到 3% 时，校准后回退 SNDR 中位数仍约 93.46 dB。因此对本模型定义的静态物理失配，校准是有效的。

12.2 需要保持克制的结论

当前校准不是无代价的：在零物理失配时，有噪校准会比直接使用标称权重低约 1.6 dB；满幅极端样本存在总权重增益引起的 rail clipping；静态最坏样本仍有 30 个缺码。单边余量保护解决的是饱和和 tail，不解决相对权重或模拟前端误差。

12.3 建议的工程路线

1. 保持现有三块核心 RTL 为算法基线，不把分析候选直接合入；
2. 新建完整 mixed-signal top，明确 sample、flash、SAR、SRM、calibration 与 reconstruction 的所有握手；
3. 用 Verilog-A 实现 Cs/CDAC、VCM、2-bit flash、AZ 比较器和参考建立，逐相位复现论文 Fig.6；
4. 在 AMS 中重复本报告的理想门限、失配扫描和满幅/回退双条件；
5. 从目标工艺 PDK 和版图提取真实失配与寄生，再替换项目 MATLAB 中心；
6. 单独评审是否加入输出余量保护、校准旁路和校准质量判定。

第 A 章 指标定义

相干 FFT 去除直流后，基波功率为 P_1 ，其余频点总功率为噪声加失真 P_{N+D} ：

$$\text{SNDR} = 10 \log_{10} \frac{P_1}{P_{N+D}}, \quad (\text{A.1})$$

$$\text{SFDR} = 10 \log_{10} \frac{P_1}{\max_{k \neq 1} P_k}, \quad (\text{A.2})$$

$$\text{ENOB} = \frac{\text{SNDR} - 1.76}{6.02}. \quad (\text{A.3})$$

静态 Ramp 中，码宽相对平均码宽定义 DNL，累计 DNL 并去除整体偏移定义 INL。本报告动态 SRM 为随机计数，静态 SRM 为期望计数，两者不可混用。

第 B 章 已知限制清单

1. 物理模型是四节点线性电容网络，不含电压相关寄生；
2. 每个物理元件失配独立，不含空间相关和系统梯度；
3. 校准比较器采用固定5LSB 失调与0.5LSB 高斯噪声代理；
4. 普通转换噪声被刻意关闭，本轮只研究失配消除；
5. 22 次 SRM 高斯噪声标尺为行为参数，不是晶体管噪声积分结果；
6. 8192 点 FFT 适合工程比较，但不是论文测量记录长度的完全复刻；
7. 512 点 Monte Carlo 支持分布描述，不构成量产 yield 签核；
8. XSIM 是数字 RTL 单元验证，不包含 AMS、SDF 或板级 I/O。

第 C 章 参考文献

参考文献

- [1] Q. Huang, S. Huang, Y. Chen, Y. Fan, and J. Yuan, “A 5-MS/s 16-bit Low-Noise and Low-Power Split Sampling SAR ADC With Eased Driving Burden,” *IEEE Journal of Solid-State Circuits*, vol. 60, no. 3, 2025, doi: [10.1109/JSSC.2025.3526595](https://doi.org/10.1109/JSSC.2025.3526595).
- [2] Q. Huang, *Advanced Clock Multiplier and SAR ADC Design Techniques for High-Resolution Signal Chain Systems*, Ph.D. dissertation, 2024, Chapter 4.
- [3] Arcadia-1, “ADCToolbox,” MIT-licensed ADC analysis and calibration utilities, <https://github.com/Arcadia-1/ADCToolbox>. 本工程仅复用指标分析思想；片上校准算法权威仍为本仓库 RTL。
- [4] SAR ADC Digital Processing Project, `rtl/sar_calib_ctrl_serial.sv`, `rtl/srm_residue_estimator.sv`, and `rtl/sar_reconstruction.sv`, repository revision v3.11.0.