

模拟与数字规格、面积及引脚方案

JSSC 2025 Split-Sampling + SRM 对标 · 32 引脚串行主方案

建议首版采用**两路源同步串行数据输出 + 独立 SPI 配置**，保留外供参考、偏置与共模。按折叠重构规划，数字宏典型约 **0.384 mm²**，核心窗口预算约 **0.820 mm²**；建议先预留 **1.60 mm × 1.60 mm** 裸片。这是一版可进一步实现的规格与占位方案，不是已完成芯片的性能。

1. 对标口径与模拟总规格

项目	目标 / 论文基准	条件与验收口径
工艺与供电	SMIC18；模拟/数字核心名义 1.8 V，开关域 3.3 V	模拟现有原型仍是另一工艺；须在 SMIC 器件模型中重新验证。IO 电压待选。
分辨率与速率	16 bit，5 MS/s，200 ns/sample	20 个非二进制冗余权重重构 16 位；不能直接截取 raw 低 16 位。
输入与参考	差分 6.6 Vpp；VREFP/N 名义 3.3/0 V	输出满量程 -3.3 ~ +3.3 V；采样共模 1.65 V 为原型目标。
输出 LSB	100.708 μ V	6.6/2 ¹⁶ ；不同于论文约 80 μ V 的 DAC 最小权重尺度。
低频动态性能	93.7 dBFS；SFDR 105.34 dBc	论文 Fig.19(a)：2.136 kHz、-1.45 dBFS、256k 点、5 MS/s。
高频动态性能	SNDR 89.1 dB；SFDR 104.7 dBc	论文 1.0025 MHz、-1.48 dBFS；保留原归一口径，不外推到 Nyquist。
动态范围 / 噪声	DR 95 dB；仿真 IRN 约 38 μ Vrms	DR 为论文实测，38 来自 Table I 晶体管仿真；当前原型未验收。
静态线性	校准后 INL 约 ± 0.9 output LSB	DNL (-1, +1) LSB 且无缺码为本次建议目标，非论文精确 DNL 边界。
共享采样电容	Cs = 20 pF/侧，共 2 个	大 Cs 不参加 bit cycling；应验证长 tracking 和分裂采样的实际连接。
CDAC	名义有效 1 pF/侧，20 物理冗余位	分组 6+4+5+5；桥电容 4/4/12 Cu；绝对 Cu 依有效电容定义与寄生重算。
前放与 SRM	前放增益约 10 × 8；SRM 22 次	同一残差下冻结 CDAC；约 3 ns/次、约 70 ns 模拟保持目标。
功耗与面积基准	论文 5.31 mW、active area 0.57 mm ²	不能与带 pad 裸片面积直接比较；IO 及外部驱动功耗边界须单列。

2. 本预算解决什么

面积预算针对**纠正连接后的目标架构**：共享两只 Cs、较小 CDAC、完整 SAR 相位控制、SRM、校准、片上 16 位重构、双路串行输出。未计片上精密基准发生器、输入 buffer、PLL/DLL；这些功能暂由外部供给。

现有模拟实例中 40 份 20 pF 的库存合计为 800 pF，不能直接当有效输入电容；21 份整块 SAR 逻辑复制也不能解释为 20 位冗余。上述结构须先修正，才能使用本规格验收。**冗余本身是论文设计的一部分，不是 20 位与 16 位不一致的问题。**

完整分级规格见 `analog_specs.csv` (64 项) 和 `digital_specs.csv` (41 项)。表中应区分论文值、历史实现证据、推导值、建议分配与未验证事项。

模拟模块与误差预算

物理量坐标、噪声合并项和时序窗口要一致

模块	首版对照规格	主要检查
CDAC/校准	Cu 比值: 1, 2, 4, 8, 16, 32; 2, 4, 8, 16; 2, 2, 4, 8, 16; 8, 8, 16, 32, 64; 桥 4/4/12	低 6 权重作参考、高 14 测量; 真实电容矩阵、桥寄生、reference MC; SS 与 SRM 参与校准。
Flash	3 个比较器产生 2 bit; 差分阈值 $-1.65, 0, +1.65$ V; Cf 约 50 fF	AZ 窗口内完成; offset、noise、kickback、亚稳态及真实功耗。
前放 1/2	gain 约 10/8; 尾电流约 1025/240 μ A	全部支路、CMFB 及负载需计功耗; 尾电流不等于完整模块电流。
AZ	Caz 约 1.3 pF/侧; 20 ns; 名义带宽 20 MHz	约 2.5τ 的噪声抵消建立不等于 16 位信号建立; PVT 另验。
比较器/SRM	22 次同残差判决; 计算 $\sigma\Phi^{-1}(P)$ 并按同坐标扣除	相关性、端点 LUT、极性、 σ 辨识、ready 与 hold 时间; 不能复用变化中的 SAR 残差。
模拟驱动	外供 reference、VB/VBC、三个 VCM	输入/参考驱动阻抗、参考瞬态与供能端口电流必须测; 外供不等于零噪声/零能量。

3. 噪声与精度分账

输入等效项	μ Vrms	
采样 (论文对照)	22.2	
SRM 后前放 + 量化 (合并项)	30.9	
参考与输入源 (建议)	12.0	满幅正弦 RMS 为 2.333452 V。93.7 dBFS 对应总误差分母约 48.195 μ Vrms; 上述 RSS 对应 94.535 dBFS, 属于设计余量, 不是已闭合的噪声结果。
建立、失真、校准残余 (建议)	15.0	30.9 μ V 已包含 SRM 后量化项, 不能再无条件叠加
采样抖动 (建议)	10.0	LSB/ $\sqrt{12}$ 。LUT 当前 $\sigma = 0.5$ DAC LSB; 若 DAC
RSS, 仅在交叉项可忽略时	43.780	LSB=80 μ V 才折合 40 μ V, 不能冒充实际比较噪声。

ENOB 也需保留幅度口径: 93.7 dBFS 对应 FS 等效 15.272 bit; 在 -1.45 dBFS 输入下, 若 93.7 已做 FS 归一, 则 signal-relative SNDR 为 92.25 dB, 对应约 15.032 bit。论文低频结果不证明 Nyquist 同精度: 2 ps 抖动在 2.5 MHz 时 jitter-only SNR 仅 90.06 dB; 若该处抖动误差只分配 10 μ V, 则需约 0.273 ps, 这是额外加强目标。

4. 200 ns 候选时序与内部核心功耗分配

非重叠相位预算	ns	内部核心建议分配	mW
CDAC 采样	25	前放 1; 前放 2+CMFB	1.95; 0.65
冻结/非重叠准备	5	Latch; Flash/模拟时钟	0.15; 0.20
AZ 与 Flash 并行	20	SS/CDAC/开关/电平转换	0.25
其余 18 次异步 SAR	60	本地偏置分配	0.20
22 次 SRM 残差保持	70	完整数字正常转换路径	1.60
结束复位与保护余量	20	未分配余量	0.31
合计	200	目标合计 (不含输出 IO)	5.31

Cs 长 tracking 与转换重叠, 不能再次串行加进 200 ns。60 ns 来自论文噪声模型的转换时间假设, 本次借作待验证目标; 平均 3.33 ns/bit 不能替代逐位最坏建立验证。单次建立误差暂按输入等效 0.25 output LSB (25.177 μ V) 分配, 并结合当次步长、冗余裕量和非线性开关重算。

数字 1.60 mW 是设计目标, 历史 DC 默认活动估算已为 2.546 mW 且功能未全, 故功耗尚未闭合。输出 IO、电源端口及外部驱动另账后, 总系统功耗会高于上述核心目标。

数字规格与综合资源

推荐折叠重构；当前 core 是辅助数字子系统

项目	规格 / 现有事实	实现与验证要求
主时钟	CLK_SYS 目标 100 MHz；历史约束 10 ns	新 SAR 控制、重构、SPI/输出加入后重做 STA。
判决域	历史 dec_clk 约束 3 ns；CLK_DEC 留作 bringup/test	333 MHz 封装链未经验证；内部比较器 ready 事件须资格判定、整形及 CDC 定义。
采样与吞吐	CNV 目标 5 MS/s；每 200 ns 接收一个样本	固定延迟可超过 200 ns；队列不得丢失配对。
物理结果	raw20 位；SRM residue 为 signed10 Q8	P/N 极性、权重与残差单位一致后重构，不能位截断。
校准	20 个 signed30 Q8 权重；低 6 固定、高 14 发布	默认 207352 个主时钟，100 MHz 时约 2.074 ms；消费侧需 seed 低 6 项。
SRM 协议	默认 22 次；历史孤立仿真 start 到 done 约 120 ns	70 ns 模拟 hold 不等于数字发布延迟；需 prearm、abort 和 sample epoch。
重构架构	每拍读取 2 权重，10 拍求 20 项，另约 3 拍处理	130 ns 为资源调度目标；归一化不能未经分析就假设一拍任意乘法。
配对缓冲	$2 \times (20 + 10 + 8 + 4) = 84$ bit	raw、residue、内部 tag、flags 共同持有；禁止跨样本拼接。
输出缓冲	$2 \times 24 = 48$ bit	与配对缓冲分开；共 132 FF 等效位，约 0.008343 mm^2 cell。
串行数据	24 bit/frame；两 lane；DCO 100 MHz SDR burst	每帧 12 周期/120 ns；DVALID 标记 frame start；链路 120 Mbps。
SPI	CS/SCLK/MOSI/MISO；初期目标 ≤ 10 MHz	配置/校准/状态/权重/调试；不承担 5 MS/s 数据流。
复位/异常	各域同步释放；error/invalid 必须可追踪	SRM 超时旧 done 误归属问题须内部修复，不能仅由 wrapper 屏蔽。

5. 两种重构电路的面积含义

现有数字 cell 面积 0.102300 mm^2 、历史宏占地 0.184839 mm^2 ，只对应校准/SRM/raw 相关逻辑。旧重构源码需要 600 位权重、216 位数据流水及 3 位 valid，合计 **819 位存储**；按当前 DFF 面积折合约 0.051762 mm^2 。这还没有计组合算术。

旧展开路径约 16 个组内累加级 + 3 个组间求和级，原声明宽 40 bit。19×40 个加法器位仅作资源参照已约 0.053089 mm^2 ；另有正负选择、写 mux、舍入饱和、残差处理和控制。实际综合会优化符号扩展与常量，不能把粗算当精确门数。五项组合链是否满足 100 MHz 需验证。

互斥的候选架构	新增 cell 估算/ mm^2	数字 macro 典型/ mm^2
折叠重构 + 协议/双缓冲/串行（推荐）	0.075–0.120（典型 0.095）	0.383838
旧展开重构 + 协议/输出（保守复用）	0.110–0.170（典型 0.135）	0.461657

典型宏按 $(0.102300 + A_{new})/55\% \times 1.07$ 计算，折叠范围 $0.344929\text{--}0.432475 \text{ mm}^2$ 。新增权重存储及 132 位缓冲已计入，不再叠加。当前 600 位 shadow 没有现成重构读口，未计共享存储收益。固定参考权重常量化有潜在减面积空间，但须修改并验证后才能扣除。

历史 core 尚不包含完整正常 SAR sequencer、可用的片上输出重构、SPI 及 serializer；现校准也未完成论文 SS+SRM 辅助反馈。重构归一化、内部 SRM 异常恢复和相位控制是功能缺口，不能通过增加引脚名解决。

SMIC18 面积账与敏感性

用已有库参数收紧估计；芯片面积仍由实现与封装共同决定

已读取授权工艺档案的小范围模型/LEF 摘要：名义 MIM 面密度项约 $0.969 \text{ fF}/\mu\text{m}^2$ ；另一 MIM2 选项约 1.99。SP018N 6MT 常见 I/O 本体为 $35 \times 235 \mu\text{m}$ ，角单元 $235 \times 235 \mu\text{m}$ 。 $35 \mu\text{m}$ 是 I/O cell pitch，**不是 bonding-pad pitch**；独立焊盘、封装、ESD 及电源环仍需选型。

6. 主方案典型模块占位

模块	mm ²	计算依据/边界
完整数字 macro（折叠候选）	0.383838	当前 cell + 0.095 新增；55% 利用率；7% 局部余量。
共享 Cs 差分对	0.053664	40 pF 总量/0.969 密度，乘 1.30 布局开销。
CDAC 差分对	0.020000	独立定制阵列占位；不把 MIM 密度无限外推到约 7.3 fF 单元。
Caz、Flash、bootstrap 电容	0.013725	$2.6 + 0.9 + 6 \text{ pF}$ ，乘 1.40 局部开销；6 pF bootstrap 为重设计假设。
本地供电/参考去耦	0.094943	80 pF 面积额度，乘 1.15；不能由此宣称参考动态已闭合。
模拟有源、开关、驱动及局部版图	0.090000	包含前放/CMFB、latch、Flash、level shifter 与偏置分配的工程量。
模块合计	0.656171	已含各模块局部布局开销。
核心窗口（20% 全局留白）	0.820213	合计除以 0.8；用于隔离、主干布线、跨域和机动空间。

数字利用率与 7% 余量为宏内路由额度，20% 留白为宏间/模拟隔离额度。直接复用两侧现有 bootstrap 总量约 10 pF；名义 6 pF 需重设计，若恢复 10 pF，core 增加约 0.00722 mm^2 ，仍落在 1.6 mm 规划内。

若名义有效 CDAC 确为 1 pF/侧，理想桥网络等效为 136.973282 Cu ，得 Cu 约 7.300694 fF ；每侧所有物理电容含桥共 273 Cu，差分物理总量约 3.986179 pF 。**有效 1 pF、物理约 2 pF/侧和面积不是同一个量**。模型列出的提取方形结构为 $15\text{--}50 \mu\text{m}$ ，而 7.3 fF 按密度折成约 $2.745 \mu\text{m}$ 方边；这些提取点不是 DRC min/max。小单元模型、边缘项及失配须独立验证；20 pF 大 Cs 也应研究分块组合。故典型 CDAC 保留 0.020 mm^2 。

7. 核心与 pad ring 联合约束

$$A_{\text{core}} = \frac{\sum A_{\text{module}}}{1-w}, \quad L_{\text{die}} = \text{ceil}_{50\mu\text{m}} \left[\max \left(\sqrt{A_{\text{core}}} + 2(d+c), \lceil N/4 \rceil p + 2k \right) + 2s \right].$$


典型取 $d = k = 235 \mu\text{m}$ 、内侧间隔 $c = 45 \mu\text{m}$ 、seal 额度 $s = 30 \mu\text{m}$ ；**bond pitch** $p = 90 \mu\text{m}$ 仍是假设。按四边均布作几何估算，特殊 pad、电源跨接、角部/ESD 及真实 bonding 可能增加尺寸。

设计情景（非 PVT corners）	core/mm ²	32 脚边长/mm	48 脚边长/mm	前提
紧凑选项	0.5162	1.35	1.40	MIM2、70 μm pitch
典型折叠	0.8202	1.55	1.65	MIM10、90 μm pitch
保守折叠	1.1627	1.75	1.90	更宽余量、110 μm pitch
典型展开复用	0.9175	1.60	1.65	同典型工艺/封装假设

建议 32 脚折叠方案先按 **1.60 mm 边长、2.56 mm² 裸片**占位；模型几何值 1.55 mm 不作为设计上限。48 脚典型对照为 1.65 mm 边长、2.7225 mm²。封装外形尺寸、焊线/倒装、exposed pad、划片道和 MPW 框架都不等于这些裸片数字。

概念布局与关键连接

1.60 mm 方形裸片中的 950×950 μm 核心预留；非 DRC 合法版图



图中外围矩形是功能区和 32 个信号/电源端子的示意，不代表实际 35 μm 单元、独立 bond pad、角单元或最终封装顺序。数字预留 0.3854 mm^2 仅比典型折叠宏大约 0.4%，需实际 P&R 验证；不能据此装入 0.462 mm^2 展开宏。各模拟框仅示位置，Cs 框按约 200×135 μm 面积量级绘制，其他框不是全部子模块面积之和。

1. Cs 置于安静模拟侧；两侧匹配、同环境，CDAC 参考单元和桥电容按真正权重/寄生矩阵组织，使用 dummy 与对称路由。不能把所有单位电容画成同一几何却认为属性 c 值不同就已实现比值。
2. P/N 顶板短而平衡，前放与 latch 靠近；屏蔽只在验证附加电容后使用。高速时钟、DCO 和 serializer 走线避开 Cs、CDAC 及前放上方。
3. 参考主干与回流靠近开关阵列，驱动器/level shifter 放在数字与模拟边界。SS、AZ、SAR 和 SRM 的相位必须无毛刺；SRM 期间 CDAC 保持不动。
4. 1.8 V 模拟、3.3 V 开关、数字与 IO 分别定义局部供电/回流和 ESD 连接。guard ring、deep-N-well、间距、金属密度及 seal 均依选定 PDK 规则实施；最终用 PEX、IR/EM 和噪声检查关闭。

32 引脚逻辑接口清单

9 模拟 + 10 电源/地 + 13 数字；编号用于清单，不是已定封装脚位

编号	名称	方向	用途 / 名义值
1	VIP	输入	差分输入正端。
2	VIN	输入	差分输入负端。
3	VREFP	输入	高参考，名义 3.3 V；驱动及动态电流待验。
4	VREFN	输入	低参考，名义 0 V；保留独立参考回流。
5	VCM_SAMP	输入	采样共模，名义 1.65 V。
6	VCM_AZ	输入	AZ 共模，名义 0.9 V。
7	VCM_AMP	输入	放大器共模，名义 1.65 V；首版独立可测。
8	VB	输入	前放偏置 1，外部可调；工作点决定值。
9	VBC	输入	前放偏置 2，外部可调；不与 VB 隐含合并。
10	AVDD18_A	电源	模拟 1.8 V。
11	AGND_A	地	模拟回流。
12	AVDD33_SW	电源	开关域 3.3 V，只接核定器件。
13	AGND_SW	地	开关/参考瞬态回流。
14	DVDD18_CORE	电源	数字核心 1.8 V。
15	DGND_CORE	地	数字核心回流。
16	IOVDD	电源	真实 pad/ESD 选型后确定电压。
17	IOVSS	地	IO 驱动及 ESD 回流。
18	AGND_AUX	地	模拟地辅助 bond。
19	DGND_AUX	地	数字地辅助 bond。
20	CLK_SYS	输入	目标 100 MHz；新增路径与 pad 时序待验。
21	CLK_DEC	输入	bringup/test 判决时钟；不能承诺 333 MHz pad 链。
22	CNV	输入	5 MS/s 采样/转换请求；接受规则待实现。
23	RST_N	输入	系统低有效复位；各域同步释放。
24	SPI_CS_N	输入	SPI 低有效片选。
25	SPI_SCLK	输入	SPI 时钟，初期目标不超过 10 MHz。
26	SPI_MOSI	输入	配置、校准/测试命令。
27	SPI_MISO	输出	状态、权重和调试读出；非片选时高阻。
28	SDOUT0	输出	frame bit 0,2,...,22。
29	SDOUT1	输出	frame bit 1,3,...,23。
30	DCO	输出	源同步 SDR burst；每帧 12 周期，目标 100 MHz。
31	DVALID	输出	首个 DCO 采集沿的 frame-start 标记。
32	TEST_MODE	输入	默认下拉；与 SPI 组合使用受控调试。

同名电压不代表可立即短接 VCM_SAMP 与 VCM_AMP；偏置发生器未实现，不能以省 pin 为由删除 VB/VBC。模拟 pad 与 ESD 须满足输入/参考电压范围，电源地的片内/封装连接拓扑由噪声、IR/EM 和 ESD 一起决定。


本方案没有独立 STATUS_N，状态通过 SPI 或 frame flags 读取。独立 clock/test 引脚有利于首版定位相位/判决域问题；以后内部时钟、片上 bias 或共模 buffer 通过验证后再讨论减 pin。若封装另有 exposed pad，应额外定义其电气连接，不能隐含计入这 32 项。

现有 core 的 31 组/176 信号为**片内边界**；提取网表 178 形式端口还含显式电源，均不能换算成封装脚数。完整逐 pin CSV 与 48 脚对照清单随报告交付。

串行时序、功耗与并行对照

少引脚有助于封装；高频 DCO 的代价须单独计算

8. 建议的完整数据路径



建议 24 位帧由 16 位 signed 结果、4 位状态、4 位序号构成。为消除图纸/RTL 歧义，首版候选字段明确为 `frame[15:0]=code`、`[19:16]=flags`、`[23:20]=seq`；flags 从低位到高位依次为 `sample_valid`、`cal_mode`、`overrange`、`srm_error`。两 lane 按偶数/奇数 bit 递增发出，字段与极性最终须在 RTL 规范中冻结。

每秒 $24 \times 5 \text{ M} = 120 \text{ Mbps}$ ；两 lane 平均至少各 60 Mbps。目标 100 MHz SDR burst 每帧 12 周期，使用率 60%，留下 80 ns 调度余量。数据与采集 DCO 可用相反沿建立约 5 ns 名义半周期窗口，但真实 pad/板级偏斜、setup/hold 与门控须校核。SPI 独立承担配置，不能替代这个高速链路。

从 coherent pair ready 起的候选时间	sample 0	sample 1
pair ready	0 ns	200 ns
折叠重构服务	0–130 ns	200–330 ns
串行输出服务	130–250 ns	330–450 ns

输出与下一帧重构重叠，故示例维持 200 ns 帧间隔，但首帧完成需 250 ns，模拟采样到 pair ready 还另加。2 entry 只覆盖约定服务时序，不保证所有停顿/故障；timeout、stale done、缺 pair、overflow 应输出明确 invalid/error 并清除旧归属。校准期间改变权重必须采用冻结/原子发布，不能一帧使用两套权重。

9. IO 动态功耗敏感性

以 $P = C_{load} V_{IO}^2 r_{01}$ 估计充电能量， r_{01} 是 0 到 1 事件率。随机数据下，两 lane 24 位串行总数据 $r_{01} \approx 30 \text{ MHz}$ ，DCO 每秒 60M 个上升沿；并行 16 位数据约 20 MHz，DCO 约 5 MHz。取每个输出 pin 5 pF：

输出模式与条件	数据/mW	DCO/mW	合计/mW
串行，3.3 V	1.6335	3.2670	4.9005
串行，1.8 V (pad 待支持)	0.4860	0.9720	1.4580
16 位并行，3.3 V	1.0890	0.2723	1.3613
16 位并行，1.8 V (pad 待支持)	0.3240	0.0810	0.4050

24 位中状态/序号并非随机，上表是统一随机活动假设，真实数据谱将改变数据项。负载 2/10 pF 时相对表值乘 0.4/2；尚未包括 pad 短路/静态/内部功耗、控制输出与 serializer 自身功耗。**5.31 mW 核心目标加串行 IO 后，不等于 5.31 mW 全芯片。**低电压、短走线和小接收负载值得优先落实，但 1.8 V 必须有实际 pad 库与接收端支持。

48 脚对照为 9 模拟 + 12 电源/地 + 4 时钟/控制 + 4SPI + 16 数据 + DCO/DVALID/TEST。它比 32 脚增加 14 个 data pin 和 2 个辅助 VDD bond，典型裸片估算 1.65 mm 边长；少 pin 主方案是用户选择，现阶段不将高速输出的低功耗当作既成优势。

实现差距、验收顺序与交付证据

先闭合功能和单位，再以 SMIC18 电路与版图证明性能

里程碑	必须完成的工作	通过证据
A 原理/连接	保留 20 冗余位；修正重复整块 SAR/逐 bit Cs；确定共享采样、桥与 P/N 映射、BIT0 终止角色	逐 pin 真值表、netlist 连通性、等效电容矩阵、实际 CDAC 权重。
B 数字正确性	SRM arm/abort/epoch；SS+SRM 校准；normal SAR 相位；权重 seed/原子发布；重构尺度与配对	故障注入/有界延迟测试、参考模型逐样本一致、跨域与复位检查。
C SMIC 模拟迁移	选可制造 Cu 单元；前放/AZ/CMFB/latch/Flash 真实电路；开关耐压、参考驱动、bias	DC/噪声/瞬态/PVT/MC 及器件端口应力；200 ns 相位时间账。
D 芯片级接口	SPI/serializer 及寄存器图；真实 pad/bond/ESD 选择；供电/地/测试完整性	32 端子电气定义、100 MHz 输出时序/负载、输入 clock 链、IBIS 或电路级 IO 结果。
E PPA 与签核	全功能活动标注综合、STA/CDC/RDC、floorplan/CTS/route、模拟 PEX、功耗与 IR/EM	功能与几何一致的 netlist/GDS；DRC/LVS/ERC 通过；低/高频 FFT、INL/DNL 和模式功耗。

历史物理结果仍有 LVS 不一致、跨角 hold 及 DRC/布线问题；0.102300 mm² cell 与 2.546 mW DC 估计不构成完整 ADC 签核。本次没有运行新的商用综合、布线或 Spectre 性能仿真，也没有修改远端原始 OA/PDK。

10. 与论文的差距怎样判断

架构层面具备复现路径，但现有实现不能宣称达到或超过论文。20 位冗余与 16 位输出是正确方向；差距主要是分裂采样真实拓扑、可制造小 CDAC 与校准、SRM 噪声/相关性建模、完整数字链和模拟/物理验证。降低数字面积不会自动改善 SNDR，正确重构与校准只消除其中一类误差。

SMIC18 首版更适合把**可测、可定位、功能完备**作为第一阶段：外供 reference/bias、保留独立共模和判决时钟测试、32 端子两 lane 输出。之后再以 PEX 和实测结果决定共享权重存储、进一步折叠算术、内部时钟、低压 IO、偏置/共模集成及去耦优化。任何“超过论文”的结论应在相同输入幅度/频率、吞吐、供能边界和面积口径下提出。

11. 可复现交付与依据

交付文件	用途
sar16_smic18_spec_floorplan.tex/.pdf	本报告可编辑源与正式 PDF。
analog_specs.csv; digital_specs.csv	64 条模拟、41 条数字规格，含来源/目标/限制。
pinout_serial32.csv; pinout_parallel48.csv	完整端子 proposal；不是封装 vendor 脚位表。
digital_pin_budget.md/.json	位宽、协议、资源账、源文件 hash 与接口细节。
area_model.py; area_estimate.json	标准 Python 离线重算；参数与面积公式可审查。
area_scenarios.csv; io_power_scenarios.csv	工艺/架构/封装假设的敏感性表。

运行 python3 area_model.py 重算面积/IO 表；对本独立 tex 使用 XeLaTeX 至少两次。图由 TikZ 在源文件内生成，无外部图片依赖。

主要一手依据： Huang 等, *A 5-MS/s 16-bit Low-Noise and Low-Power Split-Sampling SAR ADC With Eased Driving Burden*, JSSC 2025, pp.813–825, DOI: 10.1109/JSSC.2025.3526595。重点为 Fig.6、Table I、Fig.19 及校准/SRM 章节。SMIC 参数来自用户授权工艺档案定向读取；公开交付只保留少量规划参数及校验摘要，不包含模型、LEF 或工艺原文件。历史 RTL/布局与 OA 证据对应仓库提交 008e44f 及 2026-10-02 只读审计。

待定项均已列成工程假设：MIM 选项与小 Cu 几何、实际 bond pitch/封装/ESD、IO 电压和负载、重构归一化、新功能面积/功耗、全角模拟与版图结果。当前可以确定 32 脚主接口和预算框架；这些未验收项决定下一版尺寸及最终性能。