


LOGIQUE SÉQUENTIELLE



Avec la légende suivante:

- ☞ R_0 et R_1 : Entrées de remise à zéro asynchrone ($R_0 = R_1 = 1$).
- ☞ CKA : entrée d'horloge (DIV2).
- ☞ CKB : entrée d'horloge (DIV8).
- ☞ $Q_D Q_C Q_B Q_A$: sorties du compteur

b. Symbole et brochage



NC: no internal connection



74LS93: $f_{max}=42 \text{ MHz}$ et $I_{max}=9 \text{ mA}$ 7493: $f_{max}=40 \text{ MHz}$ et $I_{max}=28 \text{ mA}$


Fig.3

c. Table de fonctionnement

Entrées de remise à 0		Sorties			
R0(1)	R0(2)	QA	QB	QC	QD
1	1	0	0	0	0
0	1		Comptage		
1	0		Comptage		
0	0		Comptage		

d. Mise en œuvre du circuit TTL (7493)

- ☞ **1er cas :** câblage du 7493 en compteur à cycle complet (**compteur de 0 à 15**):
 - relier la sortie Q_A à l'entrée d'horloge CKB ,
 - appliquer un niveau bas (0) sur les entrées de mise à zéro $R0(1)$ et $R0(2)$,
 - appliquer le signal d'horloge à l'entrée d'horloge CKA ,
 - lire la valeur du compteur sur les broches Q_A , Q_B , Q_C et Q_D



{
(QA: bit de poids faible ou LSB
(LSB: Least Significant Bit)
(QD: bit de poids fort ou MSB
(MSB: Most Significant Bit)

Fig. 4

☞ **2ème cas** : câblage du circuit 7493 en compteur à cycle incomplet


Exemple: compteur Modulo 12 (de 0 à 11).

➤ Dans le 7493, la remise à zéro étant asynchrone, la combinaison à appliquer pour recycler (mettre à zéro) notre compteur, doit être égale à la combinaison binaire donnant la valeur qui suit directement la dernière valeur incluse dans l'intervalle de comptage.


➤ Dans notre exemple le **MODULO** étant **12**, le compteur compte de **0 à 11**. Il faut donc appliquer à **R0(1)** et **R0(2)** la combinaison donnant **12** à la sortie de notre compteur.

➤ R0(1) et R0(2) étant actives au niveau haut. La combinaison donnant 12 à la sortie étant ($Q_D, Q_C, \bar{Q}_B, \bar{Q}_A$). Un opérateur de type «**AND**» est nécessaire pour activer les entrées de remise à zéro.

Deux possibilités sont à envisager :




Décodage partiel (prise en compte des sorties à 1 seulement).



Décodage complet ou total (prise en compte de tous les éléments de la combinaison).

➤ Chronogramme



4- Etude du circuit CMOS 4024

a. Présentation

- Compteur binaire **7 bits**, **7 étages**.
- Chaque sortie divise le signal d'entrée par 2^n où n est l'indice de la sortie du **CD 4024**. Comme il y a 7 sorties, la division maximale est de $2^7 = 128$.
- Ce compteur peut donc compter de **0 à 127**.
- Incrémentation sur front descendant du signal d'horloge (broche 1).
- Remise à zéro asynchrone (broche 2 : **RAZ**), active sur un niveau HAUT.

b. Brochage et symbole



Fig. 7

c. Mise en œuvre du circuit CMOS 4024

- **1^{er} cas** : câblage du **4024** en compteur à cycle complet (compteur de **0 à 127**):
 - appliquer le signal d'horloge à l'entrée d'horloge broche (1),
 - désactiver l'entrée de remise à zéro. Broche (2) à la masse (niveau bas),
 - récupérer le résultat sur les broches (**12, 11, 9, 6, 5, 4 et 3**).

D'où le schéma suivant :




Fig. 8

- **2^{ème} cas** : câblage du 4024 en compteur à cycle incomplet.

Vu les possibilités de ce type de circuit, ce dernier est très sollicité dans la division de signaux logiques (division de fréquences).

Soit à restituer à sa sortie une fréquence de **10Hz** pour une fréquence d'entrée d'horloge de **60Hz**.

Pour ce faire on procède comme suit:

- calculer le modulo correspondant : $60 / 10 = 6$;
- identifier les broches à utiliser pour la remise à zéro. L'entrée **RESET** doit être activée par la combinaison donnant 6 à la sortie du compteur **RESET asynchrone** (utilisation d'une porte **AND**);
- entrée d'horloge active sur niveau **BAS**.

D'où le schéma de cablage correspondant:




Fig. 9

REMARQUE

Puisque le modulo n'est pas égal à une puissance de 2, le signal obtenu à un rapport cyclique différent de 50%.

5- Mise en cascade des compteurs binaires asynchrones

Pour augmenter la capacité de ces compteurs, on doit avoir recourt à leur mise en cascade. Cette opération a pour fin d'augmenter le MODULO du compteur.

Cette mise en cascade peut être synchrone ou asynchrone.

Dans la suite de ce document on va s'intéresser à la mise en cascade asynchrone.

Dans ce cas de figure, le signal à compter est appliqué à l'entrée d'horloge du compteur de plus faible poids.

L'horloge du circuit de rang (n) est pilotée par une sortie du circuit de rang ($n-1$).

Exemple: compteur modulo 48 avec deux compteurs 74293

Le fonctionnement des compteurs 7493 et 74293 est identique, seul le brochage diffère.




Fig. 10

III- Les compteurs décimaux BCD

1- Introduction

Pour une capacité donnée, le compteur binaire est plus compact, c'est à dire qu'il nécessite le moins de bascules lors de sa conception.

Tant qu'il s'agit de mémoriser les résultats dans une mémoire d'ordinateur ou système, c'est un très bon choix. Mais si l'on souhaite un résultat sous une forme plus compréhensible pour l'utilisateur, on optera pour les compteurs **BCD**, souvent appelés abusivement compteurs décimaux.

2- Exemples de références de compteurs BCD

Compteurs intégrés asynchrones

Technologie TTL

7490 – 74196 – 74197 - 74290

3- Principe

Le compteur **BCD** ou décimal est constitué par un ensemble de bascules groupées par lot de **4**. Chaque groupe indiquant un chiffre décimal.

Ce type de compteur est utilisé dans les appareils de mesure tels que les voltmètres, les multimètres numériques ainsi que les fréquencemètres.



4- Etude du circuit TTL 7490

a. Présentation :

- Le **7490** est un compteur décimal (modulo **10**) à deux étages.
- Le premier étage est un simple diviseur par **deux** d'horloge **CKA** et de sortie **Q_A**, le second étage est un diviseur par cinq (modulo **5**) d'horloge **CKB** et de sorties **Q_B**, **Q_C** et **Q_D**.
- Il est possible de les utiliser séparément, ou de les réunir ensemble pour obtenir un compteur **BCD** (modulo **10**).

NB : Ce compteur est identique de point de vue brochage à son homologue binaire 7493, mais il possède en plus deux broches **R9(1)** et **R9(2)** qui, portées simultanément à un niveau **HAUT** (1 logique), positionnent les sorties du compteur sur la valeur **9**.


b. Brochage et symbole



74LS90: $f_{max}=42\text{ MHz}$ et $I_{max}=9\text{ mA}$
 7490: $f_{max}=30\text{ MHz}$ et $I_{max}=30\text{ mA}$

NC: no internal connection

Fig. 11



c. Table de fonctionnement


$R_{0(1)}$	$R_{0(2)}$	$R_{9(1)}$	$R_{9(2)}$	Q_D	Q_C	Q_B	Q_A
1	1	0	X	0	0	0	0
1	1	X	0	0	0	0	0
X	X	1	1	1	0	0	1
X	0	X	0				Comptage
0	X	0	X				Comptage
0	X	X	0				Comptage
X	0	0	X				Comptage

Les deux entrées $R9(1)$ et $R9(2)$ sont prioritaires sur les entrées de remise à zéro $R0(1)$ et $R0(2)$.

d. Mise en œuvre du circuit TTL 7490

- ☞ **1^{er} cas :** câblage du 7490 en compteur à cycle complet (**compteur de 0 à 9**);
- relier la sortie Q_A à l'entrée d'horloge **CKB**;
 - appliquer un **niveau BAS (0)** sur les entrées de mise à zéro $R0(1)$ et $R0(2)$;
 - appliquer un **niveau BAS (0)** sur les entrées de mise à 9 $R9(1)$ et $R9(2)$;
 - appliquer le signal d'horloge (**H**) à l'entrée d'horloge **CKA**;
 - lire la valeur du comptage sur les broches Q_A , Q_B , Q_C et Q_D .

D'où le schéma de câblage suivant:



- ☞ **2^{ème} cas :** câblage du circuit **7490** en compteur à cycle incomplet (exemple câblage en compteur modulo **6**).

La procédure demeure la même que pour le circuit **7493** tout en veillant au niveau à appliquer sur les broches $R9(1)$ et $R9(2)$ qui doivent être portées à un niveau bas (**0**) pour les désactiver.

LOGIQUE SÉQUENTIELLE

D'où le schéma de câblage correspondant: **compteur modulo 6**




Fig. 13

➤ **Chronogramme**




Fig. 14

5- Mise en cascade des compteurs BCD asynchrones

Chaque fois qu'on doit compter les impulsions et afficher le résultat en numération décimale, on utilise des compteurs BCD. Or un seul compteur BCD peut compter de 0 à 9 et ensuite être recyclé à 0. Pour compter des valeurs décimales plus grandes, on peut monter en cascade des compteurs BCD comme à la figure 15. Le fonctionnement de ce montage est le suivant:

- Au début, tous les compteurs sont initialisés à 0. Donc le nombre décimal affiché est 000.
- A mesure qu'arrivent des impulsions, le compteur BCD des unités s'incrémente de 1 à chaque impulsion. Après 9 impulsions, les compteurs des dizaines et des centaines sont toujours à 0 et le compteur des unités est à 9 (1001). Donc, le nombre affiché est 009.
- A la dixième impulsion d'entrée, le compteur des unités est recyclé à 0, entraînant le passage de 1 à 0 de la sortie Q_D de la bascule D. Cette transition agit comme signal d'horloge pour le compteur des dizaines qui est incrémenté. Ainsi après 10 impulsions, la valeur décimale affichée est 010.

➤ À mesure qu'arrivent d'autres impulsions, le compteur des unités est incrémenté à chaque impulsion et chaque fois qu'il est recyclé à 0, le compteur des dizaines augmente de 1. Donc après 99 impulsions, le compteur des dizaines est à 9 tout comme celui des unités. Le nombre affiché est 099.

➤ À la centième impulsion, le compteur des unités est recyclé à 0 ce qui entraîne également le recyclage du compteur des dizaines à 0. La sortie Q_D de la bascule D du compteur des dizaines effectue une transition de 1 à 0 qui agit comme signal d'horloge pour le compteur des centaines et provoque son incrémentation. Ainsi après 100 impulsions, on lit le chiffre décimal 100.

➤ Ce processus se poursuit jusqu'à la 999^e impulsion. À la 1000^e impulsion, tous les compteurs sont recyclés à 0.

On voit facilement qu'un tel montage peut être modifié pour représenter le nombre de chiffres décimaux que nous voulons en ajoutant de nouveaux étages avec leur décodeur et leur afficheur. En général, il nous faut un compteur **BCD** par chiffre décimal.

À titre d'information, mentionnons que les compteurs **BCD** de la figure 15 peuvent être soit des circuits intégrés **7493** câblés pour réaliser des compteurs **MODULO 10**, soit des compteurs **BCD** intégrés comme le **7490**.




Fig. 15

6- Inconvénients et avantages des compteurs asynchrones

Les compteurs asynchrones sont assez lents car les temps de propagation des bascules s'ajoutent.

La propagation des signaux de déclenchement des bascules provoque des états transitoires qui sont indésirables quand ils sont présents durant un temps non négligeable.

Par contre, la conception de ces compteurs est très simple et les liaisons entre les bascules sont peu nombreuses.

Ce type de compteurs est déconseillé dans les applications comptant des événements hautes fréquences (en particulier lorsque le cumul du temps de propagation dépasse la période de l'évènement à compter).

C. RÉSUMÉ

- Un compteur est un circuit séquentiel comportant n bascules décrivant au rythme d'une horloge un cycle de comptage régulier ou quelconque d'un maximum de 2^n combinaisons.
- Dans un compteur binaire chaque bascule divise par deux la fréquence d'horloge qui alimente son entrée **CLK**, avec ce genre de circuit, on peut diviser la fréquence initiale par n'importe quelle puissance de 2.
- Le modulo d'un compteur est le nombre d'états occupés par ce dernier pendant un cycle complet. Le modulo maximal d'un compteur à n bits (n bascules) est 2^n .
- Les diviseurs de fréquence sont des compteurs dont toutes les sorties ne sont pas utilisées. La division de fréquence dépendra de la sortie utilisée.
- La remise à zéro peut être synchrone ou asynchrone. Dans le cas d'une RAZ asynchrone, la combinaison à appliquer à l'entrée ou aux entrées de remise à zéro est celle correspondante à la valeur immédiatement supérieure à la dernière valeur incluse dans l'intervalle de comptage.
- Lorsqu'un compteur compte en ordre croissant et qu'on veut l'arrêter, on peut faire un décodage partiel (recherche de la combinaison de la RESET), en ne tenant compte que des sorties qui sont à 1.
- Le 7490 est composé d'un diviseur par 2 et d'un diviseur par 5. Par mise en cascade, il permet une division par 10.
Le cycle à 10 positions est différent suivant l'ordre de la mise en cascade (QA relié à horloge B ou QD relié à l'horloge A).
- Le cycle ayant un rapport cyclique de 0,5 est appelé Bi-quinaire et l'autre est appelé comptage BCD. Il comprend d'autre part une entrée de forçage à 0 et une entrée de forçage à 9.

D. ÉVALUATION

I- Contrôle de connaissances

- 1- Qu'est-ce qui cadence la vitesse à laquelle compte un compteur ?
- 2- Quelle est la différence entre un compteur binaire et un compteur BCD ?
- 3- Que signifie le libellé «DIV16» dans un symbole de compteur ?
- 4- Les compteurs binaires sont à base d'opérateurs logiques:
 - a. combinatoires ?
 - b. séquentiels ?
- 5- Un compteur asynchrone est constitué
 - a. d'un ensemble de bascules synchrones ?
 - b. d'un ensemble de bascules asynchrones ?
- 6- Un circuit qui compte de 10 à 26 est un compteur
 - a. modulo 26 ?
 - b. modulo 16 ?
 - c. modulo 17 ?

II- Exercices résolus

EXERCICE N°1

Soit le montage suivant:




Fig. 16

- 1- Pour quelle(s) valeur(s) du comptage la diode LED **D** s'allume-t-elle ? justifier votre réponse.
- 2- Quelle(s) modification(s) doit-on apporter au schéma précédent pour que la LED s'allume à la valeur **5** uniquement en gardant toujours le même modulo (**16**) ?

LOGIQUE SÉQUENTIELLE

EXERCICE N°2

soit le montage suivant:




Fig. 17

- 1- Quel est le modulo de ce compteur ?
- 2- Noter les sorties effectives de ce compteur dans l'ordre (LSB vers MSB) ?
- 3- Quelle(s) modification(s) doit-on apporter au schéma précédent pour concevoir un compteur modulo 9 comptant de 0 à 8 ?
- 4- Peut-on appliquer un décodage partiel pour remettre à zéro ce compteur ?

III- Exercices à résoudre

EXERCICE N°1

Représenter un compteur modulo 6 à base du circuit 7493.

Proposer deux solutions différentes.

EXERCICE N°2

Utiliser deux circuits 7490 pour concevoir un compteur comptant de 0 à 59.

- 1- Quel est le modulo de ce compteur ?
- 2- Dans quelle application type peut-on utiliser ce type de compteur ?

EXERCICE N°3

Représenter le schéma de câblage à base de compteurs donnant un signal de 20 KHz à partir d'une onde logique de 2,8 MHz.

EXERCICE N°4

soit le montage suivant:





Fig. 18

LOGIQUE SÉQUENTIELLE

- 1- Quel est le modulo de ce compteur ?
- 2- La fréquence d'entrée est de 10 KHz, quelle sera la fréquence de la sortie Q_D ?
- 3- Quelle(s) modification(s) doit-on apporter au schéma précédent et que doit-on ajouter pour obtenir un compteur modulo (14) ?

EXERCICE N°5


Soit le circuit suivant :



- 1- Quel est le modulo de ce compteur ?
- 2- Quelles sont les valeurs dénombrées par ce compteur ?
- 3- Quel est la nature des entrées CKA et CKB ?
- 4- Tracer le chronogramme relatif à ce compteur.

EXERCICE N°6

Soit le circuit suivant :



- 1- Quel est le modulo de ce compteur ?
- 2- Quel est l'intervalle des valeurs dénombrées par ce compteur ?
- 3- Quel est le rôle des entrées $R0(i)$?
- 4- Quel est le rôle des entrées $R0(i)$?

IV- Correction des exercices

EXERCICE N°1

- 1- La LED **D** s'allume pour les valeurs suivantes : **5, 7, D et F**. C'est-à-dire chaque fois que Q_A est à **1** et Q_C est à **1**, car on n'a pas d'autres mise à zéro du compteur sauf celle provoquée par le modulo de ce dernier (les deux broches de remise à zéro sont constamment dans un niveau bas).
- 2- Pour respecter la contrainte (modulo), la seule solution consiste à alimenter la diode en tenant compte des différentes sorties c'est-à-dire appliquer un décodage complet de la dite combinaison et non pas un décodage partiel.
D'où le nouveau schéma de câblage.




Fig. 19

EXERCICE N°2

- 1- Compteur **modulo 5** ou **DIV 5**.
- 2- Q_1 , Q_2 et Q_3 .
- 3- Mode opératoire:
 - ☞ relier l'horloge à CKA;
 - ☞ relier Q_3 à CKB;
 - ☞ appliquer un décodage complet sur la combinaison donnant **9** à la sortie,
 - ☞ appliquer la dite combinaison sur les entrées **R0(1)** et **R0(2)**.
- 4- Oui, étant donné que Q_3 et Q_0 prennent pour la première fois la valeur 1.

COMPTEURS INTÉGRÉS SYNCHRONES

A. MISE EN SITUATION

Par souci d'améliorer les services offerts à sa clientèle, le comité de gestion du parking a jugé primordial l'installation de deux pompes à carburants dans le dit parking.



Fig.1

L'approvisionnement en essence ou en fuel au moyen de ces pompes est assujetti à l'emploi de jetons dont le client est appelé à se procurer d'avance.

Cinq types de jetons sont mis à la disposition des clients en fonction de la nature et de la quantité du carburant à pomper. Trois pour l'essence (**5L, 10L** et **20L**) et deux pour le fuel (**10L** et **20L**).

Les jetons introduits par les clients, sont dirigés par gravité vers le panier de ramassage, qui à son tour aiguille ces derniers en fonction du type.

De façon périodique, le responsable commercial vient récupérer les dits jetons afin de les compter et mettre sa trésorerie journalière à jour.

Le comptage est effectué au moyen d'un dispositif approprié (voir photo ci-dessous).



Fig.2

Vu la quantité de jetons à manipuler, une solution mettant en œuvre des compteurs rapides (synchrones) a été retenue.

Ce type de compteurs présente plusieurs avantages et options (fonctions) par rapport à son homologue asynchrone étudié précédemment.

Cette section du manuel a pour objectif de vous faire découvrir ce type de compteurs et la façon de les mettre en œuvre.

P roblématique:

- ☞ Quels sont les différents types de compteurs synchrones ?
- ☞ Comment choisir tel ou tel type de compteurs ?
- ☞ Comment mettre en œuvre ces types de compteurs ?
- ☞ Comment associer en cascade des compteurs de même type ?

B. COMpteurs intégrés synchrones

I- Introduction

Nous avons vu lors de l'étude des compteurs asynchrones, que de part leur structure interne (mise en cascade de bascules), chaque sortie de bascule est reliée à l'entrée d'horloge de la bascule suivante. Cette configuration, engendre un fonctionnement lent du compteur car pour n bascules en cascade, le temps de fonctionnement ou de propagation total (T_t) est $T_t = n \times \text{temps de réponse d'une bascule}$.

Ce type de configuration peut parfois entraîner l'apparition de résultats erronés (surtout dans les hautes fréquences).

D'où généralement le recours aux compteurs synchrones qui présentent plusieurs avantages parmi lesquels la rapidité et la fiabilité en plus d'un lot d'options ou de fonctions supplémentaires qu'on va essayer de détailler dans la suite de ce cours.

II- Principe

Dans cette structure, le même signal d'horloge est appliqué simultanément à toutes les bascules constitutives du compteur. Ainsi, tous les étages changent simultanément et le temps de fonctionnement appelé aussi (temps de réponse ou de propagation) est égal au temps de propagation d'une seule bascule.

La nomination anglaise de ces compteurs est (**synchronous counters**), par opposition aux compteurs asynchrones qui sont communément nommés (**asynchronous ou ripple counters**).

III- Fonctions usuelles des compteurs synchrones intégrés

Les constructeurs de circuits intégrés, proposent actuellement une grande variante de compteurs intégrés binaires et / ou décimaux synchrones. Ces compteurs en plus de la fonction à laquelle ils sont dédiés, ils offrent diverses opportunités. Le tableau suivant résume les fonctions usuelles de ce type de compteurs:

LOGIQUE SÉQUENTIELLE

Fonction & Type	Rôle	Désignation & remarque
La remise à zéro (entrée)	Positionner les sorties du compteur à 0	CLR (CLeaR) ou MR (Master Reset) ou RAZ (Remise à Zéro) ou CT=0 Remarque: la remise à zéro peut être synchrone (active seulement sur le front actif de l'horloge) ou asynchrone (active sur niveau logique indépendamment de l'horloge).
L'autorisation de comptage (entrée)	Permettre le comptage. Lorsque cette entrée n'est pas activée, on «gèle» le comptage, même si l'horloge est toujours appliquée, sans pour autant remettre à zéro le compteur.	EN (ENable : validé) ou CTEN (CompTeur ENable) ou CE (Chip Enable)
Le préchargement du compteur (entrées)	Commencer le cycle de comptage à partir d'un nombre quelconque (qui appartient à l'intervalle de comptage)	DA, DB, DC, DD ou D, C, B, A pour les entrées de préchargement (Data : Donnée A, ...). LOAD (charger) ou PL (Parallèle Load) pour l'entrée qui commande le préchargement Remarque: on parle aussi de compteur prépositionnable ou de compteur programmable.
Le comptage ou le décomptage (entrée)	Faire compter ou décompter le compteur	UP (comptage) ou + et DOWN (décomptage) ou - ou U/D Remarque: il peut y avoir soit deux entrées d'horloges distinctes (une pour compter et l'autre pour décompter) ; soit une seule entrée d'horloge et une entrée précisant s'il faut compter ou décompter en fonction de son niveau logique.
Le décodage de certaines valeurs (sortie)	Indiquer que le compteur a atteint une valeur précise de son cycle.	

LOGIQUE SÉQUENTIELLE

La retenue pour la mise en cascade de plusieurs circuits (sorties)	Indiquer la fin du cycle de comptage. Indiquer la fin du cycle de décomptage.	CO (Carry Output : sortie compteur plein) ou TC (Terminal Count) ou RCO (Ripple Carry Output). BO (Borrow Output : sortie compteur vide).
---	--	--

REMARQUES

- ☞ Tous les compteurs ne disposent pas forcément de toutes les possibilités citées ci-dessus.
- ☞ Le choix de l'un ou de l'autre dépend de la fonction à réaliser.
- ☞ La désignation des broches dépend du fabricant et du datasheet utilisé.
- ☞ Par souci de lisibilité, certains manuels proposent des compteurs dont la désignation des broches est un mélange de désignations de datasheets différents donc de fabricants différents (ce sont des choix qu'il faut parfois accepter).

IV- Références usuelles de compteurs synchrones

Référence	Type	Mode de RESET	Mode de chargement	Comptage/décomptage
74160	décimal	asynchrone	synchrone	OUI/NON
74161	binaire	asynchrone	synchrone	OUI/NON
74162	décimal	synchrone	synchrone	OUI/NON
74163	binaire	synchrone	synchrone	OUI/NON
74168	décimal	Pas de RESET	synchrone	OUI/OUI
74169	binaire	Pas de RESET	synchrone	OUI/OUI
74190	décimal		asynchrone	OUI/OUI
74191	binaire		asynchrone	OUI/OUI
74192	décimal	asynchrone	asynchrone	Deux horloges
74193	binaire	asynchrone	asynchrone	Deux horloges
4029	BIN/DEC		asynchrone	OUI/OUI
4510	décimal	asynchrone	asynchrone	OUI/OUI

V- Etude des compteurs décompteurs synchrones usuels


1- Les compteurs binaires

Comme pour la gamme asynchrone, les compteurs binaires synchrones intégrés sont généralement modulo 16, c'est-à-dire qu'ils comptent de 0 à 15.

a. Cas du circuit TTL **74161**

- ☞ Présentation: d'après le tableau précédent ce circuit ne peut que compter, il possède une entrée de remise à zéro asynchrone et une entrée de préchargement synchrone.

LOGIQUE SÉQUENTIELLE



74161: $f_{max}=32\text{ MHz}$ et $I_{max}=61\text{ mA}$ - 74LS93: $f_{max}=32\text{ MHz}$ et $I_{max}=19\text{ mA}$

Fig. 3

LÉGENDE

- **CTR DIV 16:** compteur synchrone binaire **modulo 16**.
- **ENP** et **ENT:** entrées de validation, pour que le compteur soit valide il faut que **ENP** et **ENT** soient reliées à un niveau HAUT (1 logique).
- **LOAD:** entrée de chargement synchrone, pour $\overline{\text{LOAD}} = 0$ et en présence d'un front montant sur l'horloge **CLK** on obtient $Q_D Q_C Q_B Q_A = DCBA$ (combinaison présente sur les entrées de données).
- **CLK:** entrée d'horloge, active sur front montant.
- **CLR:** entrée de remise à zéro asynchrone, indépendante du signal d'horloge. Si **CLR = 0** alors instantanément $Q_D Q_C Q_B Q_A$ passe à **0000**.
- **RCO:** sortie signalant la fin du comptage. RCO prend 1 en fin de cycle et prend 0 ailleurs.

TABLE DE FONCTIONNEMENT

*Clear	Load	Enable T	Enable P	Action suite à un front montant sur l'horloge
L	X	X	X	RESET (Clear)
H	L	X	X	Chargement des données (A.....D)
H	H	H	H	Comptage (Incrémantation)
H	H	L	X	Pas de changement
H	H	X	L	Pas de changement

NB : * Cette colonne concerne seulement les compteurs à RESET synchrone (74162 et 74163). Pour le 74160 et le 74161 la RESET est asynchrone donc indépendante du signal d'horloge (elle est instantanée).

LOGIQUE SÉQUENTIELLE

CHRONOGRAMME




Fig. 4

b. Mise en œuvre du circuit TTL 74161

Pour lancer une opération de comptage il faut :

- ☛ Valider le compteur en reliant **ENP** et **ENT** à un niveau logique **HAUT**.
- ☛ Appliquer le signal d'horloge à l'entrée **CLK**.
- ☛ Activer/désactiver les entrées **RESET (MR)** et **Load** en fonction du contexte du problème posé.
- ☛ Récupérer le résultat sur les broches de sorties **Q_DQ_CQ_BQ_A**.

NB : Les configurations étudiées dans la partie réservée aux compteurs asynchrones, demeurent valables pour les compteurs synchrones, moyennant la prise en compte des entrées de commande et de leur mode d'action.

EXEMPLE

Le circuit 74161 en compteur partant d'une valeur initiale $a_3a_2a_1a_0$ à une valeur finale $b_3b_2b_1b_0$ (soit par exemple entre 4 et 12).

- ☛ Combinaison d'activation de **LOAD** (puisque l'entrée est synchrone donc on prend l'équivalent binaire de 12 soit : $Q_DQ_CQ_BQ_A = 1100$). Cette combinaison nécessite une porte NAND à 2 entrées pour détecter les bits à 1 dans la dite combinaison.
- ☛ Combinaison binaire à présenter sur les entrées de données ou de précharge-ment, soit l'équivalent binaire de 4 sur 4 bits (**DCBA = 0100**). Pour ce faire, il suffit de relier les bits à zéro à la masse et les bits à 1 au (+) de l'alimentation.

- ☞ Désactiver l'entrée RESET en la reliant à un niveau logique HAUT.
- ☞ Appliquer le signal d'horloge à l'entrée CLK.

Schéma structurel correspondant :




Fig. 5

NB : Sous certains logiciels de simulation les sorties peuvent être désignées autrement, par exemple « $Q_3Q_2Q_1Q_0$ » au lieu de « $Q_DQ_CQ_BQ_A$ » ainsi que les entrées de données par « $D_3D_2D_1D_0$ » au lieu de «DCBA».

2- Les compteurs décimaux

a. Le circuit TTL (74160) : ce circuit est compatible broche à broche au 74161 étudié précédemment. La seule différence réside dans le modulo de ce circuit qui est égale à **10**. Donc toutes les configurations applicables aux compteurs binaires, restent valables pour ce circuit en tenant compte du modulo qui est **10** (compteur **BCD** ou **décimal**).

3- Les compteurs / décompteurs (cas du circuit TTL 74169)

a. Présentation

C'est un compteur / décompteur binaire, n'ayant pas de broche pour la remise à zéro. Il est prépositionnable (programmable).

Par comparaison à son homologue le 74161, il a une broche **RCO inversée** ainsi que les broches **ENP** et **ENT** qui sont inversées aussi.

Le choix du mode de fonctionnement (comptage ou décomptage) est assuré par une seule broche (**broche N°1**). Un niveau haut sur cette broche, lance le circuit en mode compteur, un niveau bas sur la même broche lance le circuit en mode décompteur.

D'après le document constructeur, ce circuit peut fonctionner à des fréquences élevées pouvant atteindre **30Mhz**.

MANUEL DE COURS

0110100 1100101 1101101 1100101 1010011 1010100
 0110100 1100101 1101101 1100101 1010011 1010100

LOGIQUE SÉQUENTIELLE

b. Brochage et symbole





Fig. 6



c. Table de fonctionnement

Load	ENP	ENT	U/D	Action suite à un front montant sur l'horloge
0	X	X	X	Chargement (DCBA --- Q _D Q _C Q _B Q _A)
1	0	0	1	Mode compteur
1	0	0	0	Mode décompteur
1	1	X	X	Pas de changement
1	X	1	X	Pas de changement

d. Chronogramme




Fig. 7

e. Mise en œuvre du circuit TTL (74169)

Dans tous les cas de figure, veiller à :

- Valider le compteur en portant les broches **ENP** et **ENT** à un niveau BAS (0 logique).
- Appliquer le signal d'horloge à l'entrée **CLK**.
- Choisir le mode de fonctionnement en reliant **U/D** à un niveau haut pour le mode compteur et à un niveau BAS pour le mode décompteur.
- Activer ou désactiver l'entrée chargement en fonction du contexte de l'étude (l'application d'un niveau HAUT «1 logique» sur l'entrée Load désactive cette dernière).

CONFIGURATIONS POSSIBLES




Fig. 8




Fig. 9

*Compteur binaire à cycle complet
Cycle de comptage de 0 à 15*

*Compteur binaire à cycle incomplet
Cycle de comptage de 0 à 7*




Fig. 10

*Compteur binaire entre deux limites
Cycle de comptage de 4 à 12*

NB : En pratique, il est conseillé de ne pas laisser les entrées d'un compteur en l'air.

LOGIQUE SÉQUENTIELLE

f. Le 74169 en mode décompteur.

Dans ce cas on va se limiter à l'étude du décomptage entre une valeur initiale $b_3b_2b_1b_0$ et une valeur finale $a_3a_2a_1a_0$ (soit par exemple entre 13 et 5).

- Valeur de départ étant 13(10), appliquer l'équivalent binaire de cette valeur sur les entrées de données ou de précharge. Soit **DCBA = 1101**.
- Activer l'entrée de préchargement (**LD**) par l'équivalent binaire de la valeur finale au moyen d'une logique combinatoire adéquate. Sachant que $5_{(10)}$ correspond à $Q_DQ_CQ_BQ_A = 0101_{(2)}$, en appliquant les règles du décodage partiel on prendra seulement les bits à 1 soit (Q_CQ_A) .
- Porter la broche **U/D** à un niveau bas pour activer le mode décomptage.
- Appliquer le signal d'horloge sur la broche **CLK**.

Le schéma structurel correspondant.




Fig. 11




Fig. 12

NB : les mécanismes de configuration du 74169 en mode décompteur demeurent semblables à ceux de la configuration en mode compteur en veillant à charger la valeur initiale sur les entrées de données et celle correspondante à la valeur finale sur l'entrée Load (**LD**) tout en utilisant une logique combinatoire adéquate.

Néanmoins le recours au décodage partiel des données à présenter sur l'entrée Load pose parfois problème lorsqu'il y a risque de croiser la même combinaison plus qu'une fois durant le cycle de comptage, ce qui induit automatiquement dans l'erreur et donne des résultats inattendus et erronés.


D'où le recours à la seconde solution qui fait appel au décodage complet.

4- Compteur / Décompteur binaire / décimal (4029)

a. Présentation :

Compteur/décompteur binaire / décimal 4 bits de technologie CMOS.

b. Schéma fonctionnel



LOGIQUE SÉQUENTIELLE

c. Brochage et symbole





Fig. 14



Le signal d'horloge est appliqué sur l'entrée **CP**. Ce sont les fronts montants qui sont actifs. **CE** est une entrée de validation. Si elle se trouve au niveau **H**, le compteur est inhibé ainsi que la retenue. **PL** est l'entrée de chargement parallèle asynchrone prioritaire. Dès qu'elle passe au niveau **H**, les quatre données présentes sur **P₀**, **P₁**, **P₂** et **P₃** sont transférées sur les sorties **Q₀**, **Q₁**, **Q₂** et **Q₃**.

La commande **UP/DN** permet soit de compter (**UP/DN** au niveau **H**), soit de décompter (**UP/DN** au niveau **L**).

La commande **BIN/DEC** permet le comptage / décomptage soit en code binaire (**BIN/DEC** au niveau **H**), soit en code décimal (**BIN/DEC** au niveau **L**).

La sortie **TC** est normalement au niveau **H** et passe au niveau **L** lorsque le compteur atteint sa valeur maximale en mode compteur ou sa valeur minimale en mode décompteur à condition que **CE** soit au niveau **L**.

d. Table de fonctionnement

PL	BIN/DEC	UP/DN	CE	CP	MODE
H	X	X	X	X	Chargement parallèle
L	X	X	H	X	Sans changement
L	L	L	L	↑	Décomptage décimal
L	L	H	L	↑	Comptage décimal
L	H	L	L	↑	Décomptage binaire
L	H	H	L	↑	Comptage binaire

LÉGENDE :


H : niveau HAUT.

L : niveau BAS.

↑ : front montant.

LOGIQUE SÉQUENTIELLE

e. Chronogramme et commentaire



A l'instant t_1 , la commande **PL** (chargement du compteur) passe au niveau **bas**. Donc au front d'horloge actif qui suit, le comptage peut commencer.

CE est à l'état «**0**». Le comptage est validé. Le **compteur** progresse donc de «**0**» à «**9**». Dès qu'il passe à «**9**» à l'instant t_2 , la sortie **CT** (retenue) passe au niveau bas.

Pendant cet état **9**, l'entrée de commande **UP/DN** passe au niveau bas (L), donc le compteur va passer en mode décomptage. Immédiatement, la sortie **CT** repasse au niveau **haut** (H) puisque le compteur est en mode décomptage.

Au front d'horloge actif suivant, le compteur passe à **8** puis à **7**... jusqu'à **0**.



A l'instant t_3 , le décompteur passe à «**0**» mais la sortie **CT** reste au niveau Haut puisque l'entrée de validation **CE** vient de passer au niveau Haut.

Par contre, après une période du signal d'horloge, cette entrée **CE** passe au niveau bas et par conséquent la sortie **CT** peut passer au niveau bas.

A l'instant t_4 , la commande **PL** passe au niveau **H** donc le chargement du compteur s'effectue et ce dernier passe à l'état «**6**».

f. Mise en œuvre du circuit 4029.

Configurations possibles


 4029 en mode compteur binaire modulo 8
 Cycle de comptage : 3-4-5-6-7-8-9-10

 4029 en mode décompteur binaire modulo 12
 Cycle de comptage : 11-10-9-8-7-6-5-4-3-2-1-0

La comparaison des deux schémas fait apparaître les constatations suivantes :

Broche	Niveau en mode compteur	Niveau en mode décompteur	Action réalisée
\overline{CE}	0	0	Validation circuit
B/D	1	1	Compteur binaire
U/D	1	0	Choix du mode (comptage/décomptage)
PL =	$S+Q_0.Q_1.Q_3$	$S+Q_0.Q_1.Q_2.Q_3$	Préchargement

NB : Dans les deux cas de figure, l'équivalent binaire de la valeur initiale de l'intervalle de comptage ou de décomptage est exploité pour alimenter les entrées de précharge.

L'équivalent binaire de la valeur finale est à son tour exploité aussi via des opérateurs combinatoires adéquats pour attaquer l'entrée de précharge.

5- Compteur-décompteur BCD synchrone avec 2 horloges et RAZ (40192).
a. Présentation :

Le circuit 40192 est un compteur/décompteur décimal synchrone 4 bits en technologie CMOS. Ce compteur est compatible en fonction et en brochage avec le circuit **74192** de la technologie TTL.

Il présente la particularité d'avoir deux entrées d'horloges séparées:

- ☞ **UP:** entrée d'horloge en mode compteur;
- ☞ **DOWN (DN):** entrée d'horloge en mode décompteur.

LOGIQUE SÉQUENTIELLE

b. Brochage et symbole





Fig. 18



- ☞ **CLR**: entrée statique active à l'état 1 de remise à zéro générale des sorties.
- ☞ **UP**: entrée dynamique de comptage active sur front montant.
- ☞ **DOWN**: entrée dynamique de décomptage active sur front montant.
- ☞ **LOAD : chargement** (ou **PL**): entrée statique active à l'état «0» de chargement des sorties.
- ☞ **P₀** à **P₃**: entrées statiques de donnée.
- ☞ **Q₀** à **Q₃**: sorties de comptage.
- ☞ **CO** (CARRY: Report): sortie de report pour la commande de l'entrée **UP** d'un autre compteur-décompteur (décade supérieure).
- ☞ **BO** (BORROW: Retenu) :sortie de retenu pour la commande de l'entrée **DOWN** d'un autre compteur-décompteur (décade supérieure).

c. Table de fonctionnement

CLR	PL (LOAD)	UP	DOWN	MODE
H	X	X	X	Remise à zéro asynchrone
L	L	X	X	Chargement asynchrone
L	H	H	H	Sans changement
L	H	↑	H	Comptage
L	H	H	↑	Décomptage


LÉGENDE :

H : niveau HAUT.

L : niveau BAS.

↑ : front montant.

d. Chronogramme et commentaire



Lors d'une opération de chargement (**LOAD = 0**), chacune des sorties **Q_i** prend l'état de l'entrée **P_i** correspondante.

Pendant une phase de comptage, l'entrée «**DOWN**» doit être à l'état **1**, et le compteur est incrémenté sur chaque front montant de l'entrée «**UP**», de **0** à **9**.

Pendant une phase de décomptage, l'entrée «**UP**» doit être à l'état **1**, et le compteur est décrémenté sur chaque front montant de l'entrée «**DOWN**», de **9** à **0**.

Quand le comptage atteint la limite supérieure (de la valeur **9** à la valeur **0**), la sortie «**CARRY**» présente un front montant permettant de déclencher le comptage sur la décade supérieure.

Quand le décomptage atteint la limite inférieure (de la valeur **0** à la valeur **9**), la sortie «**BORROW**» présente un front montant permettant de déclencher le décomptage sur la décade supérieure.

e. Mise en œuvre du circuit 40192

Repronons le schéma fonctionnel cité dans la mise en situation de la leçon dédiée à l'étude et à la mise en œuvre des circuits combinatoires et focalisant notre attention sur la fonction (**F4**).

Celle-ci a principalement pour rôle l'incrémentation d'un compteur à chaque accès d'un véhicule au parking (détecté par le capteur **EV**) et la décrémentation de ce même compteur chaque fois qu'un véhicule quitte ce même parking (détecté par le capteur **SV**).

La solution adoptée par le concepteur de la carte de commande est à base du circuit **74192**. Or ce circuit est compatible en fonction et en brochage au circuit **40192**.

LOGIQUE SÉQUENTIELLE

Le schéma ci-dessous est une partie du compteur/décompteur figurant dans la carte. Ce schéma traite uniquement les unités de l'opération de comptage sans préchargement.




Fig. 20

Pour matérialiser la fonction F4, il est impératif d'introduire l'opération de **préchargement**. D'où la solution correspondante:




Fig. 21

6- Mise en cascade asynchrone des compteurs intégrés synchrones.

a. Introduction

Dans cette structure, le signal d'horloge est appliqué à l'horloge du circuit du plus faible poids, les autres horloges sont pilotées par une ou plusieurs sorties des circuits qui les précèdent.

b. Exemple 1

Conception d'un compteur modulo **100** (comptant de **0** à **99**), à base du circuit **TTL 74160**. Ce compteur nécessite deux circuits (**74160**) un pour les unités et l'autre pour les dizaines.

LOGIQUE SÉQUENTIELLE

Rappelons ci-après les modes d'actions des entrées de commande:

- ☛ RESET asynchrone.
- ☛ Load (chargement) synchrone.

SCHÉMA STRUCTUREL




Fig. 22

c. Exemple 2: mise en cascade du circuit TTL (74169) : soit à concevoir le même compteur que celui traité dans le paragraphe (b).

Rappelons que ce circuit (74169) possède les caractéristiques suivantes :

- ☛ Compteur / décompteur binaire (de 0 à 15) appelé aussi hexadécimal.
- ☛ Pas d'entrée Reset.
- ☛ Load (chargement) synchrone.

SCHÉMA STRUCTUREL




Fig. 23

LOGIQUE SÉQUENTIELLE

d. Exemple 3: mise en cascade du circuit CMOS (4029) : conception du compteur modulo 100

➤ Principe de mise en cascade asynchrone d'après le document constructeur.




Fig. 24

SCHÉMA STRUCTUREL CORRESPONDANT




Fig. 25


L'association des compteurs synchrones sera elle-même synchrone. Le signal d'horloge est unique et commun à tous les compteurs. Un compteur devra changer d'état lorsque le précédent sera en fin de cycle. C'est pourquoi tous les compteurs synchrones disposent d'un signal de sortie actif lorsque le compteur est justement en fin de son cycle. Ce signal sera donc connecté sur une entrée d'autorisation de comptage du compteur suivant.

Il est aussi possible de réaliser une cascade asynchrone à partir de compteurs synchrones. Mais ce montage perd alors l'intérêt propre au mode de fonctionnement des compteurs synchrones: on retrouve le retard de propagation et des valeurs incohérentes en sortie surtout en hautes fréquences.

En plus, le choix du circuit à utiliser est primordial lors de la conception d'un compteur ou d'un décompteur. L'exemple 3 présente l'avantage d'être le plus économique.

C. RÉSUMÉ

- Les compteurs synchrones offrent des options en plus par comparaison à leurs homologues asynchrones.
- Dans les compteurs programmables, les deux limites de l'intervalle de comptage sont exploitées comme suit :
 - La valeur de départ est appliquée sur les entrées de préchargement.
 - La valeur finale est utilisée pour amorcer le préchargement (alimente l'entrée LOAD).
- En règle générale, lorsqu'un compteur compte en ordre croissant et qu'on veut l'arrêter, on peut faire un **décodage partiel** en ne tenant compte que des sorties qui sont à 1.
- Le décodage complet est employé chaque fois qu'il y a risque de croiser une combinaison ou une partie de cette dernière plus qu'une fois durant le cycle.
- La mise en cascade de compteurs sert à augmenter le modulo de ce dernier.
- Pour changer le modulo d'un compteur on doit effectuer un «**Clear**» ou un «**Load**».
- Le «**Load**» synchrone est conseillé chaque fois que le «**Clear**» est du type asynchrone.
- La nature de la logique combinatoire utilisée pour activer une broche de commande quelconque d'un compteur, dépend du mode d'action de cette dernière.
- Il est déconseillé de laisser les entrées non utilisées d'un compteur à l'air libre.



D. ÉVALUATION

I- Contrôle de connaissances

- 1- Quel est le principal avantage d'un compteur synchrone par rapport à son homologue asynchrone ?
- 2- Qu'est-ce qu'un compteur prépositionnable ou programmable ?
- 3- Quelle est la différence entre une entrée synchrone et une entrée asynchrone ?
- 4- Un compteur **BCD** comporte combien de sorties ?
- 5- Un compteur diviseur par **16** (**CTR DIV 16**) comporte combien de sorties ?

II- Exercices résolus

EXERCICE N°1

Un compteur binaire **4** bits est à l'état «**0000**» quand arrivent les impulsions d'horloge. Quelque temps après, on arrête les impulsions d'horloge et on lit l'état «**1001**» sur les différentes sorties du compteur.

- 1- Dites combien d'impulsions ont été délivrées au compteur ?
- 2- Supposons que l'état «**1001**» est la valeur finale de ce compteur. Quel est le modulo de ce compteur ?



EXERCICE N°2

On compte concevoir un compteur qui compte de **2 à 6** (**2-3-4-5-6, 2-3-4-5-6**) à l'aide d'un compteur synchrone de référence **74160**.

- 1- Quel est le modulo de cette configuration ?
- 2- Expliquer le principe de fonctionnement de cette configuration.
- 3- Représenter le schéma structurel correspondant.

EXERCICE N°3

On donne le symbole et le chronogramme du circuit intégré **4510**.



- 1- Quel est le type de ce circuit ?
- 2- Quel est son modulo ?
- 3- Quel est le rôle des broches 15 ? À quel niveau est-elle active ?
- 4- Quel est le rôle de la broche 9 ? À quel niveau est-elle active ?
- 5- Quel est le rôle de la broche 5 ? À quel niveau est-elle active ?
- 6- Quel est le rôle de la broche 10 ? À quel niveau est-elle active ?
- 7- Quel est le rôle de la broche 1 ? À quel niveau est-elle active ?
- 8- Quel est le rôle de la broche 7 ? À quel niveau est-elle active ?
- 9- Donner le mode de fonctionnement (compatge, décomtage....) de ce circuit pendant les intervalles de temps suivants:
 - ↗ entre $[t_0, t_1]$;
 - ↗ entre $[t_1, t_2]$;
 - ↗ entre $[t_2, t_3]$;
 - ↗ entre $[t_3, t_4]$.
- 10- Proposez une solution pour que le compteur compte de **2 à 7** puis recommence à partir de **2**.

III- Exercices à résoudre

EXERCICE N°1


Un compteur par **N** est un circuit qui possède une entrée où arrivent les impulsions à compter et des sorties sur lesquelles apparaît le nombre d'impulsions modulo **N**.

Ce nombre est codé en binaire (ou dans tout autre code pratique pour l'application considérée).

- 1- Combien faut-il de sorties pour compter par **10** en binaire ?
- 2- On suppose que le signal d'entrée est un signal carré périodique. Tracer le chronogramme des signaux de sortie en supposant que les transitions sont commandées par le front montant du signal d'entrée.
- 3- Montrer que ce compteur peut réaliser une division de fréquence par **10**.

EXERCICE N°2

Soit le schéma structurel suivant:




LOGIQUE SÉQUENTIELLE

- 1- Quel est le modulo du compteur ?
- 2- Quels sont les nombres dénombrés en régime établi ?
- 3- Quel est le rôle du bouton **S** ?
- 4- A quoi sert la porte **NOR** (NON OU) ?
- 5- Pourquoi avons-nous désactivé l'entrée **RESET «MR»** ?
- 6- Pour recycler ce compteur quelle entrée avons-nous utilisé ?
- 7- Peut-on s'en passer de la porte **AND** (ET) ? Justifier votre réponse.

EXERCICE N°3

Soit le schéma structurel suivant:



Le circuit **74160** est compatible broche à broche au **74161** étudié précédemment. La seule différence réside dans le modulo de ce circuit qui est égale à **10**. Ainsi, toutes les configurations applicables aux compteurs binaires, restent valables pour ce circuit.

- 1- Donner le modulo du compteur câblé.
- 2- Donner son cycle de comptage.
- 3- Pour recycler ce compteur quelle entrée avons-nous utilisé ?
- 4- Peut-on s'en passer de la porte **NON** ? Justifier votre réponse.

EXERCICE N°4

On veut concevoir un compteur qui compte de **0 à 23** sur **2 chiffres**. On utilise pour cela **2 circuits 4510** et **2 afficheurs 7 segments** : un pour les dizaines et un pour les unités. Proposez une solution comptant de **0 à 23** en mettant en cascade les deux compteurs.

IV- Correction des exercices

EXERCICE N°1

- 1- 10 impulsions.
- 2- Modulo 10.

EXERCICE N°2

1- Puisque on a **5** états à dénombrer, le modulo est **5**.


2- Il faut détecter le chiffre **6**, puis faire une remise à **2**.

On peut détecter le chiffre **6 (0110)** par un décodage partiel de Q_c et Q_B (la première fois que Q_c et Q_B sont simultanément à 1, c'est le chiffre **6**).

Nous allons faire la remise à **2** en utilisant l'entrée «Load» et placer le chiffre **2** sur les entrées **DCBA**.

Comme c'est un «Load» (actif sur **0**), il nous faut inverser la sortie de la fonction **ET** pour générer un **0** et faire le chargement du chiffre **2**.

3- Schéma correspondant



EXERCICE N°3


1- Le circuit intégré **4510** est un compteur/décompteur programmable 4 bits permettant de compter en **BCD** (**10** valeurs en sortie : de **0** à **9**), et permet un pré-chargement pour commencer à compter à partir d'une valeur quelconque.

2- Modulo 10

LOGIQUE SÉQUENTIELLE

- 3- La broche **15** est l'entrée d'horloge active sur front montant.
 - 4- La broche **9** est une entrée de remise à zéro : elle doit être à **0** pour que le compteur puisse compter.
 - 5- La broche **5** est une entrée de validation : elle doit être à **0** pour que le circuit soit validé.
 - 6- La broche **10** permet de choisir le sens de comptage : compteur (si **M₁=1**) ou décompteur (si **M₁=0**)
 - 7- La broche **1** permet de précharger la valeur présente sur les bornes **4** (poids faible), **12**, **13** et **3** (poids fort)
 - 8- La broche **7** permet de mettre en cascade plusieurs compteurs en la reliant à la borne **5** du compteur suivant. Alors que les broches **6** (**poids faible**), **11**, **14** et **2** (**poids fort**) sont les **4** sorties du compteur (codées en **BCD**).
- 9-** Mode de fonctionnement:
- ↗ entre $[t_0, t_1]$: préchargement
 - ↗ entre $[t_1, t_2]$: comptage
 - ↗ entre $[t_2, t_3]$: décomptage
 - ↗ entre $[t_3, t_4]$: compteur bloqué
 - ↗ entre $[t_5, t_6]$: préchargement
- 10-** Compteur [2 à 7] puis recommence à partir de 2.

Schéma correspondant




LE GRAFCET

A. MISE EN SITUATION

Système: portail automatisé

I- Présentation

Ce système permet de contrôler l'accès à une résidence privée par ouverture et fermeture commandées d'un portail rotatif.




II- Description du système

Le système est composé de :

- deux ventaux mobiles qui permettent ou interdisent le passage de l'usager;
- une télécommande permettant la commande de l'ouverture et de la fermeture;
- un commutateur à clef pour l'ouverture et la fermeture manuelle;
- une antenne de réception;
- un boîtier de commande pour gérer le portail;
- un moteur **M₁** pour manœuvrer le vantail **1**;
- un moteur **M₂** pour manœuvrer le vantail **2**;
- un clignotant pour avertir les usagers du mouvement des vantaux;
- deux photocellules de sécurité.

LOGIQUE SÉQUENTIELLE



III- Fonctionnement du système:

- ☞ L'appui sur le bouton ouverture S_1 de la télécommande ou la présence d'une clé ($S_2=1$), entraîne l'ouverture du **ventail 1** par le moteur **M₁**.
- ☞ Cinq secondes après, le moteur **M₂** entraîne à son tour l'ouverture du **ventail 2**.
- ☞ L'activation des deux capteurs de fin de course des ventaux (S_{11} et S_{21}) entraîne l'arrêt des deux moteurs **M₁** et **M₂**.
- ☞ L'appui sur le bouton fermeture de la télécommande S_3 ou la présence de la clé ($S_4=1$) entraîne la fermeture du **Ventail 2**.
- ☞ Cinq secondes après, le moteur **M₁** entraîne à son tour la fermeture du **ventail1**.

Pour des raisons de sécurité :

- ☞ lors de l'ouverture et la fermeture, un clignotant est activé pour avertir les usagers;
- ☞ lors de la fermeture, si les photocellules S_5 et S_6 détectent un obstacle dans leurs champs d'action ($S_5=1$ ou $S_6 =1$) le cycle de fermeture s'interrompt et le cycle d'ouverture reprend.

IV- Choix technologiques

	Actions	Pré-actionneurs	Capteurs
Portail1	Ouverture du portail 1	KM ₁₁	S ₁₁
	Fermeture du portail 1	KM ₁₀	S ₁₀
Portail2	Ouverture du portail 2	KM ₂₁	S ₂₁
	Fermeture du portail 2	KM ₂₀	S ₂₀

LOGIQUE SÉQUENTIELLE

Actions	Pré-actionneurs	Capteurs
Ordre d'ouverture commandée	-	S₁
Ordre d'ouverture manuelle	-	S₂
Ordre de fermeture commandée	-	S₃
Ordre de fermeture manuelle	-	S₄
Détection d'obstacles	-	S₅ et S₆
Signalisation durant l'ouverture et la fermeture	H	-

La traduction du fonctionnement de ce système en graphique de point de vue de la partie commande a abouti au résultat suivant:




Fig.3

Constatations :

- ☞ Un grafcet pareil peut s'avérer difficile à lire et à déchiffrer.
- ☞ Sa maintenance et son dépannage demandent plus de temps.
- ☞ Les couts de l'installation et la mise en œuvre exigent des frais supplémentaires.

P roblématique:



- ☞ Y a-t-il moyen d'alléger un peu ce grafcet afin de faciliter sa lecture ?
- ☞ Y a-t-il possibilité de subdiviser ce grafcet en des grafcets élémentaires faciles à déchiffrer ?
- ☞ Si la possibilité précédente s'avère possible, alors comment coordonner les différentes actions de ces grafcets pour aboutir au fonctionnement escompté par le cahier des charges ?

B. LES GRAFCET SYNCHRONISÉS

I- Introduction

Une lecture approfondie des données relatives au fonctionnement du système précédent fait ressortir deux tâches principales, à savoir une première tâche d'ouverture et de fermeture relative au **vantail 1** et une seconde relative au **vantail 2**.

Chacune de ces tâches peut être décrite par un grafcet séparé comme suit :



Constatations : pour évoluer simultanément, ces deux grafcets nécessitent quelques modifications et l'adjonction d'un coordinateur capable de les gérer conformément aux exigences du cahier des charges. Cette opération est appelée synchronisation de grafcets.

II- Principe

La synchronisation des grafcets, nécessite entre autre l'ajout d'un troisième grafcet appelé grafcet de **conduite** ou grafcet maître, dont le rôle est le pilotage des grafcets esclaves.

Pour ce faire, les règles suivantes doivent être respectées:

- 1- Le GRAFCET esclave attend à sa première transition qu'une ou plusieurs étapes du GRAFCET maître soient actives pour déclencher l'exécution de la tâche.
- 2- Le GRAFCET esclave enchaîne les étapes sans rien de particulier.
- 3- Quand le traitement du GRAFCET esclave est terminé une étape supplémentaire sans action reste active pour signaler au GRAFCET maître que le traitement est terminé.
- 4- L'état de cette étape est utilisé dans une réceptivité du GRAFCET maître pour qu'il puisse prendre en compte l'achèvement de la tâche.
- 5- L'évolution du GRAFCET maître (désactivation des étapes du point 1) permet au GRAFCET esclave de s'initialiser pour un prochain traitement.

L'application de cette stratégie au portail automatisé a donné ce qui suit :




Fig.6

Constatations : les grafcets obtenus sont plus lisibles et faciles à mettre en œuvre et à maintenir.

III- Mise en équation

1- Nécessité

Vu la diversité des automates programmables disponibles sur le marché, une grande partie de ces dernières, nécessitent pour leur programmation autres langages que le langage GRAFCET.

Pour assouplir la portabilité des programmes de gestion et leur implantation sur la majorité des automates, les automatistes ont mis en œuvre une méthode consistant à transformer le grafcet PC en équation.

Pour cela, il faut rechercher les différentes équations d'activation et de désactivation de chaque étape.

2- Principe

Le principe de la méthode consiste à trouver les équations d'activation et de désactivation de chacune des étapes pour former l'équation de cette dernière.

Considérons l'étape «n» de la configuration suivante :

01	Equation d'activation:	$A_n = X_{n-1} \cdot R_{n-1}$
02	Equation de désactivation:	$D_n = X_{n+1}$
03	Equation de l'étape:	$X_n = X_{n-1} \cdot R_{n-1} + X_n \cdot \bar{X}_{n+1}$




Fig.7

3- Application au portail automatisé

N°	Activation	Désactivation	Etape
0	$A_0 = X_3 \cdot X_{15} \cdot X_{25}$	$D_0 = X_1$	$X_0 = X_3 \cdot X_{15} \cdot X_{25} + X_0 \cdot \bar{X}_1$
1	$A_1 = X_0 \cdot (S_{15} + S_2)$	$D_1 = X_2$	$X_1 = X_0 \cdot (S_{15} + S_2) + X_1 \cdot \bar{X}_2$
2	$A_2 = X_1 \cdot X_{12} \cdot X_{23}$	$D_2 = X_3$	$X_2 = X_1 \cdot X_{12} \cdot X_{23} + X_2 \cdot \bar{X}_3$
10	$A_{10} = X_{15} \cdot X_0$	$D_{10} = X_{11}$	$X_{10} = X_{15} \cdot X_0 + X_{10} \cdot \bar{X}_{11}$
11	$A_{11} = X_{10} \cdot X_1 + X_{14} \cdot (S_5 + S_6)$	$D_{11} = X_{12}$	$X_{11} = [X_{10} \cdot X_1 + X_{14} \cdot (S_5 + S_6)] + X_{11} \cdot \bar{X}_{12}$
14	$A_{14} = X_{13} \cdot t$	$D_{14} = X_{15} + X_{11}$	$X_{14} = X_{13} \cdot t + X_{14} \cdot (\bar{X}_{15} + \bar{X}_{11})$
22	$A_{22} = X_{21} \cdot t + X_{24} \cdot (S_5 + S_6)$	$D_{22} = X_{23}$	$X_{14} = X_{21} \cdot t + X_{24} \cdot (S_5 + S_6) + X_{22} \cdot \bar{X}_{23}$
24	$A_{24} = X_{23} \cdot X_3$	$D_{24} = X_{25} + X_{22}$	$X_{24} = X_{23} \cdot X_3 + X_{24} \cdot (\bar{X}_{22} + \bar{X}_{25})$

C. RÉSUMÉ

Pour implanter un GRAFCET sur un système de commande (câblé ou programmé), une démarche en trois étapes est nécessaire :

- Elaboration d'un GRAFCET décrivant le fonctionnement du système.
- Transformation du GRAFCET élaboré en équations logiques.
- Implantation des équations sur le support de commande (automate ou autres).

Pour les systèmes complexes, une telle démarche peut déboucher sur des difficultés de mise en œuvre et de maintenance du système.

Pour faire face à ces difficultés, il est conseillé de subdiviser le GRAFCET classique en plusieurs GRAFCET évoluant ensemble.

Ce type de GRAFCET est appelé GRAFCET synchronisé car l'évolution de l'un dépend de l'évolution de ou des autres.


Pour concrétiser cette dernière constatation, on utilisera dans les réceptivités associées aux transitions l'état des étapes des autres GRAFCET.

Pour concevoir ce type de grafcet, on procède comme suit :

- Identifier les différentes tâches du système et tracer les GRAFCET correspondants (GRAFCET des tâches ou GRAFCET esclaves).
- Tracer le GRAFCET de coordination (ou GRAFCET maître).

Tout en tenant compte des consignes suivantes :

- L'activation d'une étape du GRAFCET maître permet l'enclenchement d'un ou des GRAFCET des tâches.
- Les GRAFCET des tâches enchainent les étapes d'une manière ordinaire.
- Une étape supplémentaire sans action à la fin de chaque GRAFCET de tâche est nécessaire pour informer le GRAFCET maître que le traitement de cette tâche est achevé et par la suite le fera évoluer vers l'étape suivante.
- L'évolution du GRAFCET de coordination (maître) permet au GRAFCET esclave de s'initialiser pour un prochain traitement.



D. ÉVALUATION


I- Contrôle de connaissances

EXERCICE N° 1


- 1- Que veut dire la nomination GRAFCET synchronisés ?
- 2- Dans quel but les GRAFCET synchronisés sont-ils utilisés ?
- 3- Comment peut-on rendre les GRAFCET synchronisés?
- 4- Quelle est l'utilité de l'étape sans action, insérée à la fin de chaque GRAFCET des taches?
- 5- Quel est l'utilité de transcrire le GRAFCET PC en équations logiques ?

EXERCICE N° 2


En se référant à la figure ci-après, répondre par vrai ou faux :



GRAFCET de coordination



GRAFCET Tache 1



GRAFCET Tache 2

- Les étapes 0, 10 et 20 sont activées simultanément.
- L'activation de l'étape 13 permet la réinitialisation du GRAFCET tache 1.
- L'activation de l'étape 2 enclenche le GRAFCET tache 2.
- L'activation des étapes 1 et 13 permet l'enclenchement de l'étape 21.
- L'activation de l'étape 23 réinitialise le GRAFCET de coordination.

II- Exercice résolu

Unité de fabrication de couvercles en béton pour caniveaux téléphoniques.



Couvercles en béton
pour caniveaux
téléphoniques

1- Présentation du système


Le système objet de l'étude, sert à fabriquer des couvercles en béton destinés à la fermeture des fosses d'inspection des caniveaux de passage de câbles téléphoniques souterrains.

Ce système est composé de cinq postes de travail, à savoir :

- Poste de malaxage et de dosage.
- Poste de pressage.
- Poste de décollage.
- Poste de démolage.
- Poste de palettisation (*non inclus dans l'étude*).

2- Fonctionnement

La zone de l'étude se limite aux postes de dosage, de pressage, de décollage et de démolage. L'opérateur prépare la machine en mode semi-automatique en réalisant les trois premiers couvercles puis il lance la marche automatique de l'unité par action sur le bouton de départ cycle selon le GRAFCET d'un point de vue du système suivant:



LOGIQUE SÉQUENTIELLE


On vous donne ci-après les choix technologiques retenus pour la gestion de ces quatre parties du système.

Action	Actionneur	Pré-actionneur	capteur
Pousser les châssis	SC ₂	14M₂	ℓ_{21}
	Vérin C ₂	Distributeur 5/2	
	RC ₂	12M₂	ℓ_{20}
Doser le mortier	SC ₁	14M₁	ℓ_{11}
	Vérin C ₁	Distributeur 5/2	
	RC ₁	12M₁	ℓ_{10}
Presser le mortier	SC ₃	14M₃	ℓ_{31}
	Vérin C ₃	Distributeur 5/2	
	RC ₃	12M₃	ℓ_{30}
Décoller le châssis	Moteur Mt ₂	Contacteur KM₂ Temorisateur T₂	T ₂
Démoluer le couvercle	SC ₄	14M₄	ℓ_{41}
	Vérin C ₄	Distributeur 5/2	
	RC ₄	12M₄	ℓ_{40}
Evacuer le couvercle	Moteur Mt ₃	Contacteur KM₃ Temorisateur T₃	T ₃
Malaxer le mortier	Moteur Mt ₁	Contacteur KM₁	S ₁ , S ₂
		Temorisateur T₁, T₄	T ₁ , T ₄
Départ cycle	-	-	Dcy
Présence châssis	-	-	S ₀

3- Travail demandé

Transformer le GRAFCET relatif aux tâches retenues donné ci-après en des GRAFCET synchronisés.

Grafcet d'un point de vue PC




III- Exercice à résoudre

Système de conditionnement de comprimés pharmaceutiques.



1- Présentation du système

Le système assure le remplissage de flacons par des comprimés pharmaceutiques, puis leur bouchage.



2- Description du fonctionnement

Afin de remplir, boucher et évacuer des flacons de médicaments, le système doit assurer les opérations suivantes:

a. Amenée des palettes

Cette opération débute si une palette se présente en face du capteur S1 et suite à une action sur le bouton de départ cycle S0, le système déclenche le :

- Déplacement d'une palette au-dessous du poste de remplissage (position détectée par le capteur I11).
- Déplacement d'une palette au-dessous du poste de bouchage (position détectée par le capteur S2).

b. Opération de remplissage:

La détection d'une nouvelle palette (flacon + bouchon) par le capteur S1 provoque :

- La vibration du plancher actionné par le moteur pas à pas Mt1, la rotation du plateau entraîné par le moteur à courant continu Mt2 contrôlé en vitesse et l'ouverture du sas supérieur (commandé par SD1) permettant la descente des comprimés. Un compteur de comprimés est incrémenté par des impulsions provenant d'un capteur infrarouge S3 placé à proximité du sas supérieur.
- L'arrêt des deux moteurs (Mt1 et Mt2) si le nombre de comprimés est égal à N (avec N = 12), le sas supérieur se ferme, le compteur C est remis à zéro et le sas inférieur (commandé par SD2) s'ouvre ce qui permet la descente des comprimés pendant un temps t = 5 secondes.

c. Opération de bouchage :

La détection d'une palette par le capteur S2 (palette au niveau du poste de bouchage), provoque les opérations suivantes:

- Prise du bouchon.
- Positionnement du bouchon au-dessus du flacon.
- Bouchage du bouchon.

Les opérations de remplissage et de bouchage reprennent tant qu'une palette est détectée par le capteur S1 ou par le capteur S2.

TRAVAIL DEMANDÉ :

Établir le grafcet de coordination des tâches et ceux relatifs aux différentes tâches assurées par ce système.