# Circuits logiques programmable

Ing.Dr Mohamed O.Barrar

Email:

Phone:

Office:

MOHAMEDO BARRAR, FST 2618

- 1 Circuits logiques programmables (CLP)

- ASICs vs. Circuits programmables
- 1 Technologie EPROM et EEPROM
- 2 Technologie anti-fuse 3 Technologie SRAM
- 3. Architectures des circuits programmables
- 1 Circuits programmables simples PLD « Programmable Logic Device »
- 2. Circuits programmables complexes CPLD « Complex Programmable Logic Device »
- 3 FPGA « Filed Programmable Gate Array »
- 4. CPLD vs. FPGA
- 5. Autres circuits programmables
- 4. Flot de concepltion sur CLP


MOHAMEDO BARRAR FST 2017

# I. Introduction

Implantation des circuits numériques

- ·Avec des éléments discrets
- •Avec des microprocesseurs, micro contrôleurs. DSP
- ·Avec des circuits à architecture programmable PAL. GAL. FPGA
- ·Avec des circuits intégrés ASIC


MOHAMEDO BARRAR FST 201



### Les types de circuits


- · Microprocesseurs, microcontrôleurs, DSP, SoC
  - O Avantages : universalité, exécution, par une unité centrale (CPU), de programmes (langages C,...) qui permettent de traiter toutes sortes de problèmes
- . ASICs (Application Specific Integrated Circuit)
  - Avantages : vitesse, robustesse, sécurité, consommation faible intégration de fonctions analogiques
  - o Inconvénients : durée de fabrication, coût de développement élevé (rentable pour de grandes quantités)
- · PLDs (Programmable Logic Device)
  - Avantages : vitesse (c'est une logique « câblée »), densité élevée, développement rapide (catalogue de composants IP), flexibilité (reconfigurable très rapidement)
  - O Deux types de circuits :
    - CPLD (Complex Programmable Lagic Device)
       FPGA (Filed Programmable Gate Array)

- ·Circuit figé
- •Circuit imprimé difficile à modifier
- ·Intégration limitée
- ·Coût élevé
- Justifié pour de petits circuits



Circuit à fonctionnement programmable

- •A base des microprocesseurs, Microconnóleurs, DSP
- •En modifiant le progranune on modifie la fonction
- •Plus souple que les circuits à éléments discrets
- •Vitesse limitée (mais qui augmente sans cesse)
- ·Parallélisme compliqué (mais faisable)
- ·Intégration encore limitée
- · Adapté à des opérations séquentielles



Circuit à architecture programmable

- ·Une quantité importante de portes logiques
- ·Des matrices d'interconnections programmables
- ·Modification du fonctionnement sur le circuit
- ·Souplesse assurée
- ·Cour de fabrication faible (pour un nombre limite)
- ·Integration forte
- ·Adapté à des applications gourmandes en logique
- ·Temps de developpement depend de l'application
- · Compliqué pour implanter des algorithmes complexes

# Introduction

Les ASIC
Application Specific Integrated Circuit

- · Cour tres bas mais pour de gros tirages
- Temps de développement important
- · Pas de modifications une fois fabrique
- · Nécessitant un fondeur pour la fabrication



DESIGNATION BARRAR (STOR)

# 1 PID

Toute fonction peut s'exprimer sous la forme d'une somme de produit

☐ Le circuit est donc composé d'une matrice de portes

AND et d'une matrice de portes OR prédiffusées

Seule l'interconnexion est programmable !

Trois sortes de PLD:

□ PROM

□ PAL

□ PLA

		Matrice ET	Matrice OU	Effaçable
TYPE	Nombre de portes intégrées	Fixe	Programmable	Non
PROM	2 000 à 500 000	Programmable	Fixe	Nou
PAL	10 a 100	Programmable	Fixe	Electriquement
GAL	10 a 100	Programmable		Aux_U-V
EPLD	100 a 3000	Programmable	Programmable	Electriquement
EDI A	2000 à 3000			

WOHAMEDE BARNAR EST DOLD

# II. PLD Programmable logic divices


The differences between the first three categories are these:


1. In a ROM, the input connection matrix is hardwired. The user can modify the output connection matrix.

In a PAL/GAL the output connection matrix is hardwired. The user can modify the input connection matrix.

In a PLA the user can modify both the input connection matrix and the output connection matrix.

Device	AND-array	OR-array	
PROM	Fixed	Programmable Programmable	
PLA	Programmable		
PAL	Programmable	Fixed	
GAL	Programmable	Fixed	






# STRUCTURE DE BASE D'UN PLD.

- La plupart des PLDs suivent la structure suivante :

   Un ensemble d'opérateurs « ET » sur lesquels viennent se connecter les
- Un ensemble d'opérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont
- Une éventuelle structure de sortie (Portes inverseuses, logique 3 états. connectées.



(a) Symbol (b) Logic equivalent.

L'idée de base des circuits programmables et donc de leur premier modèle, la PAL, était de construire un circuit, ensemble de portes logiques complètement interconnectées par des fusibles, et de pouvoir faire fondre certains de ceux-ci-lors de la programmation (personnalisation du circuit) de manière à ce qu'il ne reste que les connexions souhaitées.

(a) Before programming. (b) After programming.

$$\frac{a}{b} \xrightarrow{a+b+c} = \frac{a}{a} \xrightarrow{b} \xrightarrow{a+b+c}$$

OR gate before programming

$$\frac{a}{b} \xrightarrow{a+b} = \frac{a}{b} \xrightarrow{a+b}$$

OR gate after programming

# AND - PLD Notation a b c abc AND gate before programming a b c ab c abc AND gate after programming

Les PLA sont des circuits programmables qui peuvent implémenter n'importe quelle fonction booléenne


- Selon la technologie utilisée, les PLAs implémentent deux niveaux logiques programmables


  AND-OR


  NAND-NAND

- NOR-NOR
- Chaque PLA est définie par la matrice P

La première génération de PALs était composée de PALs à fusibles programmables une seule fois (OTP : One Time Programmable) qui ne réalisaient que des fonctions combinatoires. Vinrent ensuite les PALs CMOS programmables et effaçables électriquement









Exemple de programmation d'un PLA


Les PROM « Programmable Read Only Memory » sont des cas particulier de PLA avec un seul niveau programmable

- ☐ La matrice des ANDs est fixe
- Le nombre de ligne produit « product lines » est 2n avec n= le nombre d'entrées de la matrices des ANDs
- ☐ La matrice des ORs est programmable






# Z. Architecture des PLD. PROIVI



Exemple de programmation d'une PROM


fonction logique 2 entrées :  $f(A_{\nu}A_{o}) = f(0,0)A_{1}A_{o} + f(0,1)A_{1}A_{o} + f(1,0)A_{1}A_{o} + f(1,1)A_{1}A_{o}$ 

mémoire 4 mots de 1 bit :  $d = \frac{\partial_0 A_1 A_0}{\partial_0 A_1 A_0} + \frac{\partial_1 A_1 A_0}{\partial_0 A_1 A_0} + \frac{\partial_2 A_1 A_0}{\partial_0 A_1 A_0}$ 





- liaison non programmable liaison programmable


mémoire 16 mots de 2 bits => 2 fonctions logiques de 4 entrées



14







3.Architecture des PLD : PAL

# 3. Architecture des PLD · PAL


Les PAL « Programmable Array Logic » sont aussi des

cas particulier de PLA avec un seul niveau programmable

- La matrice des ANDs est programmable
- ☐ La matrice des ORs est fixe Avantages
- ☐ Faible coût
- ☐ ☐ Grande densité


Inconvénient

☐ Limitation dans les fonctions qu'on peut implémenter



Architecture de base d'un PAL


### 3 Architecture des PLD : PAL




La programmation du circuit consiste à supprimer certaines des connexions marquées d'une croix. Si une connexion est supprimée, une valeur constante '1' est appliquée à l'entrée correspondante de la porte ET, c'est ce que symbolise le réseau de résistances relié à cette valeur constante.


- Développés au début des années 70 par MMI (ex-AMD)
- La programmation se fait par destruction de fusibles
- · Aucun fusible n'est grillé à l'achat de la PAL


# 3 Architecture des PLD : PAL





Exemple de programmation d'un PAL











PALs have the same limitations as PLAs (small number of allowed AND terms) plus they have a fixed OR plane → less flexibility than PLAs

PALs are simpler to manufacture, cheaper, and faster (better performance)

PALs also often have extra circuitry connected to the output of each OR gate

The OR gate plus this circuitry is called a macrocell



Il existe 3 structures de sortie qui peuvent-être aussi de entrées/sorties

- Combinatoire
- Séquentielle
- versatiles

· Entrées / Sorties combinatoires

- Sortie 3 états rebouchée vers la matrice

  une sortie peut servir de variable intermédiaire

  une sortie peut servir d'entrée (en mode haute impédance)

