# Introducción a las FPGAs Laboratorio 4. Sistemas Empotrados

#### Índice

- 1. Introducción a la Práctica 4
- 2. ¿Qué es una FPGA?
- 3. Verilog HDL
- 4. Test





#### Índice

- 1. Introducción a la Práctica 4
- 2. ¿Qué es una FPGA?
- 3. Verilog HDL
- 4. Test





# FPGAwars: Explorando el lado libre de las FPGAs






Juan González Gómez (Obijuan)

https://github.com/Obijuan





# Viaje al interior de los chips digitales



Nivel de electrónica digital


Información: Sólo 1s y 0s (Bits)

Función: Manipular, almacenar y transportar bits





#### Elementos en circuitos digitales




Cualquier circuito digital, por muy complejo que sea, se descompone en estos 3 tipos de componentes elementales





#### Tecnología FPGA




**FPGA**: Chip "en blanco" que contiene una matriz con los 3 componentes básicos: puertas lógicas, biestables y cables





## Configuración




FPGA no configurada





## Configuración




Circuito creado configurando las uniones entre los elementos básicos de la FPGA

FPGA configurada





# Reconfigurar




¡Sólo con cambiar las uniones, aparece otro circuito diferente!





# Lógica programable







#### Bitstream

Bitstream ...10011111000100110010101.....

La configuración se hace cargando un bitstream en la FPGA


Estos bits determinan qué cables se conectan y cuales no





#### Memoria de configuración

FPGA **volátiles**: pierden su configuración al quitar alimentación El *bitstream* se guarda en una **memoria externa**: memoria de configuración Al arrancar la FPGA se carga con el *bitstream* de la memoria de configuración Desde un ordenador externo se carga el *bitstream* en la memoria de config.








#### Diseñando circuitos digitales


Los circuitos digitales modernos se diseñan usando **lenguajes de Descripción Hardware** (HDL)





#### Descripción en lenguajes HDL

Desde una descripción en HDL podemos **simular el circuito, generar el bitstream** para FPGAs o **fabricar el circuito integrado** 





#### FPGA libre


#### Definición

Denominamos **FPGAs libres** a aquellas FPGAs que disponen de una **toolchain totalmente libre** 

FPGAs libres actualmente

Familia Lattice iCE40

Sólo Lenguaje Verilog







#### Proyecto Icestrom

Herramientas programadas en C/C++
Bajar del repo y compilar
Línea de comandos

Se usan típicamente junto con make (bajo nivel)

http://www.clifford.at/icestorm/

https://github.com/cliffordwolf/icestorm







Autor: Jesús Arroyo

Multiplataforma (Linux, Mac, Windows, Raspberry)

Línea de comandos

Programado en python

Multiplaca: icestick, icezum, icoboard, go-board

Comandos



**APIO** 

**Icestorm** 


https://github.com/FPGAwars/apio

Demo





#### Icezum Alhambra v1.1



https://github.com/FPGAwars/icezum/wiki


Autor: Eladio Delgado

- ☐ Arduino de las FPGAs
- ☐ Compatible Arduino
- ☐ Fácil conexión de circuitos externos/sensores/servos
- ☐ Reutilización de los shields de Arduino
- ☐ 20 entradas/salidas de 5v
- ☐ 3A corriente de entrada
- ☐ Perfecta para hacer robots





#### Icezum Alhambra v1.1






#### Índice

- 1. Introducción a la Práctica 4
- 2. ¿Qué es una FPGA?
- 3. Ciclo de vida en microelectrónica
- 4. Verilog HDL
- 5. Test





# Metodologías de diseño de Circuitos Integrados (IC)







#### Diseño de ASIC

#### **Standard Cell Base**

- •El chip se diseña desde cero.
- •El ingeniero diseña algunas o todas las celdas lógicas, circuitos, y distribución del chip de forma específica para un IC full-custom.
- •Ventajas: Total flexibilidad, alto grado de optimización en área y rendimiento.
- •Desventajas: Es un proceso caro, el esfuero requerido para el diseño es enorme.

#### **Full Custom**

- •Utiliza celdas lógicas prediseñadas, preprobadas y precaracterizadas como bloques de diseño, obtenidas de librerías de celdas estandarizadas.
- •La distribución del diseño en el chip es personalizada.
- Ventajas: Ahorra tiempo y dinero, reduce el riesgo en comparación al diseño fullcustom.
- •Desventajas: Todavía incurre en un alto costo "none-recurring-enginneering (NRE)" y amplio tiempo de manufactura.

#### **Gate Array**

- Algunas partes del chip están prefabricadas mientras que otras se personalizan para el circuito particular del cliente.
- •Se prefabrican una base de celdas idénticas en forma de una matriz bidimensional de puertas (este chip terminado parcialmente se conoce como "gate-array template")
- •Las conextiones entre los transistores en el interior de las celdas como entre las mismas celdas se llevan a cabo de forma particular para cada cliente.
- •Las máscaras personalidas se hacen solamente para el cableado.

#### PLD

- •Un PLD es un chip de propósito general para implementar circuitos lógicos.
- •Los cables y transistores ya están prefabricados en un PLD.
- •Las celdas lógicas y sus conexiones se pueden programar por el usuario final para implementar circuitos específicos.
- •No existe la necesidad de crear máscaras personalizadas para cada cliente.





#### ¿Qué es una FPGA?

- Siglas de Field Programmable Gate Array.
- Es un dispositivo <u>reprogramable</u>, que permite implementar diversos circuitos digitales en él.
- Hay 3 tipos principales:
  - Basadas en **memorias RAM**: las más comunes, es necesario programarlas cada vez después de su encendido
  - Basadas en memorias Flash: de uso en aviación y espacio, están programadas al encenderse, menor consumo
  - Basadas en **fusibles**: sólo se pueden programar una vez, se usan en entornos con alta radiación





#### ¿Por qué usar las FPGA?


- Hay aplicaciones en las cuales usar un microcontrolador no es suficiente, o usar una FPGA posee costos comparables (por ejemplo, codificar y decodificar en MPEG).
- Actualmente hay modelos que incluyen elementos adicionales en el mismo chip.
  - La Zynq de Xilinx posee uno o más cores ARM Cortex embebidos en el chip.






### Diferencias con otros tipos de IC

#### PARALLEL PROCESSING IN GPU AND FPGA




- Tens to hundreds of processing cores
- Pre-defined instruction set and datapath widths
- Optimized for general purpose computing



- Thousands of processing cores
- Pre-defined instruction set and datapath widths
- Highly effective at parallel execution





- Millions of programmable digital logic cells
- No predefined instruction set or datapath widths
- Hardware-timed execution, massively parallel









#### Ventajas de las FPGA

- Son dispositivos reconfigurables.
- Bajo costo respecto a los ASIC.
- Los circuitos se "ejecutan" más rápido que en otros dispositivos reprogramables.
- Mayor cantidad de entradas y salidas que un microcontrolador.
- La algoritmia implementada en la FPGA se ejecuta más rápido que en un microcontrolador.





#### Ventajas de las FPGA

- Al ser circuitos digitales, la "ejecución" de cada bloque es en paralelo, no así en un microcontrolador.
- Son útiles para realizar prototipos que luego serán llevados a ASIC si es necesario.





#### Desventajas de las FPGA

- Las FPGAs basadas en RAM, pierden su configuración al suprimir la energía → es necesario almacenar su configuración en una memoria no volátil y configurar la FPGA al arrancar.
- Poseen retardos de propagación mayores a los existentes en ASIC o standard cells
  - Un procesador de alta velocidad (~GHz) se ejecuta mucho más rápido en ASIC que en una FPGA.





#### Balance entre área y rendimiento




Fig. 3: FIR filter comparison between DSP and FPGA

La principal ventaja de las FPGAS reside en su paralelismo natural, lo cual permite realizar operaciones mucho más rápido que con una arquitectura secuencial convencional.

De este modo, siempre existe una contrapartida entre cuán rápido debe ser el diseño y qué tanta área de la FPGA se requiere para implementarlo.





#### Fabricantes de FPGAs


- Xilinx/AMD
- Altera/Intel
- Microchip/Microsemi
- Lattice Semiconductor
- NanoXplore
- Cypress Semiconductor
- Achronix Semiconductor
- QuickLogic

(fuente: Wikipedia.org)





#### Arquitectura de una FPGA



 Una FPGA básica (Xilinx Corp.)






#### Arquitectura de una FPGA

Una FPGA posee al menos 3 bloques:


- CLB: Configurable-logic blocks, donde se implementan los circuitos lógicos.
- IOB: Input-output block, donde se conectan las configuraciones internas con pines de entrada y salida.
- DCM: Digital Clock Managers, permiten entregar señales de reloj a toda la FPGA.





#### Elementos básicos

- Buffer tri-estado (TRI)
  - Permite o impide el paso de datos de acuerdo a una señal de control.








#### Elementos básicos

- Look-up Table (LUT)
  - En esencia es una memoria RAM con valores predefinidos.



En los DSP de punto fijo se utilizan Look-up Tables para implementar funciones trigonométricas





#### Elementos básicos

- Flip-Flop (FF)
  - Elemento que almacena un bit de acuerdo a una señal de reloj de entrada.








### Elementos Básicos

Flip-Flop tipo D








### Elementos Básicos


- Multiplexor
  - Permite seleccionar una o más señales de entrada a partir de bits de selección







### Elementos Básicos




Multiplexor 4 a 1





### Conceptos básicos

Fanout
 Cuántas entradas de una familia lógica pueden conectarse a una misma salida.



$$fanout = \frac{Isalida_{m\acute{a}x}}{Ientrada_{m\acute{a}x}}$$





### Conceptos básicos

• Niveles de voltaje Un 1 y 0 lógico se pueden representar de diversas maneras. Ejemplos:

$$0 = 0V$$

$$0 = 0V$$

- En I2C 1 = High-Z 0 = 0V
- USB usa voltajes diferenciales






### Cómo es un slice


- Una **slice** es la base de las CLB.
- En esencia es un bloque de look-up tables enlazadas con una salida que puede ser registrada (flip-flop) o directa, pudiendo implementarse diversas funciones lógicas.
- También hay implementaciones con multiplexores.





### Cómo es un slice









- Para implementar funciones combinacionales, se programan las tablas de verdad en las LUT y se usa la salida directa.
- Para implementar funciones secuenciales, se utiliza el flip-flop y se realimenta la salida secuencial en una de las entradas si es necesario.





• Implementar la operación XOR2

Tabla de Verdad

Α	В	С	D	Y
0	0	X	X	0
0	1	X	X	1
1	0	X	X	1
1	1	X	X	0




Entradas (ABCD)	Salida
00XX	0
01XX	1
10XX	1
11XX	0





• Implementar Flip Flop T en un bloque:


reset	enable	Qk	Qk+1
0	X	X	0
1	0	Q	Q
1	1	Q	~Q







• Implementar un contador de 4 bits síncrono







- Lo visto anteriormente sirve como muestra de cómo se implementan internamente las funciones.
- En la práctica se usan Lenguajes de Descripción de Hardware (HDL), como por ejemplo Verilog y VHDL.






### Índice

- 1. Introducción a la Práctica 4
- 2. ¿Qué es una FPGA?
- 3. Ciclo de vida en microelectrónica
- 4. Verilog HDL
- 5. Test






# Flujo de diseño tradicional 1/3








### Flujo de diseño tradicional 2/3








# Flujo de diseño tradicional 3/3







# Ajustarse a requisitos de 'timing'







# Balance entre área y rendimiento




Fig. 4: Illustrating the speed/area trade-off in FPGAs





### Índice

- 1. Introducción a la Práctica 4
- 2. ¿Qué es una FPGA?
- 3. Verilog HDL
- 4. Test





# Índice contenidos Verilog

- Introducción a Verilog HDL
- ➤ Bloque I: Diseño de circuitos combinacionales
- Bloque II: Diseño de circuitos secuenciales





### Introducción

- Verilog es un lenguaje formal para describir e implementar circuitos electrónicos.
- Es similar a un lenguaje de programación imperativo: formado por un conjunto de sentencias que indican como realizar una tarea.

#### Algunas diferencias:

- La mayoría de las sentencias se ejecutan concurrentemente
- Cada sentencia corresponde a un bloque de circuito





# Bloque I: Índice

- > Estructura general de una descripción Verilog
- > Tipos de descripciones
- Señales, puertos E/S y arrays Sintaxis básica





### Estructura de descripciones Verilog

```
module mi circuito (
  input x, y,
  input z,
  output f1, f2
  );
  wire cable interno;
       variable a;
  reg
endmodule
```

Declaración del módulo con sus entradas y salidas


Declaración de señales y variables que se utilizarán internamente en la descripción

Descripción del módulo. Hay varias alternativas para realizarla





### Ejemplo: circuito votador



#### Expresión lógica:

```
module votador (input a,b,c,output z);
assign z= (a & b) | (a & c) | (b & c);
endmodule
```





- RTL: Una funcionalidad de abstracción de hardware escrita con bloques 'always' y sentencias 'assign' que son sintetizables.
- Behavioural: Recrea la funcionalidad requerida pero no necesariamente de forma sintetizable. No existen reglas estrictas siempre y cuando el código genere el comportamiento deseado. Se suele buscar una descripción simple y legible.
- Gate level: Lógica descrita por puertas y módulos exclusivamente. Sin bloques 'always' ni sentencias 'assign'. Es una representación real de las puertas en el hardware.





#### Descripción funcional

Modela circuitos combinaciones.

Consiste en asignaciones de las salidas de manera continua utilizando assign.

Todas las sentencias assign se ejecutan de manera concurrente.

```
module votador(input a,b,c, output z);
assign z = a&b | a&c | b&c;
endmodule
```





#### Descripción procedimental

Permite el uso de estructuras de control

La descripción es algorítmica, igual que el software

Facilita la creación de funciones complejas

Se basa en la sentencia always

```
module votador (
  input a,b,c,
  output req z)
  always @(a,b,c)
    if(a==1)
      if(b==1 || c==1)
         z=1;
      else
         z=0;
    else
       if(b==1 \&\& c==1)
          z=1;
        else
          z=0;
endmodule
```






#### Descripción estructural

Se conectan módulos que ya están definidos previamente

Las puertas lógicas básicas ya están predefinidas en Verilog

Es muy útil para la interconexión de los módulos que se creen



```
module votador(
  input a,b,c,
  output z)

wire out1,out2,out3;

and and1(out1,a,b);
  and and2(out2,b,c);
  and and3(out3,a,c);
  or or1(z,out1,out2,out3);

endmodule
```





Todas las sentencias assign y always se ejecutan de manera concurrente.


La descripción estructural se utiliza para la interconexión de los diferentes módulos que se creen.

Las descripciones estructurales conforman la jerarquía del sistema que se está diseñando.





# Ejemplo de descripción de un FULL-ADDER 4 bits a partir de varios FULL-ADDER de un bit







#### Pasos:

- Descripción de un módulo para el FULL-ADDER de un bit.
- 2. Descripción de un módulo donde se utilizan 4 FULL-ADDER de un bit y se interconectan los cables de los módulos.






#### Descripción del FA de un bit

```
module fulladder(
   input a,
   input b,
   input cin,
   output s,
   output cout);

assign s = a ^ b ^ cin;
   assign cout = a & b | a & cin | b & cin;
endmodule
```



$$s=a\bigoplus b\bigoplus c$$
  
 $cout=a\cdot b + a\cdot cin + b\cdot cin$ 





#### Unión de 4 FULL-ADDER: conexión posicional.

```
a0 b0
                                 a3 b3
                                                a2 b2
                                                              a1 b1
module fulladder4(
  input [3:0] a,
                          cout.4
                                        cout3
                                                       cout2
                                                                      cout1
                                  FA3
                                                FA2
                                                                                    cin
                                                               FA1
                                                                             FA0
  input [3:0] b,
  input cin,
  output [3:0] s,
                                   s3
                                                  s2
                                                                s1
                                                                               s0
  output cout4);
  wire cout1, cout2, cout3;
  fulladder fa0 (a[0], b[0], cin, s[0], cout1);
  fulladder fal (a[1], b[1], cout1, s[1], cout2);
  fulladder fa2 (a[\frac{2}{2}], b[\frac{2}{2}], cout2, s[\frac{2}{2}], cout3);
  fulladder fa3 (a[3], b[3], cout3, s[3], cout4);
endmodule
```





#### Unión de 4 FULL-ADDER: conexión nombrada.

```
a3 b3
                                            a2 b2
                                                         al b1
                                                                       a0 b0
module fulladder4(
  input [3:0] a,
                        cout.4
                                     cout3
                                                   cout2
                                                                cout1
                               FA3
                                            FA2
                                                                              cin
                                                          FA1
                                                                       FA0
 input [3:0] b,
 input cin,
  output [3:0] s,
                                 s3
                                              s2
                                                           s1
                                                                         s0
  output cout4);
  wire cout1, cout2, cout3;
  fulladder fa0 (.a(a[0]), .b(b[0]), .cin(cin), .s(s[0]), .cout(cout1));
  fulladder fal (.a(a[1]), .b(b[1]), .cin(cout1), .s(s[1]), .cout(cout2));
  fulladder fa2 (.a(a[2]), .b(b[2]), .cin(cout2), .s(s[2]), .cout(cout3));
  fulladder fa3 (.a(a[3]), .b(b[3]), .cin(cout3), .s(s[3]), .cout(cout4));
endmodule
```





### Tipos de señales

#### Existen dos tipos básicos de señales

wire: corresponden a cables físicos que interconectan componentes, por tanto, no tienen memoria.

reg: (también llamada variable). Son utilizados para almacenar valores, tienen memoria.

Los tipos (reg) se utilizan para modelar el almacenamiento de datos

Todas las asignaciones que se realicen dentro de un procedimiento (always) deben ser sobre una señal tipo reg





### Puertos de entrada/salida

Cuando se declaran módulos se puede especificar si un puerto es tipo wire o reg

Si no se indica nada es por defecto wire

Los cables (wire) son utilizados con la sentencia assign

Los registro (reg) son asignados en los procedimientos

```
module mi_circuito (
   input wire x,
   input z,
   output reg mem
   );
   ...
endmodule
```






## Arrays

#### Los arrays son agrupaciones de bits, motivos:

Los puertos de entrada/salida se agrupan (buses) para trabajar con mayor comodidad

Los registros pueden ser de varios bits

#### Sintaxis: [M:N]



```
module comparador_gel (
  input wire [3:0] a,
  input [3:0] b,
  output g,e,l
  );
  ...
endmodule
```





Literales

Sentencia assign

Sentencia always

Expresiones y operadores

Sentencias condicionales





Verilog distingue entre mayúsculas y minúsculas Se pueden escribir comentarios:

Comentario en linea: precedido de doble barra "//"

```
wire a; // Este cable se conecta con f2
```

Comentario de varias líneas: comienza con /\* y termina con \*/


```
/* Este cable conecta muchos componentes
  y necesito varias lineas para explicarlo
  correctamente */
wire a;
```






Literales: Se puede expresar en varios formatos

Ejemplo: "00101010" en binario









Ejemplo de literales: Circuito que siempre tiene sus salidas a uno

```
module siempre_uno (
   input x,
   output [7:0] salida1,
   output [3:0] salida2
  );

assign salida2 = 4'b1111;
   assign salida1 = 8'hFF;

endmodule
```





# Sentencia assign

Todas las sentencias assign se ejecutan de manera concurrente

En el ejemplo la salida f2 es equivalente a:

```
assign f2 = x \& y \& z;
```

```
module otro_ejemplo (
  input x, y, z,
  output f1, f2
  );

assign f1 = x & y;
  assign f2 = f1 & z;

endmodule
```





# Sentencia always

Un bloque always se ejecuta concurrentemente con los demás bloques always y assign que hay en la descripción HDL

Los bloques always tienen una lista de sensibilidad:

La lista de sensibilidad consiste en una lista de señales.

El código del bloque always se ejecuta sólo si cambia alguna de las señales de la lista de sensibilidad.

La sintaxis es:

```
always @(a,b)
c = a | b;
```





# Sentencia always

Una sentencia always suele contener varias sentencias, en cuyo caso, debe utilizar un bloque "begin" ... "end"

Los bloques begin/end se utilizan para agrupar un conjunto de sentencias.

Son ampliamente utilizados





# Sentencia always

- Importante regla general sobre la lista de sensibilidad:
  - Siempre que se esté describiendo un componente combinacional, se debe incluir en la lista de sensibilidad todas las entradas del componente
  - Se puede simplificar la sintaxis mediante: always @ (\*)





#### Operadores a nivel de bits:

```
Operador Ejemplo de código Verilog

& c = a&b; // Operación AND de todos los bits

| c = a|b; // Operación OR de todos los bits

^ c = a^b; // Operación XOR de todos los bits

~ b = ~a; // Inversión de todo los bits
```

Estos operadores trabajan con todos los bits.

Si la variable es de un único bit operan como los operadores del álgebra de conmutación.





#### Más operadores a nivel de bits

```
Operador Ejemplo de código Verilog

-& d = a -& b; // Operador NAND a nivel de bits

-| d = a -| b; // Operador NOR a nivel de bits

-^ d = a -^ b; // Operador EXNOR a nivel de bits
```





Ejemplo de uso de operadores a nivel de bits: Módulo que realiza el complemento a uno de una palabra de 16 bits

```
module complemento_a1(
   input [15:0] palabra,
   output [15:0] complemento_1);

assign complemento_1 = ~palabra;
endmodule
```





# Operadores relacionales: devuelven 1 si es verdadera la condición





Operadores lógicos: No confundirlos con los operadores a nivel de bits.

```
OperadorEjemplo de código Verilog&&a && b; // Devuelve 1 si a y b son verdaderos||a || b; // Devuelve 1 si a ó b es verdadero!a;// Devuelve 1 si a es falso ó 0 si a<br/>// es verdadero
```





#### Operadores aritméticos





#### Otros operadores

Aparte de estos operadores existen más que se pueden encontrar en la bibliografía





La sentencia condicional más común es la sentencia: if ... else ...

```
if ( a > 0 )
   Sentencia
else
Sentencia
Sentencia
Sentencia
Sentencia
```

- Sólo se pueden usar en procedimientos "always"
- ► En las condiciones de esta sentencia se pueden utilizar todos los operadores lógicos y relacionales





Si hay más de una sentencia tras una condición, hay que utilizar bloques "begin" ... "end"


```
always @ (a)
begin
if (a > 0)
f1 = 1;
f2 = 1;
else
f1 = 0;
end
ERROR
```

```
always @ (a)
begin
  if ( a > 0 )
  begin
  f1 = 1;
  f2 = 1;
  end
else
  f1 = 0;
end
```





# Ejemplo de comparador GEL



```
module comparador gel (
   input [3:0] a,
   input [3:0] b,
   output g, // si a < b => (g,e,1) = (0,0,1)
   output e, // si a = b \Rightarrow (g,e,1) = (0,1,0)
   output 1);
   reg g, e, 1;
   always @(a, b)
     begin
       q = 0;
       e = 0;
       1 = 0;
       if (a > b)
          q = 1;
       else if (a < b)</pre>
          1 = 1;
       else
          e = 1;
      end
endmodule
```





#### Sentencia case

Se utiliza dentro de un proceso "always"

Si alguno de los casos tiene más de una sentencia hay que utilizar un bloque "begin" ... "end"

Se puede utilizar default para los casos no enumerados


```
reg [1:0] x;
always Q(x)
begin
     case(x)
      0:
       salida 1 = 1;
       begin
       salida 1 = 1;
       salida 2 = 0;
       end
      2:
       salida 2 = 1;
      3:
       salida 1 = 0;
     endcase
end
```





#### Multiplexor 8:1

Ejemplo de acceso a elementos individuales de un array



```
module mux8 1(
    input [2:0] s,
    input [7:0] in,
    output out);
    reg out;
    always @(s, in)
        case (s)
               3'h0: out = in[0];
               3'h1: out = in[1];
               3'h2: out = in[2];
               3'h3: out = in[3];
               3'h4: out = in[4];
               3'h5: out = in[5];
               3'h6: out = in[6];
            default: out = in[7];
        endcase
endmodule
```





# Bloque II: Índice

- Sintaxis II
- Biestables
- Máquinas de estados
- > Registros
- Contadores





Definición de constantes

Operador de concatenación

Lista de sensibilidad con detección de flancos

Asignaciones bloqueantes / no bloqueantes





- Dentro de un módulo se pueden definir constantes utilizando parameter
- Es útil en la definición de máquinas de estados Ejemplo:





El operador concatenar se utiliza para agrupar señales para que formen un array

Sintaxis: {señal, señal, ....}

Ejemplo:

Detector del número 3

```
module concatena (
  input a,b,c,
  output reg igual a 3
  );
  always @(*)
    case({a,b,c})
      3'b011:
         igual a 3 = 1;
      default:
         igual a 3 = 0;
    endcase
endmodule
```



#### Detección de flanco

Sirve para que un proceso sólo se ejecute en determinados flancos de reloj de una o varias señales de entrada.

Se indica en la lista de sensibilidad de un proceso mediante un prefijo a la señal:

El prefijo posedge detecta el flanco de subida

El prefijo negedge detecta el flanco de bajada





#### Ejemplo de detección de flanco negativo de un reloj

```
module detector_flanco(
  input clk,
  output reg z);

always @(negedge clk)
  ....
endmodule
```





#### Asignamiento bloqueante signo =

Si en un proceso se desea que la salida cambie inmediatamente, se debe utilizar una asignación bloqueante.

Esto modela una salida combinacional.

Importa el orden en que se efectúan las asignaciones bloqueantes puesto que las acciones en un proceso se ejecutan secuencialmente





#### Asignamiento no bloqueante signo <=

La asignación no bloqueante modela las escrituras en flip-flops.

Se calculan primero los valores de la derecha de la asignación de todas las asignaciones <=, tras esto, se asignan todas simultáneamente.


Cuando se tiene una serie de asignaciones no bloqueantes, no importa el orden en que son escritas.





```
module no_bloqueante(input a,clk,
  output reg z1);
  reg q;
  always @(posedge clk)
    begin
    q <= a;
    z1 <= q;
    end
endmodule</pre>
```


```
module bloqueante(input a,clk,
  output reg z2);
  reg q;
  always @(posedge clk)
    begin
        q = a;
        z2 = q;
    end
endmodule
```








#### Ejemplo de biestables:



```
module biestable_d(
  input clk,d,
  output reg q);

always @ (posedge clk)
  q <= d;


endmodule</pre>
```








Ejemplo de biestable D disparado en flanco negativo



```
module biestable_d(
  input ck,d,
  output reg q);

always @ (negedge ck)
  q <= d;


endmodule</pre>
```







# Biestable D con reset asíncrono




module biestable\_d(
 input ck,d,reset,

output reg q);



#### Biestable D con reset síncrono




```
module biestable_d(
  input clk,d,reset,
  output reg q);

always @ (posedge clk)
  if (reset)
    q <= 1'b0;
  else
    q <= d;
endmodule</pre>
```






#### Biestable JK



```
module jk flip flop (
 input ck,
 input j,
 input k,
 output reg q);
always @ (negedge ck)
 case (\{j,k\})
   2'b11 : q <= ~q; // Cambio
   2'b01 : q <= 1'b0; // reset.
   2'b10 : q <= 1'b1; // set.
   2'b00 : q <= q; //
 endcase
endmodule
```



#### Biestable T



```
module biestable_t(
  input ck,
  input t,
  output reg q);

always @ (negedge ck)
  if (t == 1)
    q <= ~q;


endmodule</pre>
```






#### Biestables

Ejercicios: Realice los siguientes biestables, sabiendo las señales CL y PR son síncronas







Se utilizará una estructura general del código en la que hay 2 procesos

Uno de asignación de siguientes estados

Otro de calculo de siguiente estado y salidas





```
module mi diagrama de estados (
   input LISTA DE ENTADAS,
   output reg LISTA DE SALIDAS);
// DEFINICION Y ASIGNACIÓN DE ESTADOS
   parameter LISTA DE ESTADOS
// VARIABLES PARA ALMACENAR EL ESTADO PRESENTE Y SIGUIENTE
   reg [N:0] current state, next state;
// PROCESO DE CAMBIO DE ESTADO
always @ (posedge clk or posedge reset)
// PROCESO SIGUIENTE ESTADO Y SALIDA
always @(current state, LISTA DE ENTRADAS)
    . . . . . . .
endmodule
```





En la estructura general hay que completar 4 partes de código:

- 1. Definición y asignación de estados, según el número de estados utilizaremos mas o menos bits.
- 2. Definición de registros para almacenar el estado actual y el siguiente. Deben ser del mismo tamaño en bits que el utilizado en el punto anterior
- 3. Proceso de cambio de estado: Siempre es el mismo código
- Proceso de cálculo de siguiente estado y salida: Hay que rellenar el código correspondiente las transiciones del diagrama de estados





```
module maquina estados (
  input x, clk, reset,
                                                                              0/0
                                                                    В
  output reg z);
                                                    1/0
  parameter A = 2'b00,
                               Asignación
            B = 2'b01,
            C = 2'b10,
                               de estados
                                                                         1/0
             D = 2'b11;
                                                     Α
                                                               1/1
                                                0/0
  reg [1:0] current state, next state;
  always @ (posedge clk, posedge reset)
    begin
                                                                                 0/0
                                                      0/0
     if(reset)
                                                                    D
       current state <= A;
     else
       current state <= next state;</pre>
                                                         Proceso
    end
                                                      de asignación
                                                   de siguiente estado
               SIGUE ->
```






- El proceso de calculo del siguiente estado y salida se realiza con una única sentencia case
  - La sentencia case debe contemplar todos los estados del diagrama de estados
  - Antes de la sentencia case se recomienda establecer por defecto a cero todas las salidas.



















### Registros

Registro con carga en paralelo y clear



CL, LD	Operation	Туре
0x	q ← 0	async.
11	q ← x	sync.
10	q ← q	sync.


```
module registro(
  input ck,
  input cl,
  input ld,
  input [3:0] x,
  output [3:0] z
  );
  reg [3:0] q;
  always @ (posedge ck, negedge cl)
    if (cl == 0)
      q <= 0;
    else if (ld == 1)
      q \ll x;
  assign z = q;
endmodule
```





## Registros

#### Registro de desplazamiento



CL, EN	Operation	Туре
0x	q ← 0	async.
11	$q \leftarrow SHL(q)$	sync.
10	q ← q	sync.


```
module reg shl(
    input ck,
    input cl,
    input en,
    input xl,
    output zl
    );
    reg [3:0] q;
    always @(posedge ck, negedge cl)
        if (cl == 0)
            q <= 0;
        else if (en == 1)
            q \le \{q[2:0], x1\};
    assign z1 = q[3];
endmodule
```





#### Contadores

#### Contador ascendente con clear



CL	Operation	Type
1	q ← 0	async.
0	$q \leftarrow q+1 _{mod \ 16}$	sync.


```
module count_mod16(
  input ck,
  input cl,
  output [3:0] z);
  reg [3:0] q;
  always @(posedge ck, posedge cl)
    if (cl == 1)
        q <= 0;
    else
        q \le q + 1;
  assign z = q;
endmodule
```





#### Contadores

#### Contador ascendente/ descendente con clear



CL, EN, UD	Operation	Туре
1xx	0 → p	async.
00x	q ← q	sync.
010	$q \leftarrow q+1 _{mod \ 16}$	sync.
011	$q \leftarrow q-1 _{mod \ 16}$	sync.

```
module rev counter1(
  input ck,
  input cl,en, ud,
  output [3:0] z, output c);
  reg [3:0] q;
  always @ (posedge ck, posedge cl)
    begin
       if (cl == 1)
          q <= 0;
       else if (en == 1)
          if (ud == 0)
             q \le q + 1;
         else
             q \le q - 1;
    end
    assign z = q;
    assign c = ud ? \sim (|q) : &q;
endmodule
```





## Índice

- 1. Introducción a la Práctica 4
- 2. ¿Qué es una FPGA?
- 3. Verilog HDL
- 4. Test





#### Testbench architecture

Un testbench consiste en utilizar código Verilog no sintetizable para generar entradas al diseño y comprobar que las salidas son correctas.

La arquitectura típica de un testbench simple contiene los siguientes elementos:

- Estímulos: Genera las señales de entrada para el diseño de la FPGA.
- Design/Device Under Test (DUT): Es el propio diseño a probar.
- Comprobación de resultados: Compara los resultados con valores de referencia para comprobar si son correctos.





### Testbench example: Half adder

```
Generación de estímulos y
// half adder procedural tb.v
                                                                      always @(posedge clk)
                                                                                                           comprobación de resultados en un
                                                                      begin
                                                                          // values for a and b
                                                                                                                  mismo bloque 'always'
`timescale 1 ns/10 ps // time-unit = 1 ns, precision = 10 ps
                                                                          a = 0;
                                                                          b = 0;
                                                                          #period; // wait for period
module half adder procedural tb;
                                                                          // display message if output not matched
                                                                          if(sum != 0 || carry != 0)
                                                                             $display("test failed for input combination 00");
                                                                          a = 0;
   reg a, b;
                                                                          b = 1;
   wire sum, carry;
                                                                          #period; // wait for period
                                                                          if(sum != 1 || carry != 0)
   // duration for each bit = 20 * timescale = 20 * 1 ns = 20ns
                                                                             $display("test failed for input combination 01");
   localparam period = 20;
                                                                          a = 1;
                                                                          b = 0;
                                                                          #period; // wait for period
   half adder UUT (.a(a), .b(b), .sum(sum), .carry(carry));
                                                                          if(sum != 1 || carry != 0)
                                                                             $display("test failed for input combination 10");
reg clk;
                                                                          a = 1;
                                                                          b = 1;
                                                                          #period; // wait for period
// note that sensitive list is omitted in always block
                                                                          if(sum != 0 || carry != 1)
                                                                             $display("test failed for input combination 11");
// therefore always-block run forever
// clock period = 2 ns
                                                                          a = 0:
always
                                                                          b = 1;
begin
                                                                          #period; // wait for period
                                                                          if(sum != 1 || carry != 1)
   clk = 1'b1;
                                                                             $display("test failed for input combination 01");
   #20; // high for 20 * timescale = 20 ns
                                                                          $stop; // end of simulation
   clk = 1'b0;
    #20; // low for 20 * timescale = 20 ns
```

endmodule



end

Instancia DUT

