

Departamento de Engenharia Eletrotécnica e de Computadores

Conversores de Sinais
2025/2026 - 2º Semestre
Relatório

Identificação

Turno: P2

Data: 30/4/2026

Docente: Professor Nuno Paulino

	<i>Nome</i>	<i>Número</i>
Aluno:	Miguel Pinho	7 3 3 1 9
Aluno:	Delmont Maria	7 5 2 1 8
Aluno:	Rodrigo Lapa	6 6 0 1 2

Índice

1	Introdução	2
2	Desenvolvimento	3
3	Conclusão	4
	Referências	5

1 Introdução

O objetivo deste projeto é o desenvolvimento de um modelo de alto nível de um conversor analógico digital de um registador de aproximações sucessivas de 12 bits (SAR ADC), com base no comportamento descrito pelo ADC de [\[Li et al., 2021\]](#)

2 Desenvolvimento

3 Conclusão

Referências

Referências

[Li et al., 2021] Li, M., Yao, Y., Hu, B., Wei, J., Chen, Y., Ma, S., Ye, F., and Ren, J. (2021). A 6.94-fj/conversion-step 12-bit 100-ms/s asynchronous sar adc exploiting split-cdac in 65-nm cmos. *IEEE Access*, 9:77545–77554.