

Departamento de Engenharia Eletrotécnica e de Computadores

Conversores de Sinais
2025/2026 - 2º Semestre
Relatório

Identificação

Turno: P2

Data: 20/05/2026

Docente: Professor Nuno Paulino

	<i>Nome</i>	<i>Número</i>
Aluno:	Miguel Pinho	7 3 3 1 9
Aluno:	Delmont Maria	7 5 2 1 8
Aluno:	Rodrigo Lapa	6 6 0 1 2

Índice

1	Introdução	2
2	Modelação do SAR ADC de 12 bits	3
2.1	Arquitetura do conversor e redistribuição de carga	3
2.2	Modelação comportamental sem e com erros	4
2.3	Análise Monte Carlo	5
2.4	Comparação de resultados	5
2.5	Estimativa de área e potência	5
3	Conclusão	6
	Referências	7

1 Introdução

A crescente necessidade por sistemas *wireless* de banda larga e de baixo consumo energético, e a migração dos nós IoT para tecnologias CMOS cada vez mais avançadas (como as de 90 ou até 55 nm) tem chamado mais a atenção da indústria eletrónica por investimento na área de pesquisa e desenvolvimento. Estes nós contam com blocos de lógica digital que é rápida e barata, mas a bateria limitada e tempo de trabalho exigido jogam contra os blocos analógicos. É, assim, interessante investir em conversores analógico digital (ADC) de consumo e área reduzidos. É assim que surge a abordagem por um ADC de registador de aproximações sucessivas (SAR ADC), por serem maioritariamente digitais e compostos por elementos passivos (capacitores), o que faz com que sejam energeticamente eficientes.

O seu principal problema, ou o problema com a sua variante mais tradicional, deve-se ao facto de a área aumentar exponencialmente com a resolução do ADC. Um *array* binário de capacitores de 12 bits precisaria, por exemplo, de $2^{12} C_{unit}$, o que aumenta não só a sua dimensão mas também o seu custo de produção.

O objetivo deste trabalho consiste no desenvolvimento de um modelo de alto nível de um SAR ADC de 12 bits, baseado na abordagem proposta por [Li et al., 2021], que contempla a utilização de uma arquitetura dividida (*split array*) com recurso a um condensador de ponte (C_B), que reduz enormemente o número de capacitores. Pretende-se também efetuar uma análise de sensibilidade a erros, como o de *offset* e *mismatch*, ou seja, desvio dos valores unitários para os condensadores, com recurso a simulações via Monte Carlo.

2 Modelação do SAR ADC de 12 bits

Desenvolver um modelo de alto nível para um SAR ADC, quanto mais o que consta no *paper* de [Li et al., 2021], envolve, antes de qualquer simulação, a compreensão da sua estrutura e de uma análise matemática para facilitar a análise.

2.1 Arquitetura do conversor e redistribuição de carga

Ao contrário das abordagens mais convencionais do SAR ADC, que se servem de um *array* de condensadores binário (CDAC), este utiliza uma arquitetura dividida (*split*-CDAC) em duas partes por um condensador de ponte (C_B).




Figura 1: Esquemático do SAR ADC de 12 bits do *paper* e a arquitetura *split*-CDAC.

Assim, como vemos na figura 1, o *sub-array* monotónico, com os condensadores $[C_1 - C_5]$, lida com os bits menos significativos (LSBs). Não inclui C_{dl} , que é um condensador programável para fazer ajustes e garantir a linearidade. O *sub-array* "híbrido" (que não o é inteiramente por causa do C_6) e que contempla os condensadores $[C_6 - C_{13a/b}]$ refere-se aos bits mais significativos (MSBs). É importante notar que, no exemplo do artigo, as chaves com as notações de letras (a e b, especificamente) por uma questão de redundância: existem mais passos de comparação que os 12 bits finais, e essa redundância permite absorver erros de *settling time* do DAC para uma conversão mais rápida e é ultimamente resolvida graças ao bloco DEC.

A vantagem desta abordagem consiste na redução de área e consumo energético. Se considerarmos um CDAC binário, temos que para uma resolução de N bits, seriam necessários 2^{N-1} condensadores. Com *split*-CDAC, o número de condensadores cai para $2^{n_{MSB}} + 2^{n_{LSB}}$, o que significa que é necessário menos energia para os *switches* de acordo com a fase, sem contar que menos condensadores implica área menor. A desvantagem, porém, é que pela utilização do C_B , as capacitâncias parasíticas propagam-se e provocam erros de ganho.

A operação para a redistribuição de carga baseia-se na lei da conservação de carga, e a comparação de valores começa logo na fase de *sampling*, em que é tomada a primeira decisão sobre se $V_{XP} > V_{xN}$. A análise, tal como a arquitetura, seguirá uma estrutura dividida, mas aqui em três partes, no que seria um 5-1-5: os primeiros cinco bits são reservados ao *sub-array* MSB, o 1 refere-se ao C_6 , que está do lado dos MSBs, mas tem uma aparência mais monotónica que híbrida, e por fim o *sub-array* LSB.

Partimos assim para a análise do *array* MSB, e particularmente ao nó V_{XP} , já que a adaptação dos cálculos para V_{xN} mostra-se trivial. Seja $C_{MSB} = C_{MSBa} + C_{MSBb}$, e $C_{MSBa,b} = \sum_{i=7}^{11} C_{i,a,b}$. A partir desta expressão, podemos deduzir que a tensão no nó V_{XP}

2.2 Modelação comportamental sem e com erros




Figura 2: INL e DNL sem quaisquer erros.




Figura 3: Mismatch entre os condensadores e influência na SNDR.




Figura 4: INL e DNL considerando o efeito dos erros.




Figura 5: INL e DNL do código.

2.3 Análise Monte Carlo

2.4 Comparação de resultados

2.5 Estimativa de área e potência




Figura 6: Evolução do nó V_{XP} e do nó V_{XN} .

3 Conclusão

Podemos assim concluir que o objetivo de modelar com sucesso um SAR ADC foi atingido. Pudemos observar que a arquitetura de condensadores *split* permitiu

Ainda assim, deve-se ter em conta que o SAR ADC de [Li et al., 2021], ao contrário do conversor em análise, conta com um bloco de correção digital de erros, o que permite obter resultados melhores que os obtidos.

Referências

- [Li et al., 2021] Li, M., Yao, Y., Hu, B., Wei, J., Chen, Y., Ma, S., Ye, F., and Ren, J. (2021). A 6.94-fj/conversion-step 12-bit 100-ms/s asynchronous sar adc exploiting split-cdac in 65-nm cmos. *IEEE Access*, 9:77545–77554.