



Departamento de Engenharia Eletrotécnica e de Computadores

Electrónica de Rádio Frequência

2025/2026 - 2º Semestre

Relatório

Identificação

Turno: P2

Grupo: 5

Data: 15/06/2026

Docente: Professor Luís Oliveira

	<i>Nome</i>	<i>Número</i>
Aluno:	Miguel Pinho	7 3 3 1 9
Aluno:	Delmont Maria	7 5 2 1 8
Aluno:	Rodrigo Lapa	6 6 0 1 2

Índice de Conteúdos

1	Introdução	3
2	Desenho do LNA com um transistor BFP420	4
2.1	Transistor Bias network	4
2.2	Implementação em LTspice e obtenção dos parâmetros S do transistor	6
2.3	Análise dos coeficientes de reflexão em AppCAD	8
2.4	Adaptação do circuito no LTspice	9
2.4.1	Adaptação do circuito no LTspice usando Condensadores e Bobinas	9
2.4.2	Adaptação do circuito no LTspice usando Linhas e Stubs	12
2.5	Implementação no Cadence e obtenção dos parâmetros S do circuito real	16
2.6	Adaptação do circuito no Cadence	16
2.6.1	Adaptação do circuito no Cadence usando Condensadores e Bobinas	17
2.6.2	Adaptação do circuito no Cadence usando Linhas e Stubs	17
2.7	Circuito com ajustes de ganho e ruído	19
3	Desenho do LNA com tecnologias CMOS – modelo BSIM	21
3.1	CMOS de 350 nm	24
3.1.1	Fator de escala $N = 1$	25
3.1.2	Fator de escala $N = 2$	26
3.1.3	Fator de escala $N = 2,75$	27
3.1.4	Fator de escala $N = 3,5$	28
3.2	CMOS de 65 nm	28
3.2.1	Fator de escala $N = 1$	29
3.2.2	Fator de escala $N = 2$	30
3.2.3	Fator de escala $N = 2,75$	31
3.2.4	Fator de escala $N = 3,5$	32
3.3	CMOS de 45 nm	33
3.3.1	Fator de escala $N = 1$	34
3.3.2	Fator de escala $N = 2$	35
3.3.3	Fator de escala $N = 2,75$	36
3.3.4	Fator de escala $N = 3,5$	37
3.4	Comparação dos desempenhos das tecnologias CMOS	38
3.5	Comparação entre o Design Bipolar (BFP420) e as Tecnologias CMOS	38
4	Conclusão	40
	Referências	41


Índice de Figuras

1	Circuito LNA	4
2	Código usado para o dimensionamento do circuito de polarização do transistor	5
3	Circuito do transistor BFP420 em LTspice	6
4	Circuito simulado no LTspice	6
5	Circuito simulado no LTspice	7
6	Parâmetros S do transistor no LTspice	7
7	Valores dos parâmetros S para as frequências de 1 GHz a 10 GHz	8
8	Valor de K para as frequências de 1 GHz a 10 GHz	8
9	Coefficientes de reflexão para $F = 6GHz$	9
10	Carta de Smith para Condensadores e Bobinas	10
11	Circuito adaptado com Condensadores e Bobinas	11

12	Parâmetros S do circuito adaptado com Condensadores e Bobinas	11
13	Valores dos parâmetros S do circuito adaptado com Condensadores e Bobinas	12
14	Carta de Smith para Linhas e Stubs, Z_S	13
15	Carta de Smith para Linhas e Stubs, Z_L	14
16	Circuito adaptado com Linhas e Stubs	15
17	Parâmetros S do circuito adaptado com Linhas e Stubs	15
18	Valores dos parâmetros S do circuito adaptado com Linhas e Stubs	15
19	Análise do $\Gamma_{\min}$, $NF_{\min}$ e rn do LNA à frequência de 6 GHz.	16
20	Esquemático da adaptação com condensadores e bobinas no Cadence.	17
21	Comparação entre o NF do circuito adaptado e o $NF_{\min}$	17
22	Ferramenta online <i>mcalc</i> para o cálculo de linhas de transmissão.	18
23	Esquemático adaptação com Linhas e Stubs no Cadence.	18
24	Comparação entre o NF do circuito adaptado com Linhas e Stubs e o $NF_{\min}$	19
25	Análise dos círculos de ganho e do ruído do LNA à frequência de 6 GHz.	19
26	Circuito adaptado com Linhas e Stubs ajustado para ganho e ruído.	20
27	Características do circuito adaptado com Linhas e Stubs ajustado.	20
28	Circuito de referência estrutural para o desenvolvimento do LNA nas três tecnologias CMOS.	21
29	Configuração <i>common-gate</i> e respetiva impedância de entrada intrínseca.	22
30	Configuração <i>common-source</i> responsável pela inversão de fase na conversão diferencial.	23
31	<i>Buffer</i> diferencial de cargas ativas e respetiva topologia de impedância de saída.	24
32	Esquemático elétrico do LNA completo implementado em LTspice para tecnologia CMOS de 350 nm.	24
33	Ruído, ponto de operação DC e parâmetros S para $N = 1$ em CMOS de 350 nm (100 MHz–2 GHz).	25
34	Ruído, ponto de operação DC e parâmetros S para $N = 2$ em CMOS de 350 nm (100 MHz–2 GHz).	26
35	Ruído, ponto de operação DC e parâmetros S para o fator de escala nominal do grupo $N = 2,75$ em CMOS de 350 nm (100 MHz–2 GHz).	27
36	Ruído, ponto de operação DC e parâmetros S para $N = 3,5$ em CMOS de 350 nm (100 MHz–2 GHz).	28
37	Esquemáticos hierárquicos do LNA validados em Cadence Virtuoso com modelos BSIM de 65 nm.	29
38	Esquemático do LNA implementado em CMOS de 45 nm para $N = 1$	33
39	Ruído, ponto de operação DC e parâmetros S para $N = 1$ em CMOS de 45 nm (banda de 10 GHz).	34
40	Ruído, ponto de operação DC e parâmetros S para $N = 2$ em CMOS de 45 nm (10 GHz).	35
41	Ruído, ponto de operação DC e parâmetros S para o fator de escala nominal $N = 2,75$ em CMOS de 45 nm (10 GHz).	36
42	Ruído, ponto de operação DC e parâmetros S para $N = 3,5$ em CMOS de 45 nm (10 GHz).	37

1 Introdução

Os sistemas modernos de telecomunicações utilizam altas frequências com altas taxas de dados. No caminho do receptor, o bloco crítico é o LNA, pois ele precisa lidar com sinais de amplitude muito baixa. O LNA possui especificações rigorosas em termos de ganho, ruído, IM3, P-1dB...



Este trabalho tem como objetivo:

- Projetar um LNA para a banda ISM (Industrial, Científica e Médica), visando a compreensão aprofundada dos aspetos do projeto;
- Ganhar experiência e prática na análise de Cartas de Smith (Smith Charts);
- Utilizar software LTspice para simular o comportamento do LNA e obter os parâmetros S, que são essenciais para o projeto;
- Aprender a usar o software AppCAD para simular o comportamento do LNA e obter os valores para as adaptações;
- Utilizar o software Cadence para projetar o LNA com parâmetros reais, incluindo a análise de ruído, e obter os novos parâmetros S.


A fase inicial do projeto foca-se na definição do ponto de operação (*biasing*), estabelecendo as correntes e tensões necessárias para o adequado dimensionamento do LNA. O fluxo de trabalho estruturou-se de acordo com as seguintes etapas:

- **Caracterização e Simulação Inicial:** Utilização do software *LTspice* para extrair os parâmetros de espalhamento (S_{11} , S_{21} , S_{12} , S_{22}) do transistor (BFP420) e escolhendo a frequência de operação;
- **Análise de Estabilidade:** Com base nos parâmetros obtidos, recorre-se ao *AppCAD* para calcular os coeficientes de reflexão simultaneamente (Γ_{MS} e Γ_{ML}), garantindo a estabilidade e o ganho pretendido.
- **Adaptação:** Utilização da Carta de Smith para projetar as redes de adaptação de entrada e saída, explorando tanto o uso de componentes discretos (L e C) como de linhas de transmissão e *stubs*.
- **Validação e Confirmação:** Retorno ao *LTspice* para confirmar, na frequência escolhida, se a linha está devidamente adaptada e de acordo com os parâmetros estipulados no enunciado do trabalho.
- **Refinamento em Ambiente Cadence:** Transição para o software *Cadence* com a introdução de modelos de componentes não-ideais. Nesta fase, são contabilizados os efeitos parasitas e o ruído, procedendo-se a uma nova iteração de extração de parâmetros S e ajuste na Carta de Smith, validando finalmente se o comportamento real do circuito cumpre os requisitos.


2 Desenho do LNA com um transistor BFP420

2.1 Transistor Bias network

O primeiro passo deste projeto foi o dimensionamento do circuito de polarização do transistor, garantindo os valores definidos pelo professor, $I_C = 4mA$ e $V_{CE} = 5V$.



(a) Circuito inicial.



(b) Circuito após Thévenin.

Figura 1: Circuito LNA.

Para isso, foi utilizado o circuito da figura 3, e depois, aplicando o teorema de Thévenin, obteve-se o circuito da figura 1b, sendo este o circuito que foi utilizado para o dimensionamento, pois é mais fácil de analisar.

$$V_{th} = V_B = V_{CC} \cdot \frac{R_2}{R_1 + R_2} \quad R_B = R_1 \parallel R_2 \quad (1)$$

Analizando o circuito, é possível obter as seguintes expressões:

$$I_B = \frac{I_C}{\beta} \quad I_E = I_C + I_B \quad V_E = I_E \cdot R_E \quad (2)$$

$$R_B \gg \Delta V_{BE} \quad V_{CC} = I_C \cdot R_C + V_{CE} + V_E \quad V_{th} = R_B \cdot I_B + V_{BE} + V_E \quad (3)$$

Aqui, para facilitar as contas, assumimos que $R_B = R_E \cdot 10$, sendo um valor seguro para o circuito, pois garante um fator de estabilidade S baixo, tornando o transistor menos sensível a variações. Além disso, ao invés de usar-mos o valor típico de ΔV_{BE} e assumirmos que é 0,7 V, como o transistor é de alta frequência, o valor de V_{BE} é superior, escolhendo assim 0,9 V. Ao analisar-mos o data sheet do transistor obtivemos o valor de β para a frequência de operação, que é de 72,532. Fixa-mos então apenas uma das resistências, escolhemos $R_E = 250\Omega$, e também o valor de $V_{CC} = 10V$, e com os valores definidos anteriormente, $I_C = 4mA$ e $V_{CE} = 5V$, é possível calcular os valores das outras variáveis.

```

1 import sympy as sp
2
3 # 1. Definir Símbolos
4 Vcc, Vbe, Vce, Ic, Ib, Ie, beta = sp.symbols('Vcc Vbe Vce Ic Ib Ie beta')
5 Rb, Vth, R1, R2, Re, Rc = sp.symbols('Rb Vth R1 R2 Re Rc')
6 Ve, Vc = sp.symbols('Ve Vc')
7
8 # 2. Valores Alvo
9 valores_fixos = {
10     Vbe: 0.9,
11     beta: 72.534,
12     Ic: 4e-3,
13     Vce: 5,
14     Vcc: 10,
15     Re: 250
16 }
17
18 # 3. Equações
19 equacoes = [
20     sp.Eq(Ib, Ic/beta),
21     sp.Eq(Ie, Ic+Ib),
22     sp.Eq(Rb, Re*10),
23     sp.Eq(Ve, Ie*Re),
24     sp.Eq(Vcc, Ic*Rc + Vce + Ve),
25     sp.Eq(Vth, Rb * Ib + Vbe + Ve),
26     sp.Eq(Vth, Vcc * (R2 / (R1 + R2))),
27     sp.Eq(Rb, (R1 * R2) / (R1 + R2))
28 ]
29
30 # 4. Resolver
31 res = sp.solve([eq.subs(valores_fixos) for eq in equacoes],[Ib, Ie, Rb, Ve, Vth, R1, R2, Rc], dict=True)[0]
32
33 print(f"--- Valores Dimensionados ---")
34 print(f"R1: {float(res[R1]/1000):.2f}k Ohms")
35 print(f"R2: {float(res[R2]/1000):.2f}k Ohms")
36 print(f"Rc: {float(res[Rc]):.1f} Ohms")
37 print(f"Re: {valores_fixos[Re]} Ohms")

```

Figura 2: Código usado para o dimensionamento do circuito de polarização do transistor.

Para facilitar o processo de cálculo, foi criado um código em Python, que é mostrado na figura 2, onde apenas é necessário introduzir os valores definidos anteriormente, e o código calcula os valores de R_1 , R_2 e R_C para o circuito de polarização do transistor, assim sendo mais fácil de obtê-los e de retificar valores futuros caso necessário.

Os valores obtidos foram os seguintes: $R_1 = 12,19k\Omega$, $R_2 = 3,15k\Omega$ e $R_C = 996,6\Omega$. Colocamos estes valores no circuito do LTspice, e simulamos o circuito para verificar se os valores de I_C e V_{CE} estavam corretos. Após alguns ajustes manuais para obter os valores mais próximos possíveis dos definidos, obtivemos os seguintes valores:

$$R_1 = 9k\Omega \quad R_2 = 1,85k\Omega \quad R_C = 1,05k\Omega \quad R_E = 155\Omega$$

Para além do dimensionamento DC , a performance do LNA a $6GHz$ depende crucialmente da introdução de componentes reativos, que desempenham funções distintas. Assim, foram adicionadas primeiramente bobinas em série tanto na base como no coletor. Como o circuito é Emissor-Comum, o sinal V_{IN} encontra-se na base e a saída no coletor.

Estas bobinas são importantes, pois em DC funcionam como Curto-Circuito, não influenciando o circuito, mas em AC possuem uma impedância muito elevada ($Z_L = j \cdot \omega \cdot L$). Esta característica faz com que o sinal seja "forçado" a entrar no transistor, impedindo que o sinal em altas frequências seja "curto-circuitado" pela fonte de alimentação ou dissipado nas resistências de polarização.

Já os condensadores foram adicionados tanto na base e no coletor, em série, mas também no emissor, sendo neste em paralelo. Estes desempenham a função contrária às bobinas, pois ao invés de deixarem passar sinal DC e bloquearem AC , fazem o inverso, bloqueiam o sinal em DC enquanto em AC permitem o sinal passar.

Na base e no coletor eles servem para bloquear os sinais DC . Como dito anteriormente, em DC um condensador será equivalente a um circuito aberto, e assim em AC deixa passar o sinal e impede que haja uma tensão DC .

Desta forma, os condensadores na base e no coletor atuam como elementos de acoplamento, removendo

qualquer offset de tensão contínua. Na base, isto impede que a polarização do transistor seja afetada pela fonte de sinal; no coletor, garante que a carga de $50\ \Omega$ receba apenas o sinal de RF amplificado, sem a componente V_{CC} .

2.2 Implementação em LTspice e obtenção dos parâmetros S do transistor




Figura 3: Circuito do transistor BFP420 em LTspice.




Figura 4: Circuito simulado no LTspice.



Figura 5: Circuito simulado no LTspice.

Assim, confirmamos o valor de $I_C = 4,065mA$ e $V_{CE} = 5,093V$, o que é muito próximo dos valores definidos inicialmente, e portanto, o circuito de polarização do transistor está dimensionado corretamente.

Assim prosseguimos para a obtenção dos parâmetros S do transistor, que são essenciais para o projeto do LNA, e que serão utilizados posteriormente para a análise de estabilidade e adaptação do circuito.




Figura 6: Parâmetros S do transistor no LTspice.

Através desta análise, extraíram-se os parâmetros S do transistor para o intervalo de 1 GHz a 10 GHz. Foi aplicado um varrimento com passo de 0,5 GHz, tendo-se aumentado a resolução para passos de 0,25 GHz no intervalo entre 3 GHz e 6 GHz. Esta densidade de dados superior na zona de operação pretendida é fundamental para garantir a precisão nos cálculos posteriores de estabilidade e de adaptação de impedâncias.

A extração dos parâmetros foi realizada recorrendo à diretiva `.net`, definindo a porta de entrada a base e a carga no coletor, permitindo obter os S-parameters necessários para validar o ganho (S_{21}) e as reflexões S_{11} e S_{22} .

2.3 Análise dos coeficientes de reflexão em AppCAD

```
!BFP420 S-PARAMETERS (SIMULATION WITH PACKAGE & BIAS)
!Vcc=10V, Ic=4mA, Vce=5V
!Z0=50 Ohm, MA/DE Format
```

GHZ S MA R 50

!Freq	S11 M	S11 A	S21 M	S21 A	S12 M	S12 A	S22 M	S22 A
1.00	0.72	-63.46	9.12	-47.91	0.07	-123.47	0.81	-35.02
1.50	0.62	-90.55	7.73	-66.46	0.09	-135.00	0.68	-47.33
2.00	0.54	-114.78	6.55	-81.68	0.10	-143.53	0.56	-56.65
2.50	0.49	-137.09	5.60	-94.71	0.12	-150.16	0.46	-64.15
3.00	0.46	-157.57	4.85	-106.24	0.12	-155.61	0.38	-70.62
3.25	0.46	-167.02	4.53	-111.54	0.13	-158.04	0.34	-73.64
3.50	0.46	-175.96	4.25	-116.64	0.13	-160.34	0.31	-76.62
3.75	0.46	175.69	4.00	-121.49	0.13	-162.52	0.28	-79.59
4.00	0.46	168.03	3.78	-126.08	0.14	-164.58	0.25	-82.58
4.25	0.47	161.09	3.58	-130.38	0.14	-166.52	0.22	-85.61
4.50	0.47	154.21	3.39	-134.79	0.14	-168.53	0.19	-89.05
4.75	0.48	147.41	3.21	-139.34	0.15	-170.62	0.17	-93.11
5.00	0.49	141.37	3.06	-143.56	0.15	-172.60	0.14	-97.55
5.25	0.51	136.09	2.92	-147.40	0.15	-174.43	0.12	-102.48
5.50	0.52	130.88	2.79	-151.34	0.16	-176.33	0.10	-108.89
5.75	0.53	125.75	2.66	-155.38	0.16	-178.33	0.08	-117.78
6.00	0.54	120.69	2.54	-159.53	0.16	179.59	0.07	-131.09
6.50	0.56	112.65	2.35	-166.49	0.17	175.99	0.05	-169.57
7.00	0.59	104.78	2.18	-173.74	0.17	172.09	0.06	144.39
7.50	0.61	97.67	2.02	179.30	0.18	168.21	0.08	119.93
8.00	0.63	90.66	1.88	172.07	0.18	164.03	0.12	106.20
8.50	0.65	84.89	1.77	165.85	0.19	160.31	0.15	98.29
9.00	0.67	79.16	1.66	159.43	0.19	156.35	0.18	91.92
9.50	0.69	73.44	1.56	152.82	0.19	152.14	0.21	86.39
10.00	0.70	68.87	1.49	147.39	0.20	148.57	0.23	82.33

Figura 7: Valores dos parâmetros S para as frequências de 1 GHz a 10 GHz.

Com estes valores o próximo passo foi introduzir estes dados no software AppCAD, para obter os coeficientes de reflexão simultaneamente adaptados (Γ_{MS} e Γ_{ML}), garantindo a estabilidade e o ganho pretendido. Para isso, foi necessário criar um ficheiro .s2p com os valores dos parâmetros S (figura 7), e depois analisar para que valores de frequência o circuito era estável.




Figura 8: Valor de K para as frequências de 1 GHz a 10 GHz.

Com a figura 8 é possível verificar que o circuito é estável para frequências superiores a $5,5GHz$, e portanto, a frequência de operação escolhida para o projeto do LNA foi de $6GHz$.

Este valor de frequência é bastante próximo do limite superior do transistor, e portanto, foi ponderada a troca da corrente de polarização I_C para $7mA$ ao invés dos $4mA$. O aumento desta corrente permite que o transistor tenha um valor de $k > 1$ em frequências mais baixas, comparado com o valor usado. Isto acontece pois a transcondutância do transistor é diretamente proporcional à corrente no coletor, assim fazendo que ao aumentar essa corrente o transistor tenha uma maior amplificação.

Contudo, $6GHz$ apesar de estar no limite ainda está dentro da gama de valores de frequência que o transistor aguenta, por isso decidi manter-se os valores atuais.




Figura 9: Coeficientes de reflexão para $F = 6GHz$.

Com a frequência atribuída, o próximo passo era retirar os valores dos coeficientes de reflexão da entrada e da saída, Γ_{MS} e Γ_{ML} , respetivamente.

Podemos observar pela figura 9 que os valores são, em impedância Z_S e Z_L :

$$Z_S = 0,33 + j0,70 \quad Z_L = 0,12 - j0,54$$

Estes valores já se encontram normalizados à impedância característica da linha, $Z = 50\Omega$.

2.4 Adaptação do circuito no LTspice

O próximo passo era realizar a adaptação do circuito usando a Carta de smith.

2.4.1 Adaptação do circuito no LTspice usando Condensadores e Bobinas

A primeira adaptação a ser feita foi com Condensadores e bobinas.




Figura 10: Carta de Smith para Condensadores e Bobinas

Adaptação de Entrada (Z_S):

Para Z_S , partindo da origem ($Z_C = 1 + j0$), seguimos até ao ponto $Z_{aux} = 0,12 - j0,32$ pela circunferência de admitância no sentido horário (adicionando suscetância positiva), o que corresponde a um condensador em paralelo. Desse ponto, seguimos pela circunferência de impedância ($Re = 0,12$) no sentido anti-horário (adicionando reatância negativa) até atingir $Z_S = 0,12 - j0,54$, o que corresponde a um condensador em série.

Calculando o condensador em paralelo ($\Delta b = j2,74$):

$$Y_{aux} = \frac{1}{0,12 - j0,32} \approx 1 + j2,74 \quad C_p = \frac{2,74}{\omega \cdot Z_0} \approx 1,45 \text{ pF}$$

Para o condensador em série, calculamos a diferença de reatância:

$$\Delta x = \text{Im}(Z_S) - \text{Im}(Z_{aux}) = -0,54 - (-0,32) = -0,22$$

Usando a expressão $C_s = \frac{1}{0,22 \cdot \omega \cdot Z_0}$, obtemos $C_s \approx 2,41 \text{ pF}$.

Adaptação de Saída (Z_L):

Para Z_L , o primeiro passo foi partir do centro da carta ($Z_C = 1 + j0$). Deste ponto seguimos pela circunferência de admitância ($Re = 1$) no sentido anti-horário até chegar ao ponto auxiliar $Z_{aux} = 0,33 + j0,47$, o que corresponde à introdução de uma bobina em paralelo. De seguida, avançou-se pela circunferência de impedância ($Re = 0,33$) no sentido horário até ao ponto de carga ótima $Z_L = 0,33 + j0,70$, o que equivale a adicionar uma bobina em série.

Assim, calculamos a bobina em paralelo através das admitâncias:

$$Y_C = 1 + j0 \quad Y_{aux} = \frac{1}{0,33 + j0,47} \approx 1 - j1,43$$

Com $\Delta b = -j1,43$, obtemos $L_p = \frac{Z_0}{1,43 \cdot \omega} \approx 0,93 \text{ nH}$.

Para a bobina em série, subtraímos as impedâncias: $\Delta x = Z_L - Z_{aux} = j0,70 - j0,47 = j0,23$. Obtemos $L_s = \frac{Z_0 \cdot 0,23}{\omega} \approx 0,305 \text{ nH}$.

Adaptação em LTspice:

Com os valores calculados, procedeu-se à implementação no LTspice para validar a adaptação. Na rede de entrada (fonte), foram adicionados os dois condensadores calculados ($C_p = 1,45 \text{ pF}$ e $C_s = 2,41 \text{ pF}$) antes do condensador de bloqueio C_3 . Na rede de saída (carga), foram colocadas as bobinas ($L_p = 0,93 \text{ nH}$ e $L_s = 0,305 \text{ nH}$) após o condensador de bloqueio C_2 .

Esta disposição garante que os componentes de adaptação não interferem com a polarização DC do transistor, mantendo o ponto de operação estável enquanto realizam a transformação de impedância para 50Ω na frequência de 6 GHz .




Figura 11: Circuito adaptado com Condensadores e Bobinas




Figura 12: Parâmetros S do circuito adaptado com Condensadores e Bobinas




Figura 13: Valores dos parâmetros S do circuito adaptado com Condensadores e Bobinas

Através das figuras 12 e 13 conseguimos confirmar a adaptação calculada anteriormente. Como podemos observar, na frequência escolhida, $f = 6 \text{ GHz}$, temos os valores do parâmetro de entrada e de saída, S_{11} e S_{22} inferiores aos -10 dB , sendo estes $-25,45 \text{ dB}$ e $-22,01 \text{ dB}$ respetivamente, e o valor do ganho $S_{21} = 10,93 \text{ dB}$, que é um valor considerado bom para o LNA.

2.4.2 Adaptação do circuito no LTspice usando Linhas e Stubs

Para a adaptação com linhas de transmissão, utilizou-se a técnica de stub simples em paralelo e circuito aberto e uma linha em série.

O processo iniciou-se com a conversão das impedâncias Z_S e Z_L para as suas admitâncias equivalentes Y_S e Y_L , facilitando o cálculo de elementos em paralelo. Iremos então guardar os valores dos pontos, e como estamos em admitância foram lidos na linha que cruza em *Wavelengths Toward Generator*.

Para calcular o valor da linha seguimos pelo sentido anti-horário (pois estamos em admitância, logo corresponde ao sentido comprimentos de onda em direção ao gerador) da circunferência com centro em $Z_C = 1 + j0$ e de raio o valor do centro até ao ponto de admitância obtido, ou seja ROE constante, até chegar ao ponto onde intersecta a circunferência de impedância com parte real positiva $RE = 1$, circunferência de condutância unitária ($g = 1$). A diferença entre os valores lidos na escala de comprimentos de onda entre estes dois pontos determina o comprimento elétrico da linha em série em função de λ

Para calcular o stub, no ponto de interseção a admitância possui uma componente imaginária (suscetância). O comprimento do stub em circuito aberto é determinado pela distância necessária na Carta de Smith até a essa componente imaginária.

Depois, para adicionar no LTspice apenas é necessário calcular o atraso da linha, sendo a expressão:

$$T_d = \frac{\text{Wavelength}(em\lambda)}{\text{frequência}}$$

Adaptação de Entrada Z_S




Figura 14: Carta de Smith para Linhas e Stubs, Z_S

Primeiro vamos adaptar a impedância de entrada $Z_S = 0,12 - j0,54$

Assim, passamos o valor para admitância e obtemos o valor $Y_S = 0,39 + j1,76$ com o comprimento de onda em direção ao gerador de $\lambda_{L1} = 0,177 \lambda$

Assim, seguindo até ao ponto de interseção, o valor obtido é $\lambda_{L2} = 0,203 \lambda$. Como seguimos pelo sentido anti-horário e passamos pelo 0λ na carta, o valor a colocar na linha é:

$$0,500\lambda - (\lambda_{L2} - \lambda_{L1}) = 0,500\lambda - (0,203\lambda - 0,177\lambda) = 0,474\lambda$$

Para o stub, apenas precisamos de ver o valor da parte imaginária desse ponto, que corresponde a $\lambda_S = 0,198 \lambda$.

Calculando os atrasos T_d para colocar na análise, obtemos os seguintes valores:

$$T_{dL} = \frac{0,474}{6 \text{ GHz}} = 79,00 \text{ pS}$$

$$T_{dS} = \frac{0,198}{6 \text{ GHz}} = 33,00 \text{ pS}$$

Adaptação de Saída Z_L




Figura 15: Carta de Smith para Linhas e Stubs, Z_L

Finalmente vamos adaptar a impedância de saída $Z_L = 0,33 + j0,70$.

Como dito anteriormente, passamos o valor para admitância e obtemos o valor $Y_L = 0,55 - j1,17$, com um comprimento de onda correspondente é $\lambda_{L1} = 0,351 \lambda$

Assim, seguindo até ao ponto de interseção, o valor obtido é $\lambda_{L2} = 0,181 \lambda$. Assim, o valor a colocar na linha é:

$$\lambda_{L1} - \lambda_{L2} = 0,351\lambda - 0,181\lambda = 0,170\lambda$$

Para o stub, apenas precisamos de ver o valor da parte imaginária desse ponto, que corresponde a $\lambda_S = 0,165 \lambda$.

Calculando os atrasos T_d para colocar na análise, obtemos os seguintes valores:

$$T_{dL} = \frac{0,170}{6 \text{ GHz}} = 28,33 \text{ pS}$$

$$T_{dS} = \frac{0,165}{6 \text{ GHz}} = 27,50 \text{ pS}$$

Adaptação em LTspice:




Figura 16: Circuito adaptado com Linhas e Stubs





Figura 17: Parâmetros S do circuito adaptado com Linhas e Stubs



(a) Parâmetro S_{11} (Entrada).

(b) Parâmetro S_{22} (Saída).

(c) Parâmetro S_{21} (Ganho).

Figura 18: Valores dos parâmetros S do circuito adaptado com Linhas e Stubs

Assim, como podemos observar pelas figuras 17 e 18, os valores encontram-se bem adaptados para a frequência escolhida de $f = 6$ GHz, pois nessa frequência temos S_{11} e S_{22} menores que -10 dB ($-16,32$ dB e $-18,49$ dB, respetivamente), enquanto o ganho continua semelhante ao da adaptação com condensadores e bobinas, sendo este $S_{21} \approx 10,86$ dB

2.5 Implementação no Cadence e obtenção dos parâmetros S do circuito real

Até aqui, a análise foi feita utilizando o LTspice, que enquanto simulador de circuitos elétricos, não permite uma análise que tenha em conta características importantes no design de um LNA como o ruído, o que pode levar a resultados menos precisos. Transferimos assim o circuito e os seus componentes parametrizados (como o diodo e o transistor ilustrados na figura?? com os ficheiros `diode.scs` e `transistor.scs`, respectivamente) para o Cadence, que é um software de simulação mais avançado e permite uma análise mais detalhada e precisa do circuito, incluindo a análise de ruído e a obtenção dos parâmetros S do circuito real. Fizemos uma abstração do circuito da figura 4 para o símbolo `LNA_lab1_adap`, utilizado para facilitar a análise. Nesta fase, o foco primário não eram os parâmetros S, mas os *noise figure* e ganho do circuito.




Figura 19: Análise do $\Gamma_{\min}$, $NF_{\min}$ e rn do LNA à frequência de 6 GHz.

A partir destes gráficos, conseguimos nortear a adaptação do circuito para obter um melhor compromisso entre o ganho e o ruído. É possível observar que o menor ruído gerado pelo LNA ($NF_{\min}$) é aproximadamente 2,033 dB, e o parâmetro rn (*normalized resistance noise*) é relativamente baixo para a frequência designada, o que indica que o ruído não deverá apresentar grandes oscilações da *noise figure* para adaptações menos precisas em torno do ponto do coeficiente de reflexão ótimo para o mínimo ruído, $\Gamma_{\min}$, o que é benéfico para adaptações em cartas de Smith, em que fazemos algumas aproximações mais grosseiras.

2.6 Adaptação do circuito no Cadence

Uma análise semelhante à feita na figura 19 foi feita para frequências entre 3 GHz e 7 GHz. O objetivo era fazer um *sweep* dos valores para introduzir no AppCAD e obter um coeficiente de reflexão melhor e ainda próximo dos 6 GHz, embora o resultado não tenha sido significativamente diferente do $\Gamma_{\min}$ obtido na análise anterior. Considerando que para minimizar o ruído, o *matching* é feito à entrada ($\Gamma_{\min} = \Gamma_S$), por meio da equação

$$\Gamma_L = \overline{\left(S_{22} + \frac{S_{12} \cdot S_{21} \cdot \Gamma_S}{1 - S_{11} \cdot \Gamma_S} \right)} \quad (4)$$

obtemos o coeficiente de reflexão de saída Γ_L , o que vai permitir obter os valores de impedância de carga e fonte na carta de Smith para realizar a adaptação, por meio da relação

$$Z_{S,L} = \frac{1 + \Gamma_{S,L}}{1 - \Gamma_{S,L}} \quad (5)$$

2.6.1 Adaptação do circuito no Cadence usando Condensadores e Bobinas

Com base nos valores de Z_S e Z_L obtidos, foi possível realizar a adaptação do circuito usando condensadores e bobinas, seguindo o mesmo processo descrito para a adaptação no LTspice.




Figura 20: Esquemático da adaptação com condensadores e bobinas no Cadence.

Como, nesta fase, o foco era mais a análise do ruído do circuito, a adaptação foi analisada mais do ponto de vista da comparação entre o NF e o $NF_{\min}$.




Figura 21: Comparação entre o NF do circuito adaptado e o $NF_{\min}$.

Como podemos observar pela figura 21, o gráfico do NF do circuito adaptado com condensadores e bobinas cruza o gráfico do $NF_{\min}$ na frequência de operação, indicando que o circuito está adaptado para o ruído mínimo.

2.6.2 Adaptação do circuito no Cadence usando Linhas e Stubs

De modo semelhante à adaptação com condensadores e bobinas, foi realizada a adaptação por meio de linhas de transmissão e *stubs*, com um processo ligeiramente diferente do utilizado para o LTSpice. Em causa

está a necessidade de se considerarem mais parâmetros físicos, como as dimensões das pistas, permissividade relativa do material, grossura do substrato, entre outras. Para tal, servimo-nos da ferramenta online *mcalc*, com o propósito de auxiliar em prerrogativas similares.

Analysis/Synthesis Values

Width	2.3	---	Z0 (Ohms)	49.983
Length	6.22	<---	Elec. Len. (degrees)	62.59
Frequency	6000		MHz	

Output Values

Keff	1.9508	Loss (dB)	0.006
Physical Units	mm	Loss per length (dB/ {Phys. Unit})	9.2E-4
Calculation Status	DONE	Skin depth {Phys. Units}	0.001
DeltaL {Phys. Units}	0.398	Delay (ns)	0.029
Len.-DeltaL {Phys. Units}	5.822		

Substrate Parameters

Er	2.3	Rho	1
H	0.7874	Rough	0
Tmet	0.05	Tanδ	0




Figura 22: Ferramenta online *mcalc* para o cálculo de linhas de transmissão.

Considerando um substrato de 0,8 mm de grossura, com uma permissividade relativa de $\epsilon_r = 4,6$, e uma impedância característica de 50Ω , foram calculados os valores das linhas de transmissão e stubs necessários para a adaptação, que podem ser vistos na figura 23.




Figura 23: Esquemático adaptação com Linhas e Stubs no Cadence.

De modo análogo, prosseguimos à comparação entre o NF do circuito adaptado e o $NF_{\min}$, para validar a adaptação.




Figura 24: Comparação entre o NF do circuito adaptado com Linhas e Stubs e o $NF_{\min}$.

Assim, como podemos observar pela figura 24, o gráfico do NF do circuito adaptado com linhas e stubs também cruza o gráfico do $NF_{\min}$ na frequência de operação, indicando que o circuito está adaptado para o ruído mínimo.

2.7 Circuito com ajustes de ganho e ruído

Tendo um circuito adaptado para o ganho máximo e outro para o ruído mínimo, a próxima abordagem seria obter um circuito que tivesse a maior relação ganho-ruído possível, ou seja, um circuito que com um ganho relativamente alto, e simultaneamente um ruído relativamente baixo. Com recurso ao AppCAD, e usando os parâmetros S obtidos ao longo do trabalho, é possível visualizar tanto a queda de ganho como o aumento do ruído ao longo da carta de Smith por meio de círculos de magnitude, cujos raios correspondem a uma queda de 0,5 dB do ganho máximo disponível (MAG) e um aumento de 0,25 dB do menor ruído possível.




Figura 25: Análise dos círculos de ganho e do ruído do LNA à frequência de 6 GHz.

Tendo em conta a restrição de um ganho mínimo de 10 dB, foi determinado um Γ_S que corresponderia à impedância de entrada $Z_S = 0,4 - 0,5j$, por inspeção. Este ponto permite tanto uma proporção de ganho-ruído favorável, como também permite a redução do número de componentes necessários para a adaptação, visto que o comprimento da linha de transmissão necessária para adaptar este ponto é nulo. A partir da equação 4 e 5,

obtemos o coeficiente de reflexão de saída Γ_L , que corresponde a uma impedância de carga $Z_L = 0,67 + 0,52j$. Com estes valores, foi realizada a adaptação do circuito. As características das linhas de transmissão e stubs podem ser vistas na figura 26.






Figura 26: Circuito adaptado com Linhas e Stubs ajustado para ganho e ruído.



(a) Parâmetros S




(b) Noise Figure

Figura 27: Características do circuito adaptado com Linhas e Stubs ajustado.


Este circuito apresenta um ganho de 10,15 dB e um *noise figure* de 2,26 dB, estando a 0,74 dB do ganho máximo e a 0,23 dB do *noise figure* mínimo. Apesar destes valores estarem de acordo com o esperado, é possível observar na figura 27a um ligeiro desvio na frequência de operação ideal (estimado ser aproximadamente 0,2 GHz), que pode ser atribuído a pequenas imprecisões na adaptação, visto que foi em parte realizada por inspeção e menos por métodos mais rigorosos.

3 Desenho do LNA com tecnologias CMOS – modelo BSIM

Uma vez concluído o desenho do LNA com o transistor bipolar de junção BFP420, avança-se para a implementação de circuitos amplificadores de baixo ruído em tecnologia CMOS integrada. Cada circuito é dimensionado para uma faixa de frequências distinta, mas partilham a mesma arquitetura de base: o *balun-LNA* proposto por Blaakmeer *et al.* [2], que combina um estágio *common-gate* (CG) e um estágio *common-source* (CS) em paralelo. Esta topologia diferencial ativa realiza simultaneamente três funções de modo integrado: (i) a conversão de sinal *single-ended* para diferencial (*balun* ativo), eliminando a necessidade de componentes passivos de perdas elevadas à entrada do recetor; (ii) o cancelamento do ruído de canal do transistor CG, uma vez que a respetiva contribuição de ruído aparece em modo comum na saída diferencial; e (iii) o cancelamento da distorção não linear introduzida pelo mesmo estágio CG, já que a mesma condição de casamento de ganho requerida para o balun assegura também a supressão das componentes de intermodulação de segunda e terceira ordem [2, 1].



(a) Arquitetura *balun-LNA* proposta.



(b) Buffer de saída com cargas ativas.

Figura 28: Circuito de referência estrutural para o desenvolvimento do LNA nas três tecnologias CMOS.

O processo de dimensionamento partilha uma metodologia sistemática comum às três tecnologias abordadas: 350 nm, 65 nm e 45 nm. A diferença fundamental reside não apenas nas dimensões características de cada nó tecnológico, mas na crescente relevância de efeitos de canal curto que deixam de ser desprezáveis com a redução geométrica. No contexto de radiofrequência, a adaptação de impedâncias às linhas de transmissão e interfaces de teste constitui uma restrição de projeto prioritária, sendo o objetivo assegurar o casamento de impedâncias de entrada e saída ao valor padrão de 50 Ω .

Uma vantagem estrutural desta topologia relativamente ao LNA bipolar com redes passivas externas é que a adaptação de entrada a 50 Ω é obtida de forma puramente ativa, controlando a transcondutância do estágio CG, sem necessidade de indutores ou redes *LC* de casamento. Isto tem implicações diretas na área de *die*, na largura de banda de operação e na facilidade de integração multi-norma [1].

Estágio *common-gate* e a adaptação da entrada

A impedância de entrada vista a partir do terminal de *source* do transistor NMOS em configuração *common-gate* é modelada por

$$Z_{in} = \frac{1}{g_m + g_{ds} + g_{mb}}, \quad (6)$$

onde g_m é a transcondutância de canal, g_{ds} a condutância de saída e g_{mb} a transcondutância de substrato. Esta última assume particular relevância nesta configuração uma vez que o terminal de *bulk* se encontra tipicamente ligado ao potencial de referência, criando uma tensão $V_{BS} \neq 0$ que ativa o efeito de corpo. Definindo o fator de efeito de corpo como $\eta = g_{mb}/g_m$, a condição de casamento de impedância de entrada simplifica-se para

$$Z_{in} \approx \frac{1}{g_m(1 + \eta)}, \quad (7)$$

o que implica que, para uma dada corrente de polarização, o valor efetivo de g_m necessário para atingir $Z_{in} = 50 \Omega$ é inferior a 20 mS, pois g_{mb} contribui positivamente para a condutância total. Este efeito, tipicamente negligenciado em topologias de canal longo e em análises de primeira ordem, torna-se progressivamente mais significativo à medida que o nó tecnológico diminui.

A transcondutância de canal é relacionada com a corrente de dreno em regime de saturação por

$$g_m = \frac{2I_D}{V_{DS_{sat}}}, \quad (8)$$

permitindo ajustar a impedância de entrada através da corrente de polarização DC I_{bias} . A tensão de *bias* aplicada à *gate* é fixada tipicamente a $V_{DD}/2$, maximizando a gama de excursão dinâmica. O ganho de tensão em pequenos sinais do estágio CG é expresso por

$$A_{v1} = \frac{g_m}{g_{ds} + g_{CG}}, \quad \text{com } g_{CG} = \frac{1}{R_{CG}}, \quad (9)$$

sendo R_{CG} o principal parâmetro de ajuste do ganho. O procedimento de projeto consistiu em fixar um ganho-alvo equivalente ao MAG previamente obtido com o BFP420, aproximando os resultados iterativamente com base nos parâmetros S simulados.




Figura 29: Configuração *common-gate* e respetiva impedância de entrada intrínseca.

Estágio *common-source*, inversão de fase e Balun

O sinal de excitação de RF é partilhado em paralelo entre as duas configurações de transcondutância. A montagem *common-source* introduz a inversão de fase necessária à funcionalidade de balun, apresentando um ganho de tensão dado por

$$A_{v2} = -\frac{g_m}{g_{ds} + g_{CS}}, \quad \text{com } g_{CS} = \frac{1}{R_{CS}}. \quad (10)$$

Para assegurar a funcionalidade de balun e o cancelamento simultâneo de ruído e distorção, é necessário que os ganhos dos dois estágios sejam iguais em módulo, ou seja, $|A_{v1}| = |A_{v2}|$. A estratégia de *admittance scaling* proposta em [2] consiste em escalar a transcondutância do estágio CS por um fator n e reduzir simultaneamente a resistência de carga R_{CS} pelo mesmo fator ($g_{mCS} = n \cdot g_{mCG}$, $R_{CS} = R_{CG}/n$), mantendo o ganho diferencial equilibrado para qualquer valor de n . Este mecanismo é também o responsável pela redução da figura de ruído com o aumento de n , uma vez que a contribuição do estágio CS diminui na proporção $1/n$ [2].

Para isolar os circuitos de polarização DC de cada estágio, é inserido um condensador de acoplamento de valor elevado entre as duas configurações. O ajuste fino do ponto de operação do estágio CS é realizado através da variação da tensão de *gate*, que controla a tensão de *overdrive* $V_{OV} = V_{GS} - V_{th}$ e, conseqüentemente, a corrente de dreno.




Figura 30: Configuração *common-source* responsável pela inversão de fase na conversão diferencial.

O fator de escala geométrico n é aplicado às larguras (W) dos transístores, estabelecendo um compromisso entre ganho de transcondutância, capacidades parasitas intrínsecas e figura de ruído. O fator de escala nominal atribuído ao grupo é $n = 2,75$, tendo a análise sido estendida aos valores $n \in \{1; 2; 2,75; 3,5\}$ para mapear a sensibilidade do desempenho global.

Estágio de saída com *buffer* de cargas ativas

A impedância de saída do *buffer* resulta do paralelo entre a impedância vista pelo dreno do transístor inferior e a impedância de saída vista pela *source* do transístor superior:

$$Z_{out} = \frac{1}{g_{m_{up}} + g_{ds_{up}} + g_{ds_{dn}}}. \quad (11)$$

Esta configuração de *source follower* providencia elevado isolamento reverso, minimizando o efeito de carga do estágio posterior sobre o núcleo amplificador, e assegura o casamento de saída a 50Ω através do ajuste geométrico de $g_{m_{up}}$. A substituição das resistências de carga por transístores PMOS, operando em triodo profundo ou na fronteira de saturação, permite aumentar a resistência incremental efetiva sem incrementar a queda de tensão DC, melhorando simultaneamente o ganho e a figura de ruído do conjunto [1].




Figura 31: *Buffer* diferencial de cargas ativas e respetiva topologia de impedância de saída.

A potência consumida pelo circuito completo é calculada como

$$P_D = V_{DD} \times \sum_k I_{D_k}, \quad (12)$$

onde a soma percorre todos os transístores alimentados por V_{DD} . Os valores de I_{D_k} para cada tecnologia são extraídos diretamente dos relatórios `.op` do simulador.

3.1 CMOS de 350 nm

Na tecnologia de 350 nm, o comprimento efetivo de canal situa-se na casa dos sub-mícron, mas ainda suficientemente longo para que as equações clássicas de primeira ordem mantenham boa validade para efeitos de dimensionamento. Os efeitos de canal curto, como a saturação de velocidade dos portadores, e modulação do comprimento de canal têm impacto reduzido, e a mobilidade efetiva μ_{eff} não difere significativamente do valor de *bulk*. Este nó tecnológico é por isso considerado o caso de referência, onde os resultados analíticos e os valores de simulação exibem a maior consistência mútua.




Figura 32: Esquemático elétrico do LNA completo implementado em LTspice para tecnologia CMOS de 350 nm.

Os resultados de ruído e os pontos de operação DC para cada fator de escala são apresentados de seguida. O espectro de densidade de ruído e os parâmetros S foram extraídos por simulação AC, enquanto os parâmetros operacionais DC provêm dos relatórios `.op`. Os coeficientes de reflexão S_{11} e S_{22} situam-se consistentemente abaixo de -10 dB na banda de interesse em todos os fatores de escala, confirmando o casamento de impedâncias. O incremento de n desloca ligeiramente o perfil de ruído e de adaptação, reflexo da alteração das capacidades intrínsecas C_{gs} e C_{gd} e das condutâncias de saída g_{ds} com a variação de W .

3.1.1 Fator de escala $N = 1$






Figura 33: Ruído, ponto de operação DC e parâmetros S para $N = 1$ em CMOS de 350 nm (100 MHz–2 GHz).

3.1.2 Fator de escala $N = 2$




(a) Espectro de densidade de ruído.

(b) Ponto de operação DC.

(c) Parâmetros S em frequência.

Figura 34: Ruído, ponto de operação DC e parâmetros S para $N = 2$ em CMOS de 350 nm (100 MHz–2 GHz).


3.1.3 Fator de escala $N = 2,75$



(a) Espectro de densidade de ruído.

--- Operating Point ---		
V(n001):	1.759	voltage
V(n002):	2.5	voltage
V(n003):	1.25	voltage
V(n004):	0.72	voltage
V(n005):	0.454553	voltage
V(n006):	0.72	voltage
V(n007):	0.72	voltage
V(n008):	2.27276e-17	voltage
V(p001):	0.72	voltage
V(vdd):	2.5	voltage
V(vo):	8.795e-17	voltage
V(vout1):	2.158	voltage
V(vout2):	2.00701	voltage
I(C1):	4.54553e-19	device_current
I(C2):	2.65447e-19	device_current
I(C3):	-1.28701e-18	device_current
I(C4):	3.42e-19	device_current
I(C5):	-1.759e-18	device_current
I(I1):	0.0012	device_current
I(R1):	-2.55351e-19	device_current
I(R2):	-3.10862e-19	device_current
I(R3):	1.29896e-18	device_current
I(RCG):	0.0012	device_current
I(RCS):	0.00474025	device_current
I(Rout):	1.759e-18	device_current
I(V1):	0	device_current
I(V2):	-0.00753305	device_current
I(V4):	-2.57498e-19	device_current
I(V6):	1.30104e-18	device_current
I(Vin):	4.54553e-19	device_current
Ib(M1):	-2.63255e-12	device_current
Ib(M2):	-2.01701e-12	device_current
Ib(M3):	-1.769e-12	device_current
Ib(M4):	-7.51e-13	device_current
Id(M1):	0.0012	device_current
Id(M2):	0.00474025	device_current
Id(M3):	0.0015928	device_current
Id(M4):	0.0015928	device_current
Ig(M1):	0	device_current
Ig(M2):	0	device_current
Ig(M3):	0	device_current
Ig(M4):	0	device_current
Is(M1):	-0.0012	device_current
Is(M2):	-0.00474025	device_current
Is(M3):	-0.0015928	device_current
Is(M4):	-0.0015928	device_current

(b) Ponto de operação DC.



(c) Parâmetros S em frequência.

Figura 35: Ruído, ponto de operação DC e parâmetros S para o fator de escala nominal do grupo $N = 2,75$ em CMOS de 350 nm (100 MHz–2 GHz).


3.1.4 Fator de escala $N = 3,5$



(a) Espectro de densidade de ruído.

--- Operating Point ---		
V(n001):	1.759	voltage
V(n002):	2.5	voltage
V(n003):	1.25	voltage
V(n004):	0.72	voltage
V(n005):	0.454553	voltage
V(n006):	0.72	voltage
V(n007):	0.72	voltage
V(n008):	2.27276e-17	voltage
V(p001):	0.72	voltage
V(vdd):	2.5	voltage
V(vo):	8.795e-17	voltage
V(vout1):	2.158	voltage
V(vout2):	2.0099	voltage
I(C1):	4.54553e-19	device_current
I(C2):	2.65447e-19	device_current
I(C3):	-1.2899e-18	device_current
I(C4):	3.42e-19	device_current
I(C5):	-1.759e-18	device_current
I(I1):	0.0012	device_current
I(R1):	-2.55351e-19	device_current
I(R2):	-3.10862e-19	device_current
I(R3):	1.29896e-18	device_current
I(RCG):	0.0012	device_current
I(RCS):	0.00605061	device_current
I(Rout):	1.759e-18	device_current
I(V1):	0	device_current
I(V2):	-0.00884341	device_current
I(V4):	-2.57498e-19	device_current
I(V6):	1.30104e-18	device_current
I(Vin):	4.54553e-19	device_current
Ib(M1):	-2.63255e-12	device_current
Ib(M2):	-2.0199e-12	device_current
Ib(M3):	-1.769e-12	device_current
Ib(M4):	-7.51e-13	device_current
Id(M1):	0.0012	device_current
Id(M2):	0.00605061	device_current
Id(M3):	0.0015928	device_current
Id(M4):	0.0015928	device_current
Ig(M1):	0	device_current
Ig(M2):	0	device_current
Ig(M3):	0	device_current
Ig(M4):	0	device_current
Is(M1):	-0.0012	device_current
Is(M2):	-0.00605061	device_current
Is(M3):	-0.0015928	device_current
Is(M4):	-0.0015928	device_current

(b) Ponto de operação DC.




(c) Parâmetros S em frequência.

Figura 36: Ruído, ponto de operação DC e parâmetros S para $N = 3,5$ em CMOS de 350 nm (100 MHz–2 GHz).


3.2 CMOS de 65 nm

O nó de 65 nm representa o limiar crítico de transição entre o regime de canal longo e o domínio de canal curto profundo. As equações de primeira ordem ainda permitem uma estimativa razoável do ponto de polarização, mas fenómenos físicos relevantes como a saturação de velocidade dos portadores, a degradação da


mobilidade efetiva pelo campo elétrico vertical, o DIBL e o aumento da resistência ôhmica distribuída da porta de polissilício (r_g) passam a dominar as figuras de mérito de ruído e ganho. Por esta razão, justifica-se uma análise mais detalhada dos pontos de operação e das contribuições de ruído para este nó tecnológico.



(a) Estágio de transcondutância *core* do LNA.



(b) Esquemático do *buffer* de acoplamento.



(c) LNA integrado com *buffer* diferencial.

Figura 37: Esquemáticos hierárquicos do LNA validados em Cadence Virtuoso com modelos BSIM de 65 nm.

Para cada fator de escala, foram extraídos os parâmetros DC dos transistores M4 (*common-gate*, instância I4) e M1 (*common-source*, instância I4), bem como dos transistores M7 e M8 do *buffer* diferencial (instância I5), através da análise `.op` do Cadence Spectre. O mapeamento das fontes de ruído foi gerado pela rotina `noiseSummary` a 5 GHz.

A seleção dos parâmetros de M1 e M4 nas tabelas seguintes visa validar três aspetos fundamentais: a correção do ponto de polarização (I_D , V_{GS} , V_{th} , $V_{DS_{sat}}$), a precisão do casamento de entrada (g_m , g_{mb} , g_{ds}) via (7), e o potencial de operação em alta frequência (f_T , ganho intrínseco g_m/g_{ds}). O parâmetro f_T , reportado pelo simulador como `fug`, corresponde à frequência de unidade de ganho de corrente e escala inversamente com as capacidades intrínsecas, sendo um indicador direto da viabilidade do transistor para RF.

3.2.1 Fator de escala $N = 1$

Tabela 1: Parâmetros de pequenos sinais e DC para $N = 1$ em CMOS de 65 nm (Cadence Spectre).

Parâmetro	M4 (CG)	M1 (CS)	Unidade
g_m	16,69	17,66	mS
g_{mb}	1,511	1,630	mS
g_{ds}	1,782	2,198	mS
I_D	2,590	3,283	mA
V_{GS}	0,590	0,645	V
V_{th}	0,393	0,402	V
$V_{DS_{sat}}$	166,6	182,0	mV
f_T (<code>fug</code>)	119,9	125,0	GHz
Ganho intrínseco (g_m/g_{ds})	9,368	8,036	—

Ponto de operação DC. Aplicando a equação (7) com os valores de M4 (estágio CG), obtém-se

$$Z_{in} = \frac{1}{g_m + g_{mb} + g_{ds}} = \frac{1}{(16,69 + 1,511 + 1,782) \times 10^{-3}} \approx 50,0 \, \Omega,$$

confirmando o casamento de entrada. O fator de efeito de corpo medido é $\eta = g_{mb}/g_m \approx 0,091$, o que representa uma redução de aproximadamente 9% na impedância de entrada face ao valor $1/g_m = 59,9 \, \Omega$ calculado sem considerar g_{mb} e g_{ds} .

Tabela 2: Decomposição das principais contribuições de ruído para $N = 1$ em CMOS de 65 nm a 5 GHz.

Dispositivo	Parâm.	Potência (V^2/Hz)	% do Total
/PORT0	rn	$1,13466 \times 10^{-18}$	32,24 %
/I4/M1	id	$7,12213 \times 10^{-19}$	20,24 %
/I4/R0	rn	$4,43507 \times 10^{-19}$	12,60 %
/I4/R1	rn	$2,48865 \times 10^{-19}$	7,07 %
/PORT1	rn	$2,02505 \times 10^{-19}$	5,75 %
/I4/M1/rg	rn	$1,95063 \times 10^{-19}$	5,54 %
/I5/M8	id	$1,38868 \times 10^{-19}$	3,95 %
/I5/M7	id	$1,38653 \times 10^{-19}$	3,94 %
Total		$3,51948 \times 10^{-18}$	100 %

Contribuições de ruído. O predomínio da contribuição de /PORT0 (32,24 %), correspondente ao ruído térmico da resistência de fonte $R_S = 50 \, \Omega$, é o indicador de que o LNA opera próximo do seu limite teórico mínimo de ruído, já que domina quando o amplificador introduz pouca degradação adicional. Destaca-se igualmente que a resistência distribuída de porta do transistor M1 (/I4/M1/rg) contribui com 5,54 % do ruído total, uma fração inexistente em 350 nm e que reflete a contração geométrica dos dedos de polissilício neste nó tecnológico.

3.2.2 Fator de escala $N = 2$

Tabela 3: Parâmetros de pequenos sinais e DC para $N = 2$ em CMOS de 65 nm.

Parâmetro	M4 (CG)	M1 (CS)	Unidade
g_m	16,69	34,78	mS
g_{mb}	1,511	3,205	mS
g_{ds}	1,782	4,572	mS
I_D	2,590	6,673	mA
V_{GS}	0,590	0,645	V
V_{th}	0,393	0,398	V
$V_{DS_{sat}}$	166,6	176,0	mV
f_T (fug)	119,9	124,1	GHz
Ganho intrínseco (g_m/g_{ds})	9,368	7,606	—

Ponto de operação DC. Os parâmetros de M4 mantêm-se constantes face a $N = 1$, confirmando que o estágio CG, e por conseguinte a adaptação de entrada, é independente do dimensionamento do *buffer*. O aumento de W em M1 (estágio CS) eleva g_m , g_{mb} e g_{ds} proporcionalmente, refletindo a escalabilidade linear esperada. A ligeira redução do ganho intrínseco ($8,036 \rightarrow 7,606$) resulta do aumento relativo de g_{ds} com W , sendo coerente com a compressão da tensão de Early em canal curto.

Tabela 4: Decomposição das principais contribuições de ruído para $N = 2$ em CMOS de 65 nm a 5 GHz.

Dispositivo	Parâm.	Potência (V^2/Hz)	% do Total
/PORT0	rn	$1,1163 \times 10^{-18}$	38,01 %
/I4/R0	rn	$4,4332 \times 10^{-19}$	15,10 %
/I4/M1	id	$3,3144 \times 10^{-19}$	11,29 %
/PORT1	rn	$2,0341 \times 10^{-19}$	6,93 %
/I4/M1/rg	rn	$1,8352 \times 10^{-19}$	6,25 %
/I5/M8	id	$1,3942 \times 10^{-19}$	4,75 %
/I5/M7	id	$1,3928 \times 10^{-19}$	4,74 %
/I4/R1	rn	$1,2410 \times 10^{-19}$	4,23 %
Total		$2,9369 \times 10^{-18}$	100 %

Contribuições de ruído. A redução do ruído total de $3,52 \rightarrow 2,94 \times 10^{-18} V^2/Hz$ com $N = 2$ reflete diretamente o mecanismo de *admittance scaling*: a contribuição do estágio CS diminui em proporção a $1/n$, consistente com a previsão teórica de [2]. O aumento da percentagem de /PORT0 ($32 \rightarrow 38$ %) não indica degradação. Pelo contrário, sinaliza que o ruído intrínseco do amplificador recuou e a fonte passou a ser a contribuição dominante, o que é o objetivo de design.

3.2.3 Fator de escala $N = 2,75$

Tabela 5: Parâmetros de pequenos sinais e DC para $N = 2,75$ em CMOS de 65 nm.

Parâmetro	M4 (CG)	M1 (CS)	Unidade
g_m	16,69	47,28	mS
g_{mb}	1,511	4,349	mS
g_{ds}	1,782	6,315	mS
I_D	2,590	9,201	mA
V_{GS}	0,590	0,645	V
V_{th}	0,393	0,396	V
V_{DSsat}	166,6	170,7	mV
f_T (fug)	119,9	123,0	GHz
Ganho intrínseco (g_m/g_{ds})	9,368	7,487	—

Ponto de operação DC.

Tabela 6: Decomposição das principais contribuições de ruído para $N = 2,75$ em CMOS de 65 nm a 5 GHz.

Dispositivo	Parâm.	Potência (V^2/Hz)	% do Total
/PORT0	rn	$1,0945 \times 10^{-18}$	39,52 %
/I4/R0	rn	$4,4132 \times 10^{-19}$	15,93 %
/I4/M1	id	$2,2652 \times 10^{-19}$	8,18 %
/PORT1	rn	$2,0365 \times 10^{-19}$	7,35 %
/I4/M1/rg	rn	$1,8800 \times 10^{-19}$	6,79 %
/I5/M8	id	$1,3957 \times 10^{-19}$	5,04 %
/I5/M7	id	$1,3944 \times 10^{-19}$	5,03 %
/I4/R1	rn	$8,9288 \times 10^{-20}$	3,22 %
Total		$2,7696 \times 10^{-18}$	100 %

Contribuições de ruído. Este é o fator de escala nominal do grupo. Os resultados confirmam que $N = 2,75$ representa um ponto de operação equilibrado: a contribuição de /I4/M1 id desceu para 8,18 % (contra 20,24 % em $N = 1$), ao passo que a percentagem de /PORT0 atingiu 39,52 %, sinal de que o amplificador se aproxima do seu limite de ruído mínimo. Simultaneamente, a contribuição crescente de /I4/M1/rg (6,79 %) começa a

sinalizar o regime em que o ruído resistivo de porta começa a limitar o benefício marginal de incrementar N ainda mais.

3.2.4 Fator de escala $N = 3,5$

Tabela 7: Parâmetros de pequenos sinais e DC para $N = 3,5$ em CMOS de 65 nm.

Parâmetro	M4 (CG)	M1 (CS)	Unidade
g_m	16,69	59,77	mS
g_{mb}	1,511	5,483	mS
g_{ds}	1,782	8,071	mS
I_D	2,590	11,77	mA
V_{GS}	0,590	0,645	V
V_{th}	0,393	0,396	V
$V_{DS_{sat}}$	166,6	164,8	mV
f_T (fug)	119,9	122,3	GHz
Ganho intrínseco (g_m/g_{ds})	9,368	7,405	–

Ponto de operação DC.

Tabela 8: Decomposição das principais contribuições de ruído para $N = 3,5$ em CMOS de 65 nm a 5 GHz.

Dispositivo	Parâm.	Potência (V^2/Hz)	% do Total
/PORT0	rn	$1,0717 \times 10^{-18}$	40,09 %
/I4/R0	rn	$4,3890 \times 10^{-19}$	16,42 %
/PORT1	rn	$2,0381 \times 10^{-19}$	7,63 %
/I4/M1/rg	rn	$1,9600 \times 10^{-19}$	7,33 %
/I4/M1	id	$1,6755 \times 10^{-19}$	6,27 %
/I5/M8	id	$1,3967 \times 10^{-19}$	5,23 %
/I5/M7	id	$1,3955 \times 10^{-19}$	5,22 %
/I4/R1	rn	$6,8915 \times 10^{-20}$	2,58 %
Total		$2,6729 \times 10^{-18}$	100 %

Contribuições de ruído. Em $N = 3,5$, a contribuição de /I4/M1/rg supera pela primeira vez a de /I4/M1 id (7,33 % vs. 6,27 %), assinalando que o ruído resistivo de porta se tornou o mecanismo intrínseco dominante ao transistor. Este cruzamento define o limite prático de rendimento marginal do aumento de N : incrementos adicionais de escala geométrica reduzem o ruído térmico de canal mas aumentam o ruído de porta em proporção similar, anulando o benefício teórico.

Síntese comparativa dos 65 nm. A Tabela 9 consolida as figuras de mérito de ruído dos quatro fatores de escala, permitindo uma leitura transversal da evolução do desempenho.

Tabela 9: Análise comparativa em função do fator de escala N para CMOS de 65 nm (5 GHz).

N	g_m^{M1} (mS)	g_{mb}^{M1} (mS)	g_{ds}^{M1} (mS)	Ruído Total (V^2/Hz)	% M1/rg
1	17,66	1,630	2,198	$3,519 \times 10^{-18}$	5,54
2	34,78	3,205	4,572	$2,937 \times 10^{-18}$	6,25
2,75	47,28	4,349	6,315	$2,770 \times 10^{-18}$	6,79
3,5	59,77	5,483	8,071	$2,673 \times 10^{-18}$	7,33

Os dados revelam que o ruído total decresce monotonicamente com N , mas com ganho marginal decrescente: a redução de $N = 1$ para $N = 2$ representa uma melhoria de 16 %, enquanto de $N = 2,75$ para $N = 3,5$ a melhoria é de apenas 3,6 %. Este comportamento valida a previsão teórica de que a redução de NF segue

uma lei de retornos decrescentes com n [2]. O aumento simultâneo da percentagem de M1/rg indica que, para valores de N superiores a 3,5, o ruído de porta limitaria progressivamente os ganhos obtidos com o escalamento adicional. A estabilidade da Z_{in} ao longo de todos os fatores de escala ($\approx 50 \Omega$) confirma a independência do estágio CG face ao dimensionamento do *buffer*.

3.3 CMOS de 45 nm

Na tecnologia de 45 nm, a validade das formulações analíticas de canal longo (8) e (9) cessa por completo. O comprimento efetivo de canal situa-se na ordem dos 35–40 nm ($L_{eff} = L - 2\Delta L_{int} - \Delta L_x$), um regime em que os portadores de carga atingem a velocidade de saturação v_{sat} a campos elétricos longitudinais relativamente baixos. Neste limite assintótico, a transcondutância satura para

$$g_m \approx W \cdot C_{ox} \cdot v_{sat}, \quad (13)$$

tornando-se essencialmente proporcional a W e independente de V_{GS} . Simultaneamente, a reduzida tensão de Early ($V_A \sim 1,5$ V no modelo BSIM4 em uso, conforme o parâmetro `vearly` = 1.494 extraído do .op) eleva significativamente g_{ds} , comprimindo o ganho intrínseco g_m/g_{ds} e introduzindo desvios não negligenciáveis no cálculo de primeira ordem de Z_{in} . A extração de parâmetros deve por isso basear-se exclusivamente nos dados do simulador BSIM4.




Figura 38: Esquemático do LNA implementado em CMOS de 45 nm para $N = 1$.

Em analogia com o procedimento de 350 nm, o espectro de ruído e os parâmetros S são apresentados via curvas de simulação e os parâmetros DC via relatórios .op. Dado que o modelo BSIM4 incorpora saturação de velocidade, DIBL, corrente de gate, efeito de substrato e tunelamento de óxido, a análise tabelar analítica de primeira ordem seria insuficiente para este nó tecnológico.

3.3.1 Fator de escala $N = 1$





Figura 39: Ruído, ponto de operação DC e parâmetros S para $N = 1$ em CMOS de 45 nm (banda de 10 GHz).

3.3.2 Fator de escala $N = 2$




(a) Espectro de densidade de ruído.

--- Operating Point ---

V(n001):	0.611332	voltage
V(n002):	0.999982	voltage
V(n003):	0.5	voltage
V(n004):	0.439939	voltage
V(n005):	0.124131	voltage
V(n006):	0.349992	voltage
V(n007):	0.44	voltage
V(n008):	6.20656e-18	voltage
V(p001):	0.35	voltage
V(vdd):	1	voltage
V(vo):	3.05666e-17	voltage
V(vout1):	0.73536	voltage
V(vout2):	0.373094	voltage
I(C1):	1.24131e-19	device_current
I(C2):	3.15808e-19	device_current
I(C3):	-2.31014e-20	device_current
I(C4):	2.64621e-19	device_current
I(C5):	-6.11332e-19	device_current
I(Ibias):	0.000827	device_current
I(R2):	-1.8215e-09	device_current
I(RCG1):	0.000826999	device_current
I(RCS1):	0.00391816	device_current
I(RVbias2):	-6.09821e-09	device_current
I(RVbias3):	-7.57176e-10	device_current
I(Rout1):	6.11332e-19	device_current
I(Vbias1):	-1.24177e-09	device_current
I(Vbias2):	-6.09821e-09	device_current
I(Vbias3):	-7.57176e-10	device_current
I(Vdd):	-0.00570827	device_current
I(Vin):	1.24131e-19	device_current
Ib(M1):	-4.22425e-12	device_current
Ib(M2):	-9.08255e-12	device_current
Ib(M3):	-2.73523e-12	device_current
Ib(M4):	-4.51593e-12	device_current
Id(M1):	0.000827	device_current
Id(M2):	0.00391816	device_current
Id(M3):	0.000963109	device_current
Id(M4):	0.000963111	device_current
Ig(M1):	1.24177e-09	device_current
Ig(M2):	6.09821e-09	device_current
Ig(M3):	1.8215e-09	device_current
Ig(M4):	7.57176e-10	device_current
Is(M1):	-0.000827001	device_current
Is(M2):	-0.00391817	device_current
Is(M3):	-0.000963111	device_current
Is(M4):	-0.000963112	device_current

(b) Ponto de operação DC.



(c) Parâmetros S em frequência.

Figura 40: Ruído, ponto de operação DC e parâmetros S para $N = 2$ em CMOS de 45 nm (10 GHz).


3.3.3 Fator de escala $N = 2,75$



(a) Espectro de densidade de ruído.

--- Operating Point ---		
V(n001) :	0.611332	voltage
V(n002) :	0.999982	voltage
V(n003) :	0.5	voltage
V(n004) :	0.409939	voltage
V(n005) :	0.124131	voltage
V(n006) :	0.349992	voltage
V(n007) :	0.41	voltage
V(n008) :	6.20656e-18	voltage
V(p001) :	0.35	voltage
V(vdd) :	1	voltage
V(vo) :	3.05666e-17	voltage
V(vout1) :	0.73536	voltage
V(vout2) :	0.472403	voltage
I(C1) :	1.24131e-19	device_current
I(C2) :	2.85808e-19	device_current
I(C3) :	-1.22411e-19	device_current
I(C4) :	2.64621e-19	device_current
I(C5) :	-6.11332e-19	device_current
I(Ibias) :	0.000827	device_current
I(R2) :	-1.8215e-09	device_current
I(RCG1) :	0.000826999	device_current
I(RCS1) :	0.00454825	device_current
I(RVbias2) :	-6.10081e-09	device_current
I(RVbias3) :	-7.57176e-10	device_current
I(Rout1) :	6.11332e-19	device_current
I(Vbias1) :	-1.24177e-09	device_current
I(Vbias2) :	-6.10081e-09	device_current
I(Vbias3) :	-7.57176e-10	device_current
I(Vdd) :	-0.00633836	device_current
I(Vin) :	1.24131e-19	device_current
Ib(M1) :	-4.22425e-12	device_current
Ib(M2) :	-1.39839e-11	device_current
Ib(M3) :	-2.73523e-12	device_current
Ib(M4) :	-4.51593e-12	device_current
Id(M1) :	0.000827	device_current
Id(M2) :	0.00454825	device_current
Id(M3) :	0.000963109	device_current
Id(M4) :	0.000963111	device_current
Ig(M1) :	1.24177e-09	device_current
Ig(M2) :	6.10081e-09	device_current
Ig(M3) :	1.8215e-09	device_current
Ig(M4) :	7.57176e-10	device_current
Is(M1) :	-0.000827001	device_current
Is(M2) :	-0.00454825	device_current
Is(M3) :	-0.000963111	device_current
Is(M4) :	-0.000963112	device_current

(b) Ponto de operação DC.



(c) Parâmetros S em frequência.

Figura 41: Ruído, ponto de operação DC e parâmetros S para o fator de escala nominal $N = 2,75$ em CMOS de 45 nm (10 GHz).

3.3.4 Fator de escala $N = 3,5$




(a) Espectro de densidade de ruído.

--- Operating Point ---

V(n001):	0.611332	voltage
V(n002):	0.999982	voltage
V(n003):	0.5	voltage
V(n004):	0.409922	voltage
V(n005):	0.124131	voltage
V(n006):	0.349992	voltage
V(n007):	0.41	voltage
V(n008):	6.20656e-18	voltage
V(p001):	0.35	voltage
V(vdd):	1	voltage
V(vo):	3.05666e-17	voltage
V(vout1):	0.73536	voltage
V(vout2):	0.472817	voltage
I(C1):	1.24131e-19	device_current
I(C2):	2.85791e-19	device_current
I(C3):	-1.22825e-19	device_current
I(C4):	2.64621e-19	device_current
I(C5):	-6.11332e-19	device_current
I(Ibias):	0.000827	device_current
I(R2):	-1.8215e-09	device_current
I(RCG1):	0.000826999	device_current
I(RCS1):	0.00579322	device_current
I(RVbias2):	-7.76274e-09	device_current
I(RVbias3):	-7.57176e-10	device_current
I(Rout1):	6.11332e-19	device_current
I(Vbias1):	-1.24177e-09	device_current
I(Vbias2):	-7.76274e-09	device_current
I(Vbias3):	-7.57176e-10	device_current
I(Vdd):	-0.00758333	device_current
I(Vin):	1.24131e-19	device_current
Ib(M1):	-4.22425e-12	device_current
Ib(M2):	-1.76968e-11	device_current
Ib(M3):	-2.73523e-12	device_current
Ib(M4):	-4.51593e-12	device_current
Id(M1):	0.000827	device_current
Id(M2):	0.00579322	device_current
Id(M3):	0.000963109	device_current
Id(M4):	0.000963111	device_current
Ig(M1):	1.24177e-09	device_current
Ig(M2):	7.76274e-09	device_current
Ig(M3):	1.8215e-09	device_current
Ig(M4):	7.57176e-10	device_current
Is(M1):	-0.000827001	device_current
Is(M2):	-0.00579323	device_current
Is(M3):	-0.000963111	device_current
Is(M4):	-0.000963112	device_current

(b) Ponto de operação DC.



(c) Parâmetros S em frequência.

Figura 42: Ruído, ponto de operação DC e parâmetros S para $N = 3,5$ em CMOS de 45 nm (10 GHz).

3.4 Comparação dos desempenhos das tecnologias CMOS

A Tabela 10 apresenta os parâmetros de desempenho globais medidos para as três tecnologias ao fator de escala de referência $N = 2,75$. A potência consumida é calculada conforme (12), com os valores de I_D extraídos das Figuras 35b e 41b e dos dados .op do Cadence para 65 nm.

Tabela 10: Comparação de desempenho entre os três nós tecnológicos CMOS para $N = 2,75$.

Parâmetro	350 nm	65 nm	45 nm	Unidade
V_{DD}	2,5	1,2	1,0	V
Potência Consumida	7,53	14,50	6,338	mW
Ganho (S_{21})	10,53	7,378	2,012	dB
Ruído Total	$5,170 \times 10^{-18}$	$2,770 \times 10^{-18}$	$2,937 \times 10^{-18}$	V^2/Hz
Banda de operação	0,1–2	5	10	GHz

A análise comparativa revela também que com a redução da dimensão da tecnologia, a frequência de transição f_T aumenta substancialmente como consequência direta da redução das capacidades parasitas intrínsecas C_{gs} e C_{gd} , tornando os transístores progressivamente mais adequados para operação em bandas de micro-ondas.

Contudo, este benefício é acompanhado de compromissos severos. A degradação do ganho intrínseco g_m/g_{ds} , que passa de valores da ordem de 100–200 em 350 nm para 7–9 em 65 nm e valores ainda inferiores em 45 nm, reflete o aumento de g_{ds} com o encurtamento do canal. Este fenómeno impacta diretamente o ganho disponível do LNA e a robustez do casamento de impedâncias. Em paralelo, o peso crescente de g_{mb} nos nós mais avançados altera a relação entre g_m e Z_{in} , conforme (7), tornando a adaptação de entrada mais sensível à variabilidade de processo.

Do ponto de vista do ruído, a redução de V_{DD} e o aumento da densidade de corrente favorecem o ruído térmico de canal, enquanto o ruído resistivo de porta (r_g) ganha expressão com a miniaturização dos dedos de polissilício. A figura de ruído global passa a ser limitada por mecanismos intrínsecos ao transístor que eram irrelevantes em 350 nm.

A inversão observada entre 65 nm e 45 nm no ruído total ($2,770 \rightarrow 2,937 \times 10^{-18}$) é particularmente relevante: apesar de o nó de 45 nm ser tecnologicamente mais avançado, o maior peso de g_{ds} , a degradação do ganho e o aumento relativo do ruído de canal em regime de saturação de velocidade resultam num desempenho de ruído marginalmente inferior ao de 65 nm nestas condições de polarização. Este resultado sublinha que a simples transição para um nó mais avançado não garante automaticamente melhor desempenho em RF, já que a otimização de polarização e de dimensionamento torna-se cada vez mais crítica e dependente de iterações de simulação.

Em suma, a transição para modelos BSIM4 em 45 nm e 65 nm dita que o processo de dimensionamento analítico se torne meramente indicativo. O cumprimento estrito das especificações do projeto, com $S_{11} < -10$ dB, $S_{22} < -10$ dB, $F < 3$ dB, ganho > 10 dB, que requer fluxos de simulação iterativos, calibrando as geometrias face às condutâncias parasitas reportadas pelo simulador.

3.5 Comparação entre o Design Bipolar (BFP420) e as Tecnologias CMOS

A transição do LNA com transístor bipolar BFP420 para as implementações em tecnologia CMOS evidencia os compromissos clássicos de engenharia de RF entre topologias discretas de alto desempenho e arquiteturas integradas em larga escala.

Adaptação de impedâncias. No LNA BFP420, a adaptação a 50Ω exigiu o dimensionamento explícito de redes passivas externas (LC ou linhas de transmissão com *stubs*), calculadas com o auxílio da Carta de Smith e refinadas no Cadence. Na topologia CMOS de Blaakmeer, a adaptação de entrada é realizada de forma ativa e intrínseca, controlando a corrente de polarização I_{bias} para ajustar g_m , sem redes passivas volumosas. Esta característica confere à solução CMOS uma largura de banda de operação inerentemente superior, cobrindo simultaneamente as bandas de 100 MHz a 2 GHz (350 nm), 5 GHz (65 nm) e 10 GHz (45 nm).

Ganho e figura de ruído. O LNA BFP420 otimizado no Cadence atingiu um ganho de 10,15 dB e uma NF de 2,26 dB a 6 GHz, próximo do NF_{min} do transístor. As topologias CMOS, com o mecanismo de *admittance scaling* e cancelamento de ruído, permitem controlar a NF através de N , mas operam com ganho tipicamente

mais reduzido para os nós menores, especialmente em 45 nm onde o ganho intrínseco g_m/g_{ds} é severamente comprimido.

Efeitos de escala e nós tecnológicos. O BFP420, sendo um transistor discreto de alta frequência para uma banda estreita (6 GHz), opera próximo do seu limite de estabilidade, exigindo correntes elevadas para garantir $K > 1$. As tecnologias CMOS demonstraram forte dependência do fator N e dos efeitos de canal curto: a transição de 350 nm para 45 nm aumenta f_T , mas introduz compromissos em ganho, linearidade e sensibilidade do ponto de polarização à variabilidade de processo.

Integração e área. A solução CMOS integrada ocupa uma área de *die* muito inferior à solução discreta, elimina os indutores externos e é compatível com processos CMOS digitais padrão. O *balun* ativo integrado substitui um componente passivo volumoso e intrinsecamente de banda estreita, sendo esta uma das principais vantagens estruturais da arquitetura proposta por Blaakmeer *et al.* [2] e posteriormente validada com cargas ativas por Bastos *et al.* [1].

4 Conclusão

Este trabalho permitiu concluir com sucesso o projeto e a análise comparativa de LNAs para aplicações de radiofrequência, cobrindo tanto a implementação com componentes discretos de alto desempenho como a integração em tecnologia CMOS em três nós tecnológicos distintos.

Na primeira fase, o dimensionamento do LNA com o transistor bipolar BFP420 estabeleceu os fundamentos metodológicos do projeto RF: definição do ponto de operação estável na região ativa a 6 GHz, análise de estabilidade com recurso ao fator de Rollet (K) e ao AppCAD, e síntese de redes de adaptação por inspeção na Carta de Smith. Tanto a abordagem por componentes discretos (LC) como a modelação por linhas de transmissão com *stubs* demonstraram um bom casamento de impedâncias (S_{11} , $S_{22} < -10$ dB), tendo a transição para o Cadence permitido co-otimizar o ganho real (10,15 dB) e a figura de ruído (2,26 dB) com uma precisão que o LTspice não assegura, dado o impacto dos parasitas de layout.

A segunda fase, centrada no *balun-LNA* em tecnologia CMOS com a arquitetura de Blaakmeer [2], aprofundou os aspetos específicos do dimensionamento integrado. Demonstrou-se que a adaptação de entrada a $50\ \Omega$ pode ser obtida de forma ativa, através do controlo de g_m no estágio CG, e que o mecanismo de *admittance scaling* permite reduzir a figura de ruído com rendimento marginal decrescente, mantendo o balanço diferencial. Os resultados a 65 nm confirmaram quantitativamente este comportamento: a redução de NF de $N = 1$ para $N = 2$ é de 16 %, enquanto de $N = 2,75$ para $N = 3,5$ é apenas de 3,6 %, e a contribuição de r_g ao nível de 7 % sinaliza o limite prático de rendimento do escalamento.

O estudo dos três nós tecnológicos revelou tendências fisicamente coerentes e pedagogicamente relevantes. Em 350 nm, a validade das equações de canal longo garante boa previsibilidade analítica. Em 65 nm, os efeitos de canal curto como saturação de velocidade, degradação da mobilidade e aumento de r_g começam a limitar o desempenho, mas o modelo ainda suporta uma análise mista analítico-numérica. Em 45 nm, a transcondutância entra no regime de saturação de velocidade descrito por (13), o ganho intrínseco colapsa para valores da ordem de 7, e a extração numérica pelo simulador BSIM4 torna-se o único referencial fiável. A inversão de ruído observada entre 65 nm e 45 nm, onde o nó mais avançado apresenta ligeiramente mais ruído total nas condições de polarização utilizadas, é um resultado particularmente expressivo, que demonstra que a progressão tecnológica não é automaticamente sinónimo de melhor desempenho RF sem otimização dedicada de polarização e geometria.

Do ponto de vista das especificações do projeto, os objetivos de $S_{11} < -10$ dB, $S_{22} < -10$ dB e ganho > 10 dB foram atingidos em 350 nm e 65 nm. Em 45 nm, a compressão do ganho intrínseco e o aumento das perdas resistivas dificultam o cumprimento simultâneo de todas as especificações, ilustrando os desafios reais do projeto RF em nós nanométricos avançados.

Em termos de comparação com o design bipolar, a solução CMOS integrada distingue-se pelo balun ativo sem indutores, pela largura de banda intrínseca superior e pela compatibilidade com processos digitais de larga escala, ao custo de maior complexidade de dimensionamento e maior sensibilidade à variabilidade de processo nos nós mais avançados. Os dois paradigmas são complementares: o BFP420 é a escolha para desempenho máximo em banda estreita com componentes discretos, enquanto as topologias CMOS são adequadas para integração wideband em transceivers multistandard modernos.

Referências

- [1] Ivan Bastos, Luís B. Oliveira, João Goes, and Manuel Silva. A low power balun LNA with active loads for gain and noise figure optimization. *Analog Integrated Circuits and Signal Processing*, 81(3):693–702, 2014.
- [2] Stephan C. Blaakmeer, Eric A. M. Klumperink, Domine M. W. Leenaerts, and Bram Nauta. Wideband balun-LNA with simultaneous output balancing, noise-canceling and distortion-canceling. *IEEE Journal of Solid-State Circuits*, 43(6):1341–1350, 2008.