

内存超频基本原理

本内存超频培训资料包含 CPU 内存控制器（IMC）端和内存端两个部分，是对目前内存超频理论的系统性总结。

IMC 部分

现代的 CPU，无论是 AMD 还是英特尔，也无论是古早的 Skylake 架构（100 系-400 系芯片组）还是先进的 Zen5 架构，更遑论搭配的是 DDR3，DDR4 还是 DDR5，其 IMC 都可以归为两个部分：**数据处理部分**和**信号传输部分**。数据处理部分负责计算核心与 IMC 之间的数据交换，处于计算核心和信号传输的中间位置。英特尔平台将其归为 System Agent（系统代理，简称 **SA**）部分，AMD 平台将其归为 System on Chip（片上系统，简称 **SoC**）部分。近年来的 CPU 封装逐渐向分离式多芯片发展，因此架构上又演化出了负责连接计算核心与数据处理部分的**总线结构**。在 Intel Ultra 平台称为 **D2D**（Die to Die，芯片到芯片），而 AMD 平台则称为 **FCLK**（Fabric Clock，总线频率）。因此，综合上述结构，可发现数据处理部分的特点是其**全部处于 CPU 内部**。而信号传输部分（又称 **DDRPHY**）则较为简单，负责接收、传递内存信号，由于 PHY 与内存条相连需要经过主板的内存布线，因此 PHY 层更易受 CPU 以外的硬件状态影响。（图 1）




图 1 主板、CPU、内存基本架构拓扑

数据处理部分

Intel

如前文所述，英特尔平台的数据处理部分在 SA 内。在这里需要先说明 SA 电压的来源。在 14 代以前，SA 电压由主板 1.8V AUX 电压打进 CPU 后，再通过 CPU 内部分压至 SA 模块，因此在 HWinfo 等监控软件中读取到的是 SA VID。即在 BIOS 中，更改 SA 的电压是**请求电压**，而不是实际电压。内部分压时，实际电压究竟是多少虽无从知晓，但更换不同的主板，基本不影响实际的 SA 电压。此外，在高负载时，SA 也不会出现掉压情况。而到了 Ultra 平台，SA 电压是主板的独立供电给压，实际的 SA 电压受不同主板的供电水平影响，高负载时更易出现掉电压的情况，但监控软件读取的 SA 电压更能反映**实际电压**。

决定稳定状态下的 SA 电压的因素主要有三个：IMC 频率、CPU 温度以及

PHY 信号质量。

IMC 频率 对于 DDR 内存，实际频率是有效频率的一半，而通常所说的内存频率是指有效频率。例如，DDR5-7200 的实际频率就是 3600（单位 MT/s，下略），DDR4-4000 的实际频率就是 2000，DDR3-2933 的实际频率就是 1466。在 10 代以前，IMC 频率始终与内存实际频率相同。11 代开始引入允许分频的 IMC，可选 Gear 1/2/4。Gear 1 即 IMC 频率与内存实际频率相同，只允许 DDR4。DDR4-4000 Gear 1 的 IMC 频率就是 2000（单位 MHz，下略）。Gear 2 即 IMC 频率为内存实际频率的 1/2，允许 DDR4 和 DDR5。DDR4-4800 Gear 2 的 IMC 频率就是 1200，DDR5-7200 Gear 2 的 IMC 频率就是 1800。Gear 4 即 IMC 频率为内存实际频率的 1/4，只允许 DDR5。DDR5-10400 Gear 4 的 IMC 频率就是 1300。引入分频机制前（8、9、10 代），IMC 频率日用极限可达到 2500；引入分频机制后，IMC 频率的日用极限逐渐爬坡，从 11 代的 1933 到 12 代的 2150，再到 13/14 代的 2350，Ultra 200 平台目前可达 2366。IMC 频率越高，SA 电压需求越大。对于同时兼容 DDR4 和 DDR5 的 12/13/14 代平台而言，同样的 IMC 频率下，DDR5 会比 DDR4 需求更高的 SA。例如同一颗 CPU，跑 DDR5-8400 G2 会比跑 DDR4-4200 G1 要求更高的电压。到了 Ultra 200 平台，引入了 NGU (Next Gen Uncore)，拉高 NGU 频率会显著提高内存带宽，也会显著提高 SA 电压需求，通常极限在 30-35 倍频之间，超过 35 无显著带宽提升。（注：Ultra 200 的 IMC 由服务器端的多通道 IMC 修改而来，其在兼容 RDIMM 的修改版——CUDIMM 的同时，单独控制 DDR5 的四个 32bit 子通道，因此它其实是一个四通道内存控制器，服务器端的 Uncore 就成为桌面端的 NGU。）

CPU 温度 当 CPU 温度提高时，SA 的电压需求会显著提升。因此，风冷下的 CPU 会比水冷下的 CPU 需求更高的 SA。在拉高电压以及主频时，拉高 SA 电压也能有效提高 IMC 稳定性。

PHY 质量 PHY 质量较为特别，其影响的是 SA 电压的宽容度。关于什么是 PHY 质量会在后文详细阐述。PHY 质量越好，意味着你能给的 SA 电压范围越广。PHY 质量优秀时，若要跑 DDR5-8400 的最低 SA 电压是 1.25V，那你给 1.4V 也不会出现不稳定的情况。若 PHY 质量不好，则可能允许调节的范围只有 1.25V-

1.3V，超出 1.3V 就会出现不稳定的情况。DDR5 刚问世时，使用海力士 2G MEB 颗粒超频，很多教程都会提醒不要给太高的 SA 电压。这主要是高 SA 电压会显著影响 PHY 质量，PHY 质量必须有冗余才能同时兼顾 IMC 频率与 CPU 温度下 SA 的电压需求。

总线结构（D2D）同样重要，其目前只存在于 Ultra 平台，最高允许倍频为 40。拉高 D2D 可以改善带宽和延迟，其电压由 VNNAON 控制，同样也是外部供电，因此也受不同主板的供电水平影响，同一个 CPU 在不同主板上的 D2D 超频体验也不尽相同。随着内存频率的提高（注意不是 IMC 频率），D2D 能耐受的频率会逐渐降低。

AMD

AMD 的数据处理在 I/O Die(简称 IOD)中，负责内存频率的叫 UCLK(Unified Memory Controller Clock)，由 SoC 电压控制，可与英特尔平台的 SA 电压作类比。决定稳定状态下的 SoC 电压的因素主要有两个：IMC 频率和 CPU 温度。

IMC 频率 AMD 的 IMC 与英特尔的类似，也支持两种频率模式，即 IMC 频率与内存频率相同(又称同步模式)，BIOS 中显示为 $UCLK=MCLK$ (Memory Clock)；以及 IMC 频率为内存频率的一半（又称异步模式），BIOS 中显示为 $UCLK=MCLK/2$ 。UCLK 频率越高，SoC 电压需求越大。由于 AMD 的强制规定，SoC 电压不得超过 1.3V，因此 IMC 频率日用极限可达到 3400，普遍在 3100 左右。在异步模式下，UCLK 频率很低，例如 DDR5-8400 下，UCLK 为 2100，因此不需要很高的 SoC 电压，一般 1.1V-1.2V 即可。

CPU 温度 由于 AMD CPU 是两个计算核心（简称 CCX）和一个 IOD 组装的，在同步模式下，CPU 温度越高，需要的 SoC 电压越高。但 AMD CPU 的架构中，CCX 与 IOD 分离，而 IOD 本身也会因为 SoC 电压发热，因此 IOD 温度会更剧烈地影响 IMC 稳定性，尤其是分频模式下的 PHY。

AMD 同样也有总线，AMD 的总线是连接 IOD 与 CCD 的一排铜线，名称为 Infinity Fabric，简称为 IF 总线。其频率为 FCLK (Fabric Clock)。对于 R5、R7 规格的只有一颗 CCD 的型号，其只有一根 IF 总线；而对于 R9 这种双 CCD 的

型号，则两颗 CCD 各有一根总线。Zen4、Zen5 架构的总线体质近似，极限在 2233MHz。双 CCD 的型号强制两根 IF 的频率相同。IF 的两端，即 CCD 端和 IOD 端各有一个信号收发器，由 VDDG 电压控制。在同时拉高 IF 与内存频率时，可能需要加压 VDDG 才能保持信号传输的稳定性。

信号传输部分

如前文所述，信号传输部分是 CPU PHY、主板布线以及内存条的**综合体**。这三者就像搭积木一样，积木堆得越高，信号传输就越好，能实现的超频稳定频率就越高。做个简单的类比，信号传输就像在夜晚用眼睛看远处发光的告示牌：CPU PHY 就是人眼的视力，主板布线就像空气质量，而内存条的体质就像远处告示牌的亮度。人眼视力越好，空气清新没有雾霾，告示牌亮度足够字迹清晰，人当然就能轻松读出来告示牌上的文字。尽管脱离这三者中的任何一个谈信号传输都是没有实际意义的，但是我们还是要分别讲一下这三者各自的一些特征。

CPU PHY 在英特尔平台，CPU 的 PHY 主要由 VDDQ 和 VDD2 两个电压控制。其中，12-14 代平台支持 DDR4 的主板没有 VDD2 电压，Ultra 平台没有（能调节信号的）VDDQ 电压。VDDQ 电压是 CPU 内部电压，由 CPU 内部分压而来，而 VDD2 是 CPU 外部电压，有独立的供电。因此，VDD2 电压会受到主板供电的影响。对于 DDR5 平台而言，拉高 VDD2 能显著改善信号质量，但 CPU PHY 电压并不总是能随着电压的增高而获得更好的信号质量。作为三者整体的一部分，其电压宽容度也会受到另外两者的影响。另外两者信号越好，PHY 电压宽容度也就越高，与前文所述 SA 电压类似。12-14 代 VDDQ 一般不超过 1.4V，而 VDD2 一般不超过 1.45V。Ultra 平台 VDD2 一般不超过 1.5V。

AMD 平台的 PHY 主要由 VDDIO 和 VDDP 两个电压控制。进一步地，VDDP 是由 VDDIO 分压而来。在两根内存同频时，由于内存频率较低，PHY 压力并不大，一般不需要调节 VDDIO 和 VDDP。但若是跑分频的 8000+MT 高频，则 PHY 压力会显著上升，需要拉高 VDDP 来改善信号质量。若是跑更极限的 4 根双面内存（如 128G、192G），则即使同频下 PHY 强度也会急剧衰减，在同频

时就会要求拉高 VDDP。VDDIO 一般不超过 1.5V，VDDP 一般不超过 1.15V。

主板 主板布线是沟通 CPU PHY 和内存的桥梁，影响主板信号质量的因素有很多，包括板材质量、布线方式、插槽数量等等。这里着重说一下主板插槽与信号质量的关系。

主流消费级主板目前都是双通道，每个通道都支持最多两根内存，因此市面上就有双槽和四槽主板。由于四槽主板上一个通道的布线要控制两个插槽，信号质量是相对而言不如双槽主板的。但在一些板材好的四槽主板上，信号强度也可能强于板材质量差的双槽主板，要具体实践才能判断。内存插的越多，主板的信号质量也会越差。对于 ATX 板型，双槽中左边的信号一般弱于右边，而四槽中左边两根要强于右边。对于非 ATX 板型，双槽的左边信号一般强于右边，而四槽中左边两根还是强于右边。不过值得注意的是，Ultra 平台不再是 12-14 代那样的每个插槽都是由 IMC 独立控制，而是所有插槽的上下两部分由 IMC 独立控制。因此在 Ultra 平台，不用过于在意不同插槽信号强度的问题。

内存 内存的信号强度与内存条的体质直接挂钩。不同的内存颗粒，频率上限高者信号强；同一种内存颗粒，耐温高者信号强。关于内存频率上限以及时序相关的内容会在后文进行详细讲述，这里仅作简要介绍。目前市场上的主流单面 DDR5 颗粒，频率上限是海力士 3GM（10000+MT/s）>海力士 2GA


（9000+MT/s）>海力士 2GM（7600+MT/s）。因此使用海力士 3GM，超频上限会显著高于其他两种颗粒。但同样值得注意的是主板厂商对内存的兼容性优化也会影响内存信号质量和上限。而对于同一种颗粒，例如同样的两根 24G 3GM 内存条，若第一根跑 8800 36-51（其他时序均相同）1.5V 的耐温为 45 度，而第二根的耐温为 53 度，则第二根的 PHY>第一根的 PHY。实际上，耐温高的条子频率上限也会更高一些。以上规律对 DDR4 同样有效。

理解 IMC 的瓶颈

DDR5 刚上市时，主流颗粒为海力士 2GM，搭配 12 代 Intel 处理器，在双槽上只能 7200MT/s 左右。而到了现在换用了海力士 3GM，12 代跑 8000MT/s 也是轻轻松松，这在 DDR5 刚上市时是不可想象的。要真正理解其奥妙之处，需要建立一套能理解瓶颈在哪里的方法论。


传统的观念认为内存的上限是多个组件水桶效应的结果，这种说法其实并不准确，也难以解释同样的内存在不同平台表现不一致的现象。一个更好的理解方法是“房间里搭积木”，将瓶颈分为两种，即 SA（AMD 是 SoC，这里统一称为 SA）瓶颈与 PHY 瓶颈。SA 瓶颈由你“房间”的高度决定，即你的 IMC 频率是有上限的，即使 SA 再高也无法克服耐温问题。Intel 12 代的 IMC 上限在 2133 左右、13-14 代在 2250 左右、Ultra 在 2366 左右，在这种极端情况下，SA 电压往往已经飙升到了临界值，无论如何也无法再通过加压 SA 拉高 IMC 频率了。仿佛就像在房间里搭积木不可能超过天花板。而手中的三块“积木”则是 CPU PHY、主板布线以及内存体质。这三个搭起来有多高，你的整个系统显示的内存频率就能跑多快。前文已经指出，脱离 PHY 这三者中的任何一个谈信号传输都是没有实际意义的，一个平台最终的超频结果是三者共同努力的结果，以下画几张图作演示：

图例1




图例 1：某 14 代 CPU 原先在四槽主板上只能跑 8000，换了双槽主板，内存不变的情况下，主板 PHY 得到补强，直接跑满 IMC 上限 8800

图例2




图例 2：某 14 代 CPU 原先在某双槽板上使用 Hynix 2GA 时只能稳定 8200，换用了 Hynix 3GM 后由于内存体质增强可以跑 8600

图例3



图例 3：在 IMC 频率受限的情况下，即使换用更好的内存、更好的主板，也无法突破 8266MT/s

图例4



图例 4：某根在 Z790 四槽平台只能跑 8200 的 Hynix 3GM，在 Z890 平台得益于 CPU PHY 和主板 PHY 的提升，可以跑到 9000

内存、主板、CPU PHY 无论其中哪一个接近体质极限，都会剧烈放大另外两个的体质需求。例如：在 Z790 平台，四槽跑高频时（例如 8000+MT/s），内存的电压需求以及 VDD2 需求都会显著高于双槽平台（主板瓶颈）；同样都是双槽 Z790 平台，12 代跑 8000+MT/s，内存的电压需求都会显著高于 13、14 代平台（PHY 瓶颈）。

内存部分

内存部分主要分频率、时序两个部分来讲解，其中的时序是重中之重，也是理解内存超频的核心要素。

频率 频率是信号强度的直接体现。正如前文所言，频率是 CPU PHY、主板和内存条共同实现的结果。在这种前提下，我们可以这样定义内存的频率极限：

内存的频率极限，是指在 CPU PHY 和主板布线均具备充足余量（上限高出当前频率 400MT/s 以上）的理想环境下，内存颗粒因自身物理体质耗尽，无法再通过规律放宽时序的手段来换取稳定运行的最高临界频率。

在如上的定义下，DDR4 的主流内存，海力士 CJR 的上限在 4200 左右；单面三星 5WB（俗称 B die）的上限在 4800 左右，双面 5WB 上限在 4533 左右；美光的 C9BLJ 是极限频率最高的 DDR4 内存，上限可达 5600。DDR5 的主流内存，海力士 2GM 的上限大约在 7600 左右，2GA 在 9200 左右，3GM 在 10000 左右。美光和长鑫的颗粒在 7600 左右，南亚在 7200 左右。如果不按以上定义，海力士 2GA 在 9200 以后可以进行非规律的时序放宽获得 10000+ 的频率。为了方便表述，我们仍按照当前的定义规定内存的极限频率。注意的是，同样的颗粒，体质不同也会导致上限不同，甚至出现 400+ MT/s 的差距。目前，海力士的 2GA 和 3GM 都没有特别好的 Intel 平台来测试上限，因为 790 平台没有良好的 Gear 4 支持，而 890 平台的 Gear 4 受限于总线体质也难以测试到 10000+MT/s 的频率。而 AMD 的 APU 平台可以允许海力士 2GA、3GM 运行在 10000+MT/s 的高频，但是测试结论的可靠性仍需要验证。

时序 内存时序在功能上分为三类：

第一类 主时序：

主时序包含 tCL, tRCDrd, tRCDwr, tRP, tRAS, tRC。功能上，主时序是内存的“门面”，是市场营销的重要手段。一般用户看得最多的就是主时序，对内存的理解也就停留在主时序层面，在 DDR3 时代，主时序还能较为明显地影响内存的带宽和游戏性能，但随着 bank group 技术的在 DDR4 时代的引入，DDR5 的进一步优化，主时序对内存实际性能的影响已经越来越小。

第二类 副时序：

副时序包含 tRFC, tREFI, tWR, tWTR, tRRD, tRTP, tFAW, tCWL。在副时序层面，部分数值的高低已经能较明显地影响内存的实际性能和游戏的帧数。

第三类 效能时序

效能时序包含 tRDRD, tWRWR, tWRRD, tRDWR。每种时序又能分为 sg, dg, dr, dd 四个子时序。AMD 平台对应的是 scl, sc, sd, dd 四个子时序。效能时序能较为明显地影响内存的带宽和实际性能，因为其决定了内存中数据的流转效率。效能时序其实是部分副时序的延申，在一些不提供效能时序的 BIOS

中，可以通过操控一些副时序来间接操控效能时序。例如： $t_{CCD}=t_{RDRDdg}$ ， $t_{CCDI}=t_{RDRDsg}$ ， $t_{CCDIwr}=t_{WRWRsg}$ ， $t_{WTRs}=t_{WRRDdg}$ ， $t_{WTRI}=t_{WRRDsg}$ ， $t_{RTW}=t_{RDWR}$ ，等等。

无论是 Intel 还是 AMD，内存的时序多的都让人眼花缭乱，但是在作用上可将它们归类为五档

第一档 最核心的时序： t_{CL} t_{RCDrd}

第二档 重要的时序： t_{RRDI} t_{RDRD} t_{WRWR}

第三档 不重要但是值得说明的时序： t_{RCDwr} t_{RFC} t_{REFI} t_{WR} t_{RDWR} t_{WRRD} (t_{WTR}) t_{RC}

第四档：完全可以忽略的时序： t_{RP} t_{RAS} t_{RRDs} t_{FAW} t_{RTP}

额外档：双面特有的时序： t_{RDRD} t_{WRWR} t_{RDWR} t_{WRRD} 的 dr、dd

下面进行不同档位时序的详细解释。

第一档：最核心的时序： t_{CL} t_{RCDrd}

理论上， t_{CL} 与 t_{RCDrd} 均与内存延迟强相关联，影响带宽和实际性能表现。但是随着 DDR4 时代引入 Bank Group 机制，这两者对带宽和实际性能的影响已经越来越低。不过摸索这两者的特点是内存超频时绝对不可忽略的步骤，因为这两者与内存的耐温性息息相关。

t_{CL} 与整个信号传输体系的质量呈强相关：CPU PHY 信号越好，主板布线质量越高、内存体质越强， t_{CL} 在相同的内存电压下都可以压得越低。内存电压越高， t_{CL} 也可以压得越低。对于大部分内存而言， t_{CL} 是所有内存时序中**唯一**受电压影响的，其他的所有时序都不能因电压上升而降低。举例说明：

1. 两根 24G 海力士 3GM 颗粒内存条，三颗 CPU：12900K、14900K、285K。跑相同的频率和时序：8000MT/s 34-47 (t_{CL} 34， t_{RCDrd} 47)，目标是内存 50° 耐温。

1.1 主板：Z790MPOWER。在 12900K 上达到目标需要 1.5V 电压，在 14900K 上只需要 1.43V 电压。（CPU PHY 提升）

1.2 主板：Z890UNIFYX。在 285K 上达到目标需要 1.38V 电压。若拉升到 1.5V 可运行在 32-47（CPU PHY、主板均提升）

1.3 主板：Z790 HERO（四槽），在 14900K 上达到目标需要 1.55V 电压。（主板偏弱）

2. 四根 24G 海力士 3GM 颗粒内存条，CPU：14900K。主板：

Z790MPOWER。跑相同的频率和时序：8000MT/s 34-47（tCL 34，tRCDrd 47），内存电压 1.5V。

内存条 A：耐温 65°，内存条 B：70°，内存条 C：72° 内存条 D：75°（内存体质差异）

选出内存体质最好的 C 与 D，进行（1.1）中的测试，发现只需要 1.4V 电压。（内存提升）

tRCDrd 与整个信号传输体系的质量呈弱相关（不是不相关），与 tCL 不同，其不能随着内存电压的升高而降低。tRCDrd 越低，内存的耐温越低。注意：tRCDrd 的耐温与 tCL 的耐温相互独立，实际耐温取决于更低的一方。举例说明：

一根 24G 海力士 3GM 颗粒内存条，CPU：14900K。主板：Z790MPOWER。跑相同的频率：8266MT/s，其余时序不变，电压 1.5V：

时序 34-47，耐温 50°；

时序 34-49，耐温 65°（tRCD 耐温上调）

时序 34-51，耐温 65°（出现 tCL 耐温瓶颈）

时序 34-45，不能开机（出现 tRCD 耐温瓶颈）

时序 32-47，耐温 30°（出现 tCL 耐温瓶颈）

时序 36-49，70° 不报错（tCL tRCD 无瓶颈），电压降到 1.4V，55° 报错（tCL 瓶颈）

tCL 与 tRCDrd 的缩放规律

在整个信号传输体系的容纳范围内，tCL 与 tRCDrd 随频率呈规律的线性缩放。当 tRCDrd 不为瓶颈时，在相同的内存电压下，若 $tCL \times 2000 / \text{内存频率}$ （即 tCL 延迟，方便计算可直接 tCL/内存频率）的值相同，则耐温近似。

举例：在 Z890UNIFYX 上，CPU 和主板都支持到 9000MT/s Gear 2。在 1.5V 电压下，其他时序均相同时，8000C32 和 8800C36 哪个耐温更高？

解答： $32/8000=0.004$ ， $36/8800=0.00409$ ， $0.00409>0.004$ ，因此 8800C36 耐温更高。

若整个信号传输体系到达极限，则以上规律不再适用。如在 Z790 双槽平台跑 9000 Gear 2，对主板和 CPU 而言已到达体质极限，即使 9000C38 近似于 8000C34，实际运行时稳定的电压也会远高于 8000C34。对于极限频率在 7600 左右的海力士 2GM 而言，即使可以运行在 7000C32，也不可能运行 7800C36。这就是前文所述的超过内存极限频率不再规律缩放。海力士 3GM 在合理的电压和散热下（1.6V 以内+风扇），790/890 双槽平台 tCL 延迟一般可以做到 8.2ns（8800C36）左右，2GA 可以做到 8ns（8600C34）左右。长鑫可以做到 9.7ns（7200C36）左右，仅供参考。

对于海力士 3GM，其 tRCDrd 的线性缩放可参考如下（部分）：

tRCDrd	频率				
41	7000	7067	7133	7200	7267
43	7333	7400	7467	7533	7600
45	7667	7733	7800	7867	7933
47	8000	8067	8133	8200	8267
49	8333	8400	8467	8533	8600
51	8667	8733	8800	8867	8933
53	9000	9067	9133	9200	9267

在这个表中，越接近右侧，越可能出现 tRCDrd 的瓶颈。例如，部分内存条跑

8600 36-49 或者 8266 34-47 时会出现耐温偏低的情况。不同的条子体质有别，频率可能会左移（更好）或者右移（更差），比如变成这样（右移）：

tRCDrd	频率				
49	8267	8333	8400	8466	8533

在这种情况下，8266 需要运行在 49、8600 需要运行在 51 才能维持良好的耐温。但是需要注意，tRCDrd 的高低不像 tCL 那样反映内存体质，因此也不影响整体信号传输的质量。

此外，不同内存之间的 tCL 与 tRCDrd 没有互相比较的意义。不能认为 A 颗粒的 tCL 和 tRCDrd 比 B 颗粒的更低/更高，所以 A 颗粒比 B 颗粒更强/更弱。只有相同颗粒的内存之间才有比较的意义。

综合以上内容，我们可以将内存频率的提升理解为一种 tCL 与 tRCDrd “左脚踩右脚”的过程。即当内存出现耐温不够，同时能排除整个信号传输过程质量不够的条件下，交替增加 tCL 与 tRCD，摸索出耐温瓶颈。同时，由于成熟的 bank group 技术，也不用过于焦虑主时序的上升会影响整体性能。

第二档：重要的时序：tRRDl tRDRD tWRR

tRRDl、tRDRD、tWTRl 与 tRCDrd 类似，也有随频率一起的较为规律的缩放，但是范围会明显比 tRCDrd 宽，下面逐一讲解：

tRRDl：一般为颗粒密度的整数倍，例如对海力士而言 2GA 颗粒为 4，6，8 等，3GM 颗粒为 6（不能真实实现，仅理论）9，12 等。海力士 3GM 的缩放规律如下：

频率	tRRDl
4800-6400	6（实际最低为 8）
6600-8200	9
8400-10000	12
10200-11800	15

越接近右侧的极限频率，tRRDl 越影响耐温，且耐温不随电压缩放，容易成为

瓶颈，因此接近右侧极限时，建议直接跳到下一档（例如 8000 开始就给 12）。对带宽影响不大。

部分美光颗粒、南亚颗粒、长鑫颗粒没有 tRRDl 的缩放，在体质极限内可以全部跑 4。目前来看随频率缩放的 tRRDl 似乎是海力士独有。

tRDRD：单面内存的 tRDRD 包括 tRDRDsg 与 tRDRDdg。AMD 平台名字分别对应 tRDRDsc1 与 tRDRDsc，DDR5 平台，对应关系如下：

$tRDRDsg=tRDRDsc1+8。$

tRDRD 与内存效能直接挂钩，完全取决于内存特性。tRDRDsg 越低，实际内存效能越高。海力士 3GM 的缩放关系如下：

频率	tRDRDsg（Intel）	tRDRDsc1（AMD）
4800-5800	10	2
6000-7000	12	4
7200-8200	14	6
8400-9400	16	8
9600-10600	18	10
10800-11800	20	12

越接近右侧的极限频率，tRDRDsg 越影响耐温，且耐温不随电压缩放，容易成为瓶颈，因此接近右侧极限时，建议直接跳到下一档（例如 8200 开始就给 16）。

DDR4 时代的最强颗粒美光 C9BLJ 也符合规律，参考如下：

频率	tRDRDsg
6600-7600	8
5500-6500	7
4400-5400	6
3300-4300	5
2200-3200	4
1100-2100	3

0-1000	2
--------	---

Intel 平台 tRDRDdg 恒为 8，AMD 平台 tRDRDsc 恒为 1，没有调整余地。

tWRWR: 单面内存的 tWRWR 包括 tWRWRsg 与 tWRWRdg。AMD 平台名字分别对应 tWRWRscl 与 tWRWRsc。tWRWR 与内存效能直接挂钩，与 tRDRD 不同，tWRWR 取决于 IMC 特性和内存特性。

DDR5 平台的海力士颗粒、南亚颗粒、长鑫颗粒，tWRWRsg 不随频率缩放，其能效最佳值完全取决于 IMC 特征。12-14 代平台 IMC 的 tWRWRsg 能效最佳值为 12-16，一般给 16，给 12 也不会影响效能，高于 16 会出现显著带宽下降。Ultra 平台 IMC 是多通道的，其与服务器端的 tWRWRsg 能效最佳值相同，为 22-28，一般给 28，给 22 也不会影响效能。部分主板最佳值为 56，高于能效最佳值会出现显著带宽下降。AMD 目前由于还是严格意义上的双通道 IMC，tWRWRscl 能效最佳值为 4-8（即 tWRWRsg-8），一般给 8，给 4 也不影响效能，高于 8 会出现理论上的带宽下降，但受限于 FCLK 瓶颈很难判断出来。

DDR5 平台的美光颗粒和部分三星颗粒 tWRWRsg 会随频率线性缩放，频率越高，tWRWRsg 越高。以美光某 2G 颗粒为例，其在 12-14 代平台上的缩放规律如下：

Frequency	6400	6600	6800	7000	7200	7400	7600
tWRWRsg	24	25	26	27	27	28	29

即 tWRWRsg 延迟（ $tWRWRsg \times 2000 / \text{频率}$ ）不能低于 7.5ns。假设该颗粒能跑 8200MT/s 的频率，则 tWRWRsg 最低为 $8200 \times 7.5 / 2000 = 30.75$ ，向上取整为 31。在 Z890 平台上，tWRWRsg 会更高，也同样会随频率线性缩放。可不断尝试能开机的最低时序，进而判断其要求的 tWRWRsg 延迟，并推广到所有频率。由于 tWRWRsg 数值较高，因此同频率下的内存带宽显著低于海力士等这类不随频率缩放 tWRWRsg 的颗粒。

Intel 平台 tRDRDdg 恒为 8，AMD 平台 tRDRDsc 恒为 1，没有调整余地。

第三档：不重要但是值得说明的时序：tRCDwr tRFC tREFI tWR tRDWR tWRRD (tWTR) tRC

tRCDwr: tRCDwr 在不同的颗粒中都可以给的比 tRCDrd 低的多。在海力士颗粒中可以给到 8 甚至更低。压低 tRCDwr 可以提升带宽，且对耐温没有显著影响。

tRFC: tRFC 分为 tRFC1/2/4/sb 等不同的子时序，不同的平台会对不同的子时序生效。DDR4 平台生效 tRFC1，Intel DDR5 平台生效 tRFC2 和 tRFCpb，AMD 平台比较复杂，在 AGESA 1.3 之前，AMD 常规 CPU（如 7700X、9800X3D）生效 tRFC1，APU 架构（如 8700G、8500G）生效 tRFC2。在 AGESA 1.3 之后，AMD 引入了三种模式：Normal 模式生效 tRFC1，FGR 模式生效 tRFC2，Mixed 模式生效 tRFC2 与 tRFCsb。实际超频时推荐选择 Mixed。所有的 tRFC 都随频率线性增长，因为内存颗粒的不同 tRFC 都各自有一个固定的延迟标准。计算公式为： $tRFC \text{ 延迟} = tRFC * 2000 / \text{频率}$ 。一些常见的内存颗粒延迟如下：tRFC1：美光 DDR4 C9BLJ 280ns，海力士 CJR 260ns；tRFC1/2：海力士 DDR5 2GA 120ns，3GM 160ns。注意有些颗粒的 tRFC1 与 2 可能不相同，例如南亚 DDR5 的 tRFC2 可低至 100ns，而 tRFC1 高至 280ns。只要能知道颗粒的 tRFC 特性，便可知道所有频率下适合的 tRFC。例如海力士 3GM 在 intel 平台跑 8800MT/s 时， $tRFC2 = 8800 * 160 / 2000 = 704$ 。美光 C9BLJ 跑 5000MT/s 时， $tRFC = 280 * 5000 / 2000 = 700$ 。注意以上的 tRFC 延迟只是参考，随着颗粒体质的差异，实际 tRFC 可以略低于或者略高于标准延迟。

tREFI: tREFI 与实际生效的 tRFC 协同生效，tREFI 与 tRFC 的比值越大，数据被刷新的时间占比越低。DDR4 时代，Intel 平台的 tREFI 上限为 65535，AMD 平台不允许调节，实际在 16000 左右。DDR5 时代，Intel 平台上限在 262143，AMD 平台在 65535。tREFI 越高，内存耐温越低。tREFI/tRFC 越高，带宽越高，延迟越低，一般要求 $tREFI/tRFC > 100$ ，高于 100 则提升性能幅度会显著下降。由于 AMD 平台 tREFI 显著受限，因此在 AMD 平台选择低 tRFC 延迟的颗粒会有更好的性能。DDR5 平台 intel 的 tREFI 上限极高，因此不用过于担心高 tRFC 问题。在耐温允许的情况下尽量保证 tREFI/tRFC 高于 100，则带宽和性能基本不会受 tRFC 的影响。

tWRRD (tWTR): 这两个其实是同一个时序，Intel 平台由 tWRRD 控制

tWTR，不需要手动填 tWTR；AMD 平台直接控制 tWTR，tWRRD 可以直接给到 1。最终实际的 tWTR 在两个平台的意义相同。tWRRDsg 对应 tWTRl，tWRRDdg 对应 tWTRs。在 Intel 平台，对大部分颗粒而言 tWRRD 与 tCL 相关，有一个算法上的最低值（注意不是体质上的）。海力士 2G 颗粒的值如下：

tCL	tWRRDsg	tWRRDdg	(对应的) tWTRs	(对应的) tWTRl
32	58	42	2	18
34	60	44		
36	62	46		

海力士 3G 颗粒的值如下：

tCL	tWRRDsg	tWRRDdg	(对应的) tWTRs	(对应的) tWTRl
32	58	40	2	20
34	60	42		
36	62	44		

也就是说，海力士 2G 颗粒与 3G 颗粒的 tWTR 最低值为 2/18 和 2/20，但是在 AMD 平台，tWTR 直接生效，tWTRl 可以在体质允许下压的更低，以某海力士 3GM 为例：

频率	tWTRl
? -7200	14
7400-8600	16
8800-9400	18
9600-10000	20
10200	22
10400	24

由此可见，如果该内存在 Intel Z890 跑 10000+ 的 G4 高频，tWRRD 则不能维持在算法的极限值，需要进行适当放宽。不同体质的内存 tWTR 缩放也会有区别，但整体对带宽影响不会非常大。

tWR: DDR4 平台最低 10。DDR5 平台，AMD 平台强制最低 48，Intel 平台由 tWRPRE 等副时序控制，华硕主板可以直接给最终实际值，部分主板（如微星）只能给到最低 48 的实际值，可以通过手动降低 tWRPRE 来获得更低的 tWR。压低 tWR 可以提升带宽，且对耐温没有显著影响。

tRDWR: 随频率缩放。在 Intel 12-14 代平台，DDR4 在 10 左右。DDR5 在 20 左右，在低频下可以压到 18，Ultra 200 平台为奇数（即 19、21、23）。在 AMD 平台，海力士的 tRDWR 可压到 15。tRDWR 缩放幅度很宽，压低 tRDWR 可以小幅度提升带宽，且对耐温没有显著影响。

tRC: Intel 平台强制为 tRP+tRAS 不允许更改。AMD 平台可压低与 tRAS 一致，对双面平台，压低 tRC 可显著提升带宽，对耐温没有显著影响。

第四档：完全可以忽略的时序：tRP tRAS tRRDs tFAW tRTP

tRP: 直接等于或略低于 tRCDrd，对效能和耐温无显著影响。

tRAS: 直接等于或高于 tRCDrd，对效能和耐温无显著影响。压低 tRAS 可提升 Ultra 平台内存测试时的速度（四通道内存控制器特性）。

tRRDs tFAW: tRRDs=4 tFAW=16，尚未见有 D4/D5 内存不能跑 4/16 的例子。

tRTP: Intel 平台 D4 极限值为 6，D5 为 12，尚未见有 D4/D5 内存不能跑极限值的例子。AMD 平台的同步/异步模式 tRTP 极限值不同。对于海力士颗粒可以直接给 12，对效能和耐温无显著影响。

额外档：双面特有的时序：tRDRD tWRWR tRDWR tWRRD 的 dr、dd

所有的双面参都与 CPU PHY 与主板优化有关，与内存颗粒体质关系不大。注意：在 4 槽主板上，插满 4 根单面内存与插双面内存是等价的，也适用于下面的规则。Intel 平台 tRDRD tWRWR tWRRD 的 dr dd，D4 从 8 开始，D5 从 16 开始，越低越好。tRDWR dr dd 与 sg 和 dg 同步即可。dr dd 越低，实际带宽相较于单面则越高。AMD 平台的双面参只有 tRDRD 与 tWRWR 的 sd 和 dd。可以从 8 开始，越低越好。同步下 6400 可以压到 6，异步下高频往往是 8，越低越好。双面内存由于数据频繁在两个 rank 颗粒中交换，效率会比单面更高，因

此游戏中会有更稳定的帧数表现，且带宽显著更高。

Powered by M.C.L