

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра Вычислительной техники

Отчет по практическим работам

по дисциплине «Теория автоматов»

Выполнил студент группы ИВБО-02-19

Проверил ассистент

К. Ю. Денисов

А. С. Боронников

Содержание

I	11pa	практическая работа лет.			
	Умн	южитель 4-разрядных чисел без знака	4		
	1.1	Общее строение автомата	4		
	1.2	Алгоритм работы автомата	2		
	1.3	Реализация Операционного автомата	4		
	1.4	Реализация управляющего автомата	(
	1.5	Тестирование работы автомата	-		
	1.6	Вывод	8		
2	Пра	актическая работа №2.			
	Умн	южитель 4-разрядных чисел в дополнительном коде	9		
	2.1	Общее строение автомата	9		
	2.2	Алгоритм работы автомата	9		
	2.3	Реализация Операционного автомата	1(
	2.4	Реализация управляющего автомата	1		
	2.5	Тестирование работы автомата	12		
	2.6	Вывод	14		
3	Пра	актическая работа №3.			
	Дел	итель 4-разрядных чисел без знака	15		
	3.1	Общее строение автомата	15		
	3.2	Алгоритм работы автомата	15		
	3.3	Реализация Операционного автомата	16		
	3.4	Реализация управляющего автомата	17		
	3.5	Тестирование работы автомата	18		
	3.6	Вывод	19		
4	Пра	ктическая работа №4.			
	Дел	итель 4-разрядных чисел в дополнительном коде	2(
	4.1	Общее строение автомата	20		
	4.2	Алгоритм работы автомата	20		

	4.3	Реализация Операционного автомата	21
	4.4	Реализация управляющего автомата	23
	4.5	Тестирование работы автомата	23
	4.6	Вывод	25
5	Пра	ктическая работа №5.	
	Сло	жение чисел с плавающей точкой	26
	5.1	Общее строение автомата	26
	5.2	Алгоритм работы автомата	27
	5.3	Реализация Операционного автомата	27
	5.4	Реализация управляющего автомата	29
	5.5	Вывод	30
ПІ	РИЛО	ОЖЕНИЕ А	31

Практическая работа №1. Умножитель 4-разрядных чисел без знака

1.1 Общее строение автомата

В ходе данной практической работы был реализован автомат, выполняющий умножение 4-разрядных чисел без знака. Управляющий автомат был построен по схеме с адресным ПЗУ в последовательном варианте. Рассмотрим строение управляющего автомата. См рисунок 1.




Рис. 1: УА с адресным ПЗУ; последовательный вариант

В конкретной реализации роль мультиплексора выполняет логический элемент ИЛИ, на входы которого подаются сигналы CT0 — признак нуля в счетчике и осведомительный сигнал (признак) H — указывающий на присутствие логического ветвления в текущем месте алгоритма.

1.2 Алгоритм работы автомата

Опишем алгоритм работы автомата с помощью блок схемы. Используем сумматор для сложения текущего значение СЧП и множимого, счетчик для подсчета обработанных разрядов и регистры для хранения и использования разрядов рассматриваемых чисел. Обозначим микрокоманды от m_0 до m_4 . См. рисунок 2.




Рис. 2: Алгоритм умножения двух 4-разрядных чисел

В алгоритме присутствует условие, это означает, что при реализации операционного автомата текущие значение счетчика необходимо проверять при переходе $m_0 \to m_1$ и $m_3 \to m_1$.

После построения алгоритма работы автомата следует перейти к реализации операционной части.

1.3 Реализация Операционного автомата

Построим операционный автомат, выполняющий умножение двух 4-разрядных чисел посредством использования четырех регистров, в том числе двух сдвиговых. Приведем названия и назначения каждого из регистров. См. таблицу 1.

Укажем необходимые признаки, которые впоследствии будут вырабатываться управляющим автоматом. См. таблицу 2. Соединим все элементы в соответствии с алгоритмом задачи. См. рисунок 3.

Идентификатор	Назначение		
RG_A	Хранит разряды множимого		
RG_B	Сдивговый регистр. Хранит разряды мно-		
	жителя		
RG_R	Сдвиговый регистр. Хранит разряды СЧП,		
	служит для хранения старших разрядов ре-		
	зультата		
RG_D	Сдвиговый регистр. Хранит младшие раз-		
	ряды результата		

Таблица 1: Регистры операционного автомата

Признак	Назначение		
Н	Указывает на условность-безусловность		
	перехода		
$EMIT_R_0$	Сигнализирует об окончании операции		
	умножения		
$LOAD_R$	Загрузка в регистр RG_R		
RST	Асинхронный сброс всех элементов		
$COUNT_CT$	Загрузка счетчика. Декремент, если		
	$DECR_CT == 1$		
$DECR_CT$	Декремент счетчика		
LOAD_AB	Загрузка в регистры RG_A и RG_B		
SHIFT_RB	Сдвиг в регистрах RG_R и RG_B		

Таблица 2: Осведомительные сигналы (признаки)

1.4 Реализация управляющего автомата

Приступим к построению управляющего автомата, определяющего последовательность выполнения микрокоманд для умножения двух 4-разрядных чисел.

Определим разрядность адресного ПЗУ и ПЗУ микрокоманд. Адрес должен иметь 4 разряда, где ведущим разряд — текущее значение параметра *СТО*. Микрокоманда представлена в виде 8 бит — 8 признаков, расположенных в следующем порядке: H, EMIT_RO, LOAD_R, RST, CONT_CT, DECR_CT, LOAD_AB, SHIFT_RB. Адрес текущей команды будет храниться в 4-разрядном регистре.

Заполним память в соответствии в алгоритмом, подключим ПЗУ и




Рис. 3: Схема операционного автомата

регистр последовательным способом. См рисунок 4.




Рис. 4: Схема операционного автомата

1.5 Тестирование работы автомата

После реализации операционного и управляющего автомата следует приступить к объединению данных устройств, тестированию их совместной работы. Подключим признаки к входам соответствующих логических элементов и цифровых устройств с помощью туннелей. До-

бавим блок ввода исходных данных, используя контакты, блок вывода —регистр результата и индикатор завершения операции умножения.

Проведем проверку корректности выходных результатов построенного цифрового устройства. Перемножим два наибольших 4-разрядных двоичных числа 1111_2*1111_2 ожидая получить двоичное число 11100001_2 . Укажем входные данные, будем подавать тактовые сигналы до тех пор, пока индикатор не сообщит нам о завершении операции, сравним практические результаты с ожидаемыми. См рисунок 5. Умножение выполнено корректно. Ожидаемые и полученные результаты совпадают.




Рис. 5: Схема операционного автомата

1.6 Вывод

В ходе данной практической работы было рассмотрено строение и работа управляющего автомата с адресным ПЗУ. Использовав полученные знания на практике, на основе данного управляющего автомата построено вычислительное устройство (операционный и управляющий автомат), реализующее операцию умножения двух 4-разрядных чисел без знака. Работа данного устройства испытана, проверена корректность полученных результатов.

2 Практическая работа №2. Умножитель 4-разрядных чисел в дополнительном коде

2.1 Общее строение автомата

В ходе данной практической работы был реализован автомат, выполняющий умножение 4-разрядных чисел в дополнительном коде. Управляющий автомат был построен по схеме с двумя адресами в памяти в последовательном варианте. Рассмотрим строение управляющего автомата. См рисунок 6.




Рис. 6: УА с двумя адресами в памяти; последовательный вариант

В конкретной реализации на адресный вход мультиплексора подается сигнал CT0 — признак нуля в счетчике. Основываясь на значении данного сигнала выбирается один из двух альтернативных адресов последующих состояний автомата.

2.2 Алгоритм работы автомата

Опишем алгоритм работы автомата с помощью блок схемы. Используем сумматор для сложения текущего значение СЧП и множимого, счетчик для подсчета обработанных разрядов и регистры для хранения и использования разрядов рассматриваемых чисел. Обозначим микрокоманды от m_0 до m_4 . См. рисунок 7.




Рис. 7: Алгоритм умножения двух 4-разрядных чисел

В алгоритме присутствует условие, это означает, что при реализации операционного автомата текущие значение счетчика необходимо проверять при переходе $m_0 \to m_1$ и $m_3 \to m_1$.

После построения алгоритма работы автомата следует перейти к реализации операционной части.

2.3 Реализация Операционного автомата

Построим операционный автомат, выполняющий умножение двух 4-разрядных чисел посредством использования четырех регистров, в том числе двух сдвиговых. Приведем названия и назначения каждого из регистров. См. таблицу 3.

Укажем необходимые признаки, которые впоследствии будут вырабатываться управляющим автоматом. См. таблицу 4.

При умножении по данному алгоритму следует обратить внимание на необходимость использования модифицированного дополнительно-

Идентификатор	Назначение		
RG_A	Хранит разряды множимого		
RG_B	Сдивговый регистр. Хранит разряды мно-		
	жителя		
RG_R	Сдвиговый регистр. Хранит разряды СЧП,		
	служит для хранения старших разрядов ре-		
	зультата		

Таблица 3: Регистры операционного автомата

Признак	Назначение		
$EMIT_R_0$	Сигнализирует об окончании операции		
	умножения		
LOAD_R	Загрузка в регистр RG_R		
RST	Асинхронный сброс всех элементов		
$COUNT_CT$	Загрузка счетчика. Декремент, если		
	$DECR_CT == 1$		
$DECR_CT$	Декремент счетчика		
LOAD_AB	Загрузка в регистры RG_A и RG_B		
SHIFT_RB	Сдвиг в регистрах RG_R и RG_B		

Таблица 4: Осведомительные сигналы (признаки)

го кода для множимого, поскольку при получении частичных произведений возможно временное переполнение разрядной сетки. Использование модифицированного дополнительного кода позволяет его зафиксировать без потери знака. Это переполнение устраняется последующим сдвигом частичного произведения вправо.

Соединим все элементы в соответствии с алгоритмом задачи. См. рисунок 8.

2.4 Реализация управляющего автомата

Приступим к построению управляющего автомата, определяющего последовательность выполнения микрокоманд для умножения двух 4-разрядных чисел в дополнительном коде.

Определим разрядность ПЗУ, в котором будут содержаться альтернативные адреса переходов. Микроинструкция представлена в виде 13




Рис. 8: Схема операционного автомата

разрядов, где 6 разрядов занимают два альтернативных адреса переходов, а оставшиеся 7 — признаки, расположенные в следующем порядке: RST, SHIFT_RB, LOAD_AB, LOAD_R, DECR_CT, CONT_CT, EMIT_R0. Адрес текущей команды будет храниться в 3-разрядном регистре.

Альтернативные адреса будут подаваться на вход мультиплексора, управляемого сигналом CT0, затем, выбранный адрес будет загружен в регистр текущего состояния, выход которого подключен к постоянному запоминающему устройству.

Заполним память в соответствии в алгоритмом, подключим ПЗУ и регистр последовательным способом. См рисунок 9.

2.5 Тестирование работы автомата

После реализации операционного и управляющего автомата следует приступить к объединению данных устройств, тестированию их совместной работы. Подключим признаки к входам соответствующих логических элементов и цифровых устройств с помощью туннелей. Добавим блок ввода исходных данных, используя контакты, блок вывода —регистр результата и индикатор завершения операции умножения.

Проведем проверку корректности выходных результатов построен-




Рис. 9: Схема операционного автомата

ного цифрового устройства. Перемножим два 4-разрядных двоичных числа $1111_{\text{доп}_2}*1111_{\text{доп}_2}$, которые в данном случае интерпретируются как дополнительный код отрицательного десятичного числа -1_{10} ожидая получить результат $-1_{10}=00000001_{\text{доп}_2}$. Укажем входные данные, будем подавать тактовые сигналы до тех пор, пока индикатор не сообщит нам о завершении операции, сравним практические результаты с ожидаемыми. См рисунок 10. Умножение выполнено корректно. Ожидаемые и полученные результаты совпадают.




Рис. 10: Схема операционного автомата

Теперь перемножим положительное число $7_{10} = 0111_{\text{доп}_2}$ и отрицательное число $-2_{10} = 1110_{\text{доп}_2}$, ожидая получить результат $-14_{10} = 11110010_{\text{доп}_2}$. Введем исходные данные и сравним результаты вычислений. См. рисунок 11. Как видно на рисунке, вычисления привели к верному ответу. С помощью данного автомата можно перемножать числа в диапазоне (-7,7).




Рис. 11: Схема операционного автомата

2.6 Вывод

В ходе данной практической работы было рассмотрено строение и работа последовательного варианта управляющего автомата с двумя адресами в памяти. Использовав полученные знания на практике, на основе данного управляющего автомата построено вычислительное устройство (операционный и управляющий автомат), реализующее операцию умножения двух 4-разрядных чисел в дополнительном коде. Работа данного устройства испытана, проверена корректность полученных результатов.

3 Практическая работа №3. Делитель 4-разрядных чисел без знака

3.1 Общее строение автомата

В ходе данной практической работы был реализован автомат, выполняющий деление 4-разрядных чисел без знака (алгоритм без восстановления остатка). Управляющий автомат был построен по схеме с одним адресом в памяти в последовательном варианте. Рассмотрим строение управляющего автомата. См рисунок 12.




Рис. 12: УА с одним адресом в памяти; последовательный вариант

В конкретной реализации на информационные входы мультиплексора подаются сигналы e – сигнал с ПЗУ, B_IS_NULL – признак нулевого делителя, CT_IS_NULL – признак окончания счета, b_high – значение старшего бита частичного остатка на текущей итерации, а на адресный вход подается двухбитовый сигнал H.

3.2 Алгоритм работы автомата

Опишем алгоритм работы автомата с помощью блок схемы. Используем сумматор для нахождения текущего значение частичного остатка (ЧО), счетчик для подсчета обработанных разрядов и регистры для хра-

нения и использования разрядов делителя и делимого. Обозначим микрокоманды от m_0 до m_4 . См. рисунок 20 в Приложении A.

После построения алгоритма работы автомата следует перейти к реализации операционной части.

3.3 Реализация Операционного автомата

Построим операционный автомат, выполняющий деление двух 4-разрядных чисел посредством использования четырех регистров, в том числе трех сдвиговых. Приведем названия и назначения каждого из регистров. См. таблицу 5.

Идентификатор	Назначение		
RG A	Сдвиговый регистр. Хранит разряды дели-		
110_11	мого		
RG_B	Хранит разряды делителя		
RG REM	Сдвиговый регистр. Хранит разряды ча-		
	стичного остатка		
RG RES	Сдвиговый регистр. Хранит разряды ре-		
	зультата		

Таблица 5: Регистры операционного автомата

Укажем необходимые признаки, которые впоследствии будут вырабатываться управляющим автоматом. См. таблицу 6. С целью реализации левого сдвига в сдвиговых регистрах разряды делимого и текущего значения частичного остатка загружаются в регистры в обратном порядке. Это позволяет отказаться от универсального сдвигового регистра, так как реализации данного алгоритма необходим только левый сдвиг, и как следствие, упрощает схему.

Для исключения возникновения ошибки при левом сдвиге разрядов частичного остатка в случае, когда два его старших разряда различны, использованы 6-разрядные регистры. См. сноску 1.

Соединим все элементы в соответствии с алгоритмом задачи. См.

Признак	Назначение			
S	Хранит адрес следующей операции			
Н	Адресный вход мультиплексора			
R0	Сигнализирует об окончании операции де-			
	ления			
ERROR	Сигнализирует об ошибке ввода – дели-			
	тель равен нулю			
L_RG_A	Загрузка в регистр RG_A			
L_RG_B	Загрузка в регистр RG_B			
L_RG_REM	Загрузка в регистр RG_REM			
CLR	Асинхронный сброс всех элементов			
COUNT CT	Счет. Декремент счетчика, если $L_CT ==$			
	1			
L_CT	Загрузка счетчика			
SHIFT	Левый сдвиг в регистрах			
	RG_A и RG_RES			

Таблица 6: Осведомительные сигналы (признаки)

рисунок 21 в приложении Приложении А.

$$-|B| \neq 10X...X$$

 $-|B| = 110X...X$ (1)

3.4 Реализация управляющего автомата

Приступим к построению управляющего автомата, определяющего последовательность выполнения микрокоманд для деления двух 4-разрядных чисел без знака.

Определим разрядность ПЗУ, участвующего в построении УА по схеме с одним адресом в памяти. Адрес должен иметь 4 разряда, где 3 старших разряда — текущее значение параметра S, а младший разряд — значение q, генерируемое мультиплексором. Микрокоманда представлена в виде 15 бит — 12 признаков, расположенных в следующем порядке: S, H, R0, ERROR, CLR, L_CT , $COUNT_CT$, SHIFT, L_RG_REM , L_RG_B , L_RG_A , e. Адрес текущей команды будет храниться в 4-разрядном регистре.

Заполним память в соответствии в алгоритмом, подключим ПЗУ и регистр последовательным способом. См рисунок 13.




Рис. 13: Схема операционного автомата

3.5 Тестирование работы автомата

После реализации операционного и управляющего автомата следует приступить к объединению данных устройств, тестированию их совместной работы. Подключим признаки к входам соответствующих логических элементов и цифровых устройств с помощью туннелей. Добавим блок ввода исходных данных, используя контакты, блок вывода —регистр результата операции деления и регистр остатка, индикатор завершения операции деления.

Проведем проверку корректности выходных результатов построенного цифрового устройства. Разделим два наибольших 4-разрядных двоичных числа $1111_2 \div 1111_2$ ожидая получить частное 1_2 и остаток 0_2 . Укажем входные данные, будем подавать тактовые сигналы до тех пор, пока индикатор не сообщит нам о завершении операции, сравним практические результаты с ожидаемыми. См рисунок 14. Умножение выполнено корректно. Ожидаемые и полученные результаты совпадают.




Рис. 14: Проверка работы автомата

Протестируем работу автомата на входных данных, которые гипотетически могут привести к ошибке — поделим число 101_2 на число 1111_2 . Ошибка состоит в том, что в случае использования регистров недостаточной разрядности, левый сдвиг при вычислении очередного остатка произойдет некорректно, что приведет к неверному результату. Введем данные, пронаблюдаем за работой автомата. См рисунок 15. Операция выполнена верно. Использование регистров большей разрядности исключило возможность ошибки.




Рис. 15: Вторая проверка работы автомата

3.6 Вывод

В ходе данной практической работы было рассмотрено строение и работа управляющего автомата, построенного по схеме с одним адресом в памяти. Использовав полученные знания на практике, на основе данного управляющего автомата построено вычислительное устройство (операционный и управляющий автомат), реализующее операцию деления двух 4-разрядных чисел без знака.

Работа данного устройства испытана, проверена корректность полученных результатов при работе со всеми категориями входных данных.

4 Практическая работа №4. Делитель 4-разрядных чисел в дополнительном коде

4.1 Общее строение автомата

В ходе данной практической работы был реализован автомат, выполняющий деление 4-разрядных чисел в дополнительном коде (алгоритм без восстановления остатка). Управляющий автомат был построен по схеме с сокращенным тактом. Рассмотрим строение управляющего автомата. См рисунок 16.




Рис. 16: УА с сокращенным тактом

В конкретной реализации на информационные входы мультиплексора подаются сигналы e – сигнал с ПЗУ, B_IS_NULL – признак нулевого делителя, CT_IS_NULL – признак окончания счета, b_high – значение старшего бита частичного остатка на текущей итерации, а на адресный вход подается двухбитовый сигнал H.

4.2 Алгоритм работы автомата

Опишем алгоритм работы автомата с помощью блок схемы. Используем сумматор для нахождения текущего значение частичного остатка (ЧО), счетчик для подсчета обработанных разрядов и регистры для хра-

нения и использования разрядов делителя и делимого. Обозначим микрокоманды от m_0 до m_4 . См. рисунок 22 в Приложении A.

После построения алгоритма работы автомата следует перейти к реализации операционной части.

4.3 Реализация Операционного автомата

Построим операционный автомат, выполняющий деление двух 4-разрядных чисел в дополнительном коде посредством использования четырех регистров, в том числе трех сдвиговых. Приведем названия и назначения каждого из регистров. См. таблицу 7.

Идентификатор	Назначение		
RG A	Сдвиговый регистр. Хранит разряды дели-		
	МОГО		
RG_B	Хранит разряды делителя		
RG REM	Сдвиговый регистр. Хранит разряды ча-		
	стичного остатка		
RG RES	Сдвиговый регистр. Хранит разряды ре-		
	зультата		

Таблица 7: Регистры операционного автомата

Укажем необходимые признаки, которые впоследствии будут вырабатываться управляющим автоматом. См. таблицу 8. С целью реализации левого сдвига в сдвиговых регистрах разряды делимого и текущего значения частичного остатка загружаются в регистры в обратном порядке. Это позволяет отказаться от универсального сдвигового регистра, так как реализации данного алгоритма необходим только левый сдвиг, и как следствие, упрощает схему.

Для исключения возникновения ошибки при левом сдвиге разрядов частичного остатка в случае, когда два его старших разряда различны, использованы 6-разрядные регистры. См. сноску 2.

$$-|B| \neq 10X...X$$

 $-|B| = 110X...X$ (2)

Признак	Назначение			
S	Хранит адрес следующей операции			
Н	Адресный вход мультиплексора			
R0	Сигнализирует об окончании операции де-			
110	ления			
ERROR	Сигнализирует об ошибке ввода – дели-			
	тель равен нулю			
L_RG_A	Загрузка в регистр RG_A			
L_RG_B	Загрузка в регистр RG_B			
L_RG_REM	Загрузка в регистр RG_REM			
CLR	Асинхронный сброс всех элементов			
COUNT CT	Счет. Декремент счетчика, если $L_CT ==$			
	1			
L_CT	Загрузка счетчика			
SHIFT	Левый сдвиг в регистрах			
	RG_A и RG_RES			

Таблица 8: Осведомительные сигналы (признаки)

Стоит отметить, что для формирования правильного выходного результата необходимо выполнить коррекцию значений частного и остатка в зависимости от знаков операндов. Для каждой комбинации знаков делимого и делителя реализована отдельная операция коррекции. См таблицу 9.

Соединим все элементы в соответствии с алгоритмом задачи. См. рисунки 23 и 24 в приложении Приложении A.

Комбинация	Коррекция		
$A \geqslant 0, B > 0$	Коррекция не требуется		
$A \geqslant 0, B < 0$	Перевести частное в доп. код		
	Результат верен, если остаток = 0. Иначе при-		
$A \leqslant 0, B > 0$	бавить к отрицательному частному единицу, пе-		
	ревести остаток в доп. код		
$A \leqslant 0, B \leqslant 0$	Изменить знак делимого, перевести остаток в		
$A \leqslant 0, D \leqslant 0$	доп. код		

Таблица 9: Коррекция результата

4.4 Реализация управляющего автомата

Приступим к построению управляющего автомата, определяющего последовательность выполнения микрокоманд для деления двух 4-разрядных чисел в дополнительном коде.

Определим разрядность двух ПЗУ, участвующих в построении УА по схеме с сокращенным тактом. Адрес должен иметь 3 разряда — текущее значение параметра S. Микрокоманда представлена в виде 15 бит — 12 признаков, расположенных в следующем порядкеS, H, R0, ERROR, CLR, L_CT, COUNT_CT, SHIFT, L_RG_REM, L_RG_B, L_RG_A, e. Текущая команда хранится в 15 ти разрядом регистре. В первом ПЗУ, имеющем метку «0» будут хранится микрокоманды, вторая часть адреса которых содержит нулевой бит. Автомат переходит в эти состояния, когда условия, заключенные в операторе выбора, отображенном на диаграмме, не выполняются. Второй ПЗУ с меткой «1» хранит микрокоманды, в которые автомат переходит при выполнении условий, заключенных в операторе выбора. Данные микрокоманды имеют единичный бит во второй части адреса.

Микрокоманды, расположенные в ПЗУ по текущему адресу попадают на вход мультиплексора, адресным входом которого является значение признака, рассматриваемого в текущем состоянии.

Заполним память в соответствии в алгоритмом, подключим ПЗУ, мультиплексоры и регистр последовательным способом. См рисунок 25 в Приложении A.

4.5 Тестирование работы автомата

После реализации операционного и управляющего автомата следует приступить к объединению данных устройств и тестированию их совместной работы. Подключим признаки к входам соответствующих логических элементов и цифровых устройств с помощью туннелей. Добавим блок ввода исходных данных, используя контакты, блок вывода —регистр результата операции деления и регистр остатка, индикатор

завершения операции деления.

Проведем проверку корректности выходных результатов построенного цифрового устройства. Разделим два наибольших 4-разрядных двоичных числа $1111_2 \div 1111_2$ ожидая получить частное 1_2 и остаток 0_2 . Укажем входные данные, будем подавать тактовые сигналы до тех пор, пока индикатор не сообщит нам о завершении операции, сравним практические результаты с ожидаемыми. См рисунок 17. Умножение выполнено корректно. Ожидаемые и полученные результаты совпадают.




Рис. 17: Проверка работы автомата

Протестируем работу автомата на входных данных, которые гипотетически могут привести к ошибке — поделим число 101_2 на число 1111_2 . Ошибка состоит в том, что в случае использования регистров недостаточной разрядности, левый сдвиг при вычислении очередного остатка произойдет некорректно, что приведет к неверному результату. Введем данные, пронаблюдаем за работой автомата. См рисунок 18. Операция выполнена верно. Использование регистров большей разрядности исключило возможность ошибки.




Рис. 18: Вторая проверка работы автомата

Проведем тестирование работы автомата на отрицательных числах. Рассмотрим три варианта, при которых:

1. Делимое неотрицательно, делитель отрицателен;

- 2. Делимое отрицательно, делитель положителен;
- 3. Делимое отрицательно, делитель отрицателен.

Рассмотрим конкретные примеры.

No	Комбинация		Ожидаемый	Полученный
1	$8 \div -4$	$01000_2 \div 11100_2$	$11100_2,00000_2$	$11100_2,00000_2$
2	$-8 \div 3$	$11000_2 \div 00011_2$	$11110_2, 11110_2$	111102,111102
3	$-13 \div -3$	$10011_2 \div 11101_2$	$00100_2, 11111_2$	001002,111112

4.6 Вывод

В ходе данной практической работы было рассмотрено строение и работа управляющего автомата, построенного по схеме с укороченным тактом. Использовав полученные знания на практике, на основе данного управляющего автомата построено вычислительное устройство (операционный и управляющий автомат), реализующее операцию деления двух 4-разрядных чисел в дополнительном коде.

Работа данного устройства испытана, проверена корректность полученных результатов при работе со всеми категориями входных данных.

5 Практическая работа №5.

Сложение чисел с плавающей точкой

5.1 Общее строение автомата

В ходе данной практической работы был реализован автомат, выполняющий сложение чисел с плавающей точкой, где мантисса числа представленна в виде 5 разрядов в доп.коде, а порядок в виде 5-ти разрядного положительного целого числа в смещенном коде (С = 16). Управляющий автомат был построен по схеме с регулярной адресацией (последовательный вариант). Рассмотрим строение управляющего автомата. См рисунок 19.




Рис. 19: УА с регулярной адресацией

В конкретной реализации на информационные входы мультиплексора подаются следующие сигналы:

- Константа нуля;
- Ma_IS_NULL (признак нуля мантиссы А);
- Mb_IS_NULL (признак нуля мантиссы В);
- A<B (признак того, что порядок числа A меньше порядка числа B);
- A_IS_ANSWER (признак того, что ответ хранится в регистрах числа A);
- CT_dP_IS_NULL (признак того, что счетчик разницы порядков хранит "ноль");

- CT_Pa_IS_NULL (признак переполнения счетчика порядка числа А в большую сторону);
- CT_Pa_IS_MAX (признак переполнения счетчика порядка числа А в меньшую сторону);
- $|m_a \pm m_b| > 1$ (признак того, что модуль алгебраической суммы операндов больше единицы);
- op normalized (признак нормализации операндов);

В схему введен элемент M2, позволяющий инвертировать значение входного сигнала, что облегчает распределение микроинструкций по ячейкам управляющей памяти.

5.2 Алгоритм работы автомата

Опишем алгоритм работы автомата с помощью блок схемы. См. рисунок 5.5 и 26 в Приложении A.

После построения алгоритма работы автомата следует перейти к реализации операционной части.

5.3 Реализация Операционного автомата

Построим операционный автомат, выполняющий сложение двух чисел в формате с плавающей точкой. Приведем названия и назначения каждого из регистров, используемых в данном устройстве. См. таблицу 10.

Идентификатор	Назначение
RG_Ma	Универсальный сдвиговый регистр. Хранит разря-
	ды мантиссы А
CT_Mb	Счетчик. Хранит разряды мантиссы В
CT_Pa	Счетчик. Хранит разряды порядка числа А
CT_Pb	Счетчик. Хранит разряды порядка числа В
CT_dP	Счетчик. Хранит разряды разницы порядков чисел
	АиВ
REG_SUM	Триггер. Хранит разряд сигнала переноса суммы
	мантисс чисел А и В

Таблица 10: Регистры операционного автомата

Укажем необходимые признаки, которые впоследствии будут вырабатываться управляющим автоматом. См. таблицу 11. С целью реализа-

Признак	Назначение
S	Хранит адрес следующей операции
Н	Адресный вход мультиплексора
R0	Сигнализирует об окончании операции деления
overflow	Сигнализирует об ошибке обработки – переполнение
L_Ma	Загрузка в регистр RG_Ma
SHIFT_Ma	Правый сдвиг регистра RG_Ma если $SHIFT_Ma_Left =$
	0 и левый, если $SHIFT_Ma_Left = 1$
RST	Асинхронный сброс всех элементов
COUNT_Pa	Счет. Декремент счетчика, если $L_CT_Pa == 1$
L_CT_Pa	Загрузка счетчика CT_Pa
CHANGE	Выбор источника загрузки в регистры мантисс и порядка
	чисел А и В
e	Управляющий сигнал для счетчика. Если $e=1$, следует вы-
	полнить загрузку, а если $e=0$ – инкрементировать счетчик.

Таблица 11: Осведомительные сигналы (признаки)

ции левого и правого сдвига в регистре RG_Ma был построен элемент памяти, позволяющий выбрать направление сдвига с помощью двух управляющих сигналов. Данный элемент был размещен в отдельном файле и загружался в основной файл как внешняя библиотека Logisim. Устройство данного регистра можно увидеть на рисунке 30 в Приложении A.

При выполнении операции сложения предполагается, что числа, переданные на вход находятся в нормализованном виде, то есть имеют вид, представленный на сноске ??.

$$\frac{1}{2} \leq |M| < 1$$

$$M = 0.1XXXX$$

$$M = 1.0XXXX$$

$$M = 1.00000$$
(3)

Результат суммы также нормализуется в соответствии с данными правилами. Числа, представленные в ином виде считаются ненормализованными и не обрабатываются цифровым устройством.

Комбинация	Коррекция
$ m_a \pm m_b \geqslant 1$	Мантисса не нормализована. Сдвинуть регистр мантиссы
	вправо, загрузить сигнал переноса сумматора. Увеличить
	порядок результата на 1. При этом может произойти пе-
	реполнение счетчика в большую сторону
$\frac{1}{2} \leqslant m_a \pm m_b < 1$	Нормализация результата не требуется
	Мантисса не нормализована. Сдвигая мантиссу влево,
$ m_a \pm m_b < \frac{1}{2}$	уменьшать порядок, при этом может произойти перепол-
_	нение порядка в отрицательную сторону

Таблица 12: Нормализация результата

Стоит отметить, что для формирования правильного выходного результата необходимо выполнить нормализацию значений суммы в зависимости от вида операндов. Для каждой комбинации операндов реализована отдельная операция нормализации. См таблицу 12.

Соединим все элементы в соответствии с алгоритмом задачи. См. рисунки 27 и 28 в приложении Приложении А.

5.4 Реализация управляющего автомата

Приступим к построению управляющего автомата, определяющего последовательность выполнения микрокоманд для сложения двух чисел в формате с плавающей точкой.

Определим разрядность ПЗУ, участвующего в построении УА по схеме с постоянной адресацией. Адрес должен иметь 5 разрядов — текущее значение параметра *S*. Микрокоманда представлена в виде 22 бит — 15 признаков, расположенных в следующем порядке: S, R0, RST, L_ma, SHIFT_Ma, SHIFT_Ma_LEFT, L_CT_Pa, COUNT_Pa, CHANGE, L_CT_dP, COUNT_dP, m_n, H, e. Адрес текущей команды хранится в 5 -ти разрядном счетчике. К входам мультиплексора подлючены сигналы, значения которых анализируются в данном состоянии автомата. Они описаны выше. См. список.

Заполним память в соответствии в алгоритмом, подключим ПЗУ, мультиплексор и счетчик последовательным способом. См рисунок 29 в Приложении А.

Ввод и вывод результатов осуществляется с помощью блока ввода и вывода. Числа передаются в нормализованном формате со смещением порядка в C=16. См. рисунок 31 в Приложении A.

5.5 Вывод

В ходе данной практической работы было рассмотрено строение и работа управляющего автомата, построенного по схеме регулярной адресацией. Использовав полученные знания на практике, на основе данного управляющего автомата построено вычислительное устройство (операционный и управляющий автомат), реализующее операцию сложения двух чисел в формате с плавающей точкой.

приложение А




Рис. 20: Алгоритм деления двух 4-разрядных чисел




Рис. 21: Схема операционного автомата




Рис. 22: Алгоритм деления двух 4-разрядных чисел




Рис. 23: Схема операционного автомата, часть 1




Рис. 24: Схема операционного автомата, часть 2





Рис. 25: Схема операционного автомата






Рис. 26: Алгоритм сложения чисел с плавающей точкой. Часть 2




Рис. 27: Схема операционного автомата, часть 1




Рис. 28: Схема операционного автомата, часть 2




Рис. 29: Схема управляющего автомата




Рис. 30: Устройство универсального регистра




Рис. 31: Блок ввода-вывода