## Цель работы

Целью работы является исследование работы процессора при выполнении команд пересылок и арифметических операций.

## Описание работы

В ходе данной лабораторной работы нам были предложены две программы, которые необходимо было занести в память эмулируемого процессора КР580ВМ80. В таблице 1 данные программы приведены побайтово, на рисунках А.1 и А.2 приведены состояния регистров и флагов во время выполнения данных программ.

Таблица 1 — Программы к выполнению

1)	3A	48	77	1	D5	B8	7	25	2D	89	86	3F
2)	B2	C3	E9	CD	C9	76	0	DC				

## Ход работы

- 1. Войти в «окно», «структурная схема микропроцессора»;
- 2. Установить потактный режим работы, указав «мышкой» кнопку «Тк»;
- 3. Установить режим «ОЗУ» указав «мышкой» клавишу «ОЗУ», набрать на цифровой клавиатуре адрес ОЗУ, затем ввести код требуемой команды согласно варианту задания и «нажать» клавишу «Ввод». Если данная команда требует участия регистров или регистровых пар, необходимо записать в указанные регистры информацию следующим образом: войти в режим работы с регистровой памятью, указав клавишу «Рег.», ввести в него информацию. Любая процедура записи в ОЗУ или в регистры завершается «нажатием» клавиши «Ввод».
- 4. Установить адрес ячейки ОЗУ, по которому записана команда.
- 5. Нажимая «мышкой» клавишу «Вып.», выполнить команду в потактном режиме, фиксируя в соответствующей таблице, состояние процессора в

каждом такте каждого цикла. Структурная схема позволяет проследить в этом режиме последовательность всех процедур выполнения команды.

**Вывод:** в ходе данной лабораторной работы мы ознакомились со структурной схемой процессора КР580ВМ80, регистрами общего назначения данного процессора КР580ВМ80, научились заносить программу в память процессора, исследовали работу процессора при выполнении данных программ.

## приложение а

	Оценка	правильности выполнен ия	своих функций						LDA4877 - sancas a	жизумулитер даневая по даржу 7748									CO 6 50 56 - separate	ventro BBBD a rapy							R.C. целический ади- влево содержено А					DCR a - Aespender pendr paa			ОСЯ а - декравант ремограя						ADC C - Ac- A- C+Cjarnesn repercol				ACC M. Communication	жил м - съдирования ратастра А сумандуатся с	copyrisonness ryesters (potential or appear)				OMC - Mespingosami, Grinar respects			
П	T	AC	0		0	0			0		0			0									0	0	0	0	0	0	0	0	0	0	0	0	0	0				0	0	1			-	-				-			-	-
	Jarob	O	0		0	0			0			•							۰						0	0	0	0	0	0	0	0	0	0	0	0			0	0	0	0	0	0	0	0	0						-	-
	состояние флагов	Ь	0		0	0				•															0	0	0	0	0	0	0	0	0	0	0	0				0	0	1		-	-	-	-							0
	2002	s	0		0	0				•	0			0 0											0	0	0	0	0	0	0	0			-		1	-		1	1	0	0		0	•				1	1.		-	-
	Ī	Z	0		0	0						•													0	0	0	0	0	0	0	0	0	0						0	0	0	0		۰	•				٠				0
	1	٦	8	8 8	00	8	8	8	8 8	3	8 8	8	8 8	8 8	8 8	8	8	8 8	8	8	8	8	8	8	8	8	8	80	8	00	8	8	8	8	8	8 8	3 8	ı ı	ı.	FF	#	Ħ	Ħ	tt.	Ħ	±	ıı.	<u>u</u> !	1	#	± ±	1 11	ı ı	Ħ
	Ì	I	80	8 8	00	8	8	8	8 8	3	8 8	В	8 8	8 8	8 8	8	8 8	8 8	8	8	8	8	8	8	8	8	00	8	80	00	00	8	H.	Ħ	Ħ	tt t	1	ı	Ħ	##	#	#	Ħ	tt.	tt.	Ħ	Ħ	<u> </u>	1	<u>.</u>	# #	± ±	ı ı	±
	ачения	ш	8	8 8	00	8	8	8	8 8		8 8	В	8 8	8 8	8 8	8	8 8	8 8	8	8	8	8	8	8	8	8	00	00	8	00	00	8	8	8	8	8 8	8 8	8	8	00	80	00	8	8	8	8	8	8 8	8 8	8 1	8 8	8 8	8	8
	Состояние регистров общ. назначения	0	8	8 8	00	8	8	8	8 8	3	8 8	В	8 8	8 8	8 8	8	8	8 8	8	8	8	8	8	8	8	8	8	00	8	00	8	80	8	8	8	8 8	8 8	8	8	00	80	8	8	8	8	8	8	8 8	8 8	8	8 8	8 8	8	8
ccopa	T D 0 B 0 0	O	00	8 8	00	8	8	8	8 8	8	8 8	8	8 8	8 8	8 8	8	8 8	8 8	8	9	9	9	Я	9	9	9	Q	g	9	OS.	Q	9	9	Я	Я	9 8	1 5	9	9	OS.	9	g	9	Я	Я	я	я	9 8	R I	9 1	8 8	R R	9	я
Таблица состояний процессора	е регис	8	8	8 8	00	8	8	8	8 8	3	8 8	В	8 8	8 8	8 8	8	8 8	8 8	8	8	8	8	8	8	8	8	8	80	8	99	120	8	8	8	8	8 1	1	8	8	8	88	88	8	8	8	8	8	8 :	8 1	8	8 8	8 8	8 8	8
стояни	СТОЯНИ	V	8	8 8	8	8	8	8	8 8	3 1	8 8	В	8 8	# E					1			ä	ä		10	15	10	20	8	200	200	8	8	8	B	8 8	9 8	8	8	200	200	ы	н	и	M	ы	н	14 1	,	W I	M 16	h 16		Ь
пица со	3	Z	8	8 8	8	8	8	iş i	9 1	9	9 1	P	19	9 1	9 19	1	1 1	1 15	8	1	1 19	iè	ş	ş	ş	100	40	8	9	48	48	iĝ.	ş	Đ	ş	9 1	,	19	9	40	ş	ş	SŞ.	ş	ş	iĝ.	ş	9 1	9 1	9 1	9 5	6 6	19	ş
Ta6	Ì	*	8	8 8	00	8	8	8	8 8	3	1		= 1	1	: :			:				#	#	#	111	11		- 11		111	- 11	111	ш.	11	#	# #	:	: #	#	11	- 11	- 11	11			44	ш.	= 1			1 1	##	: ::	#
	†	Буф.	8	8 %	38	35	a I	ij.	9 1	9 1	1		# 1	# E						5	9	9	8	8	8	20	20	40	20	20	р	Ŋ	Ŋ	п	Ŋ	R F	a R	R	R	600	60	80	8	8	18	18	8	8 8	R 8	R	R H	h h	N N	н
	†	syd: app. pp.	0000	888	0000	0000	1000	1000	1000		2000	2000	7740	27748	0000				9000	1	9000	9000	9000	9000	9000	9000	9000	9000	9000	2000	2000	2000	4000	2000	9000	80 8		800	8000	6000	6000	8000	8000	A000	Y000	A000A	V000	# 1			9 8	900	8	300C
	†		######################################	11 11	3333	######################################	1111	1111					#	1 1					ı			iii.	1111	#	3333	3333	3333	3333	2223	3555	FFFF	3333	1111	444	###	1111		ı	1111	3333	FFFF	2222	3333	11111	1111	#	###				4 1	1 11		#
	†		Н	8 8	_	-	-	-	-	+	-	+	-	-	-	+	+	+	+	+	+	+	-	-	-	-	-	-	_	_	$\boldsymbol{\vdash}$	-	-	_	-	-	-	+	-	$\overline{}$	$\overline{}$	$\overline{}$	-	-	-	-	-	-	+	-	-	-	+	Н.
	†	X.	H	8 8	Н	$\dashv$	+	+	+	+	+	+	+	+	+	+	+	+	+	+	+	+	t	✝	Н	Н	Н	Н	Н	Н	Н	┪	┪	7	+	+	+	+	┰	Н	Н	H	┪	7	+	7	+	+	+	+	+	+	+	н
	†	N такта	0			4		10	-		on !	9 1	= !	1 1	1 -	,	,	,	١.		,	10	a	91		N	2	4	n	1	N	m	4	n	-	N F	,			2	2	*	n	-	N	m	*	. ,	٥,	+		N IN	,	-
	†	N цикла	0				N I	N	N C	,		,	•	,		†	1.	†	   	,	, n	IN.	r r	m			1			1	1				-		†	1.		1		1		-	-	-	-	N r	,		. .			-
		Команда			LDA act	LDA act	LDA act	LDA act	LDA act	The sec	LDA act	TDV ME	LDA act	LDA act	130 8 400	900	130 8 400	130 8 400	DO 8, 416	900	100 B d16	U0 B. d16	LOG B, d16	DO B, dis	BLC	RLC	RLC	BLC	RLC	H BOO	DORH	HEDO	HEDO	HEDD	1800	1800		1800	ADC.C	ADC.C	ADCC	ADC.C	ADCC	ADD M	ADD M	ADD M	ADD M	ACOM	WOON	ADD M	DWC	OWO	OWC	OMC

Рисунок A.1 — Таблица состояний процессора. Первая программа

Оценка	правильности	выполнения ю мандо й сво их функций	Per. B <- F1		XRA B - A XOR B IIIN	этом сигнал переноса	обнуляется		0 00 V 0 V00	STOM TO N3 HOK	переноса как и	BCTD MO FAT E/I BHO TO	переноса = 0					JM 07 00 - переход на	ooo7 при активности флага S (S==1)					NOP - пропуск одного	процессорного цикла, для создания	задержки длинной	машинного цикла						CZ 03 00 - переход по адресу 00 03 если Z=1					
		AC	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	laroB	O	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Состояние флагов	Ь	0	0	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	CocTC	S	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
		Z	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
		7	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
		Ξ	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
	нения	Ш	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
	ц. назна	٥	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
ccopa	тров об	U	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
й проце	ие регис	8	FI	ď	댐	FI	댇	Ħ	II.	FI	FI	FI	ᇤ	FI	댇	FI	댐	E	E	댇	ᄪ	FI	FI	Ħ	FI	FI	FI	FI	FI	FI	ď	E	FI	FI	댐	E	E	FI
Таблица состояний процессора	Состояние регистров общ. назначения	4	00	00	00	00	00	00	00	00	00	H	교	П	교	П	교	댐	П	교	교	E	H	П	Ħ	H	FI	Н	Н	FI	교	П	댐	П	교	Ħ	П	댐
блицас		z	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
Ta		<b>%</b>	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	20	- 20	20	20	20	20	20	20	20	20	20	20	20	20	00	00	00	00	00
		Буф. данных			A8	A8	A8	A8	A8	B0	B0	B0	B0	B0	FA	FA	FA	FA	20	20	20	00	00	00	00	00	00	00	20	20	8	8	00	00	00	00	00	00
		Буф.		0000	0000	0000	0000	0000	1000	1000	1000	1000	1000	0000	0002	0000	0002	0003	0003	0003	0004	0004	0004	2000	2000	2000	2000	8000	8000	8000	8000	6000	6000	6000	000A	A000	A000	000B
		ус		##	FFFF	FFFF	FFFF	FFFF	##	FFFF	FFFF	FFFF	##	FFFF	##	FFFF	FFFF	FFFF	FFFF	##	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	##	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF
		X X		0000	0000	0000	0000	1000	1000	1000	1000	1000	0002	0002	0002	0002	0003	0003	0003	0004	0004	0004	2000	2000	2000	2000	8000	8000	8000	8000	6000	6000	6000	A000	A000	A000	8000	000B
		PK		T		A8	A8	A8	H	Н	B0	B0	B0	B0	B0	FA	FA	FA	FA	FA	FA	FA	FA	FA	FA	00	00	00	00	20	8	8	8	8	8	20	8	20
		N такта	0	1	2	3	4	2	-	2	3	4	2	1	2	3	4	2	9	7	8	6	10	1	2	3	4	1	2	3	4	2	9	7	80	6	10	1
		N цикла	0	1	1	1	1	1	-	1	1	1	1	1	1	1	1	2	2	2	3	3	3	1	1	1	1	1	1	1	1	2	2	2	3	3	3	1
		Команда		XRA B	XRA B	XRA B	XRA B	XRA B	ORA B	ORA B	ORA B	ORA B	ORA B	JM adr	JM adr	JM adr	JM adr	JM adr	JM adr	NOP	NOP	NOP	NOP	CZ adr	CZ adr	CZ adr	CZ adr	CZ adr	CZ adr									

Рисунок А.2 — Таблица состояний процессора. Вторая программа