

#### МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

#### «МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра вычислительной техники

#### Отчет по лабораторной работе №1

по дисциплине

«Архитектура процессоров и микропроцессоров»

### Цель работы

Целью работы является исследование работы процессора при выполнении команд пересылок и арифметических операций.

## Описание работы

В ходе данной лабораторной работы нам были предложены две программы, которые необходимо было занести в память эмулируемого процессора КР580ВМ80. В таблице 1 данные программы приведены побайтово, на рисунках А.1 и А.2 приведены состояния регистров и флагов во время выполнения данных программ.

Таблица 1 — Программы к выполнению

1)	3A	48	77	1	D5	B8	7	25	2D	89	86	3F
2)	B2	C3	E9	CD	C9	76	0	DC				

## Ход работы

- 1. Войти в «окно», «структурная схема микропроцессора»;
- 2. Установить потактный режим работы, указав «мышкой» кнопку «Тк»;
- 3. Установить режим «ОЗУ» указав «мышкой» клавишу «ОЗУ», набрать на цифровой клавиатуре адрес ОЗУ, затем ввести код требуемой команды согласно варианту задания и «нажать» клавишу «Ввод». Если данная команда требует участия регистров или регистровых пар, необходимо записать в указанные регистры информацию следующим образом: войти в режим работы с регистровой памятью, указав клавишу «Рег.», ввести в него информацию. Любая процедура записи в ОЗУ или в регистры завершается «нажатием» клавиши «Ввод».
- 4. Установить адрес ячейки ОЗУ, по которому записана команда.

5. Нажимая «мышкой» клавишу «Вып.», выполнить команду в потактном режиме, фиксируя в соответствующей таблице, состояние процессора в каждом такте каждого цикла. Структурная схема позволяет проследить в этом режиме последовательность всех процедур выполнения команды.

**Вывод:** в ходе данной лабораторной работы мы ознакомились со структурной схемой процессора KP580BM80, регистрами общего назначения данного процессора KP580BM80, научились заносить программу в память процессора, исследовали работу процессора при выполнении данных программ.

# приложение а

	Оценка	правильности выполнен ия команиой	своих функций							accystyration gasesse to	appeary 7745									LOG B SD BB - surscens.	vecto 5050 a nayy pener par (5, C)							R.C. upconnected digit					DCR a - Ampanent penerpaa					pener pan				ADC C - Arc. As C+Clamen reperced					АСО М - Содировари плетра А суманрунтся с	памет и по адрису	онестинация ремстровой теры Н. О				CMC - Manuscrammen	driver represents	
П		AC	П		0	0	0	0	П	0	0	0	0	0	0	0	0	0	0	0	Г	Г	0	0	0		0		0	0		0	0	0	0	0		0				0	1	1	1			1	٦		-			-	
	laroB	o	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						0			0			0	0	0	0					0	0	0	0	0	0	0	0	0	0	0	0			
	Состояние флагов	Ь	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0												0	0	0	0		0		۰		0	1	1	1			1	-	-	0	0	0		
	CocTo	S	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0												0	1	1		-	-	1	1	-	1	0	0	0	0	0	0	0	0		-	-	-	
	Ī	Z	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							0			0		0	0	0	0	0	0			۰	0	0	0	0	0	0	0	0	0	0	0	0	0		
	1	٦	8	8 8	8	8	00	00	00	00	00	00	00	8	00	00	00	00	00	8	8	8	8	8	8	8	8	8	8	8	8	8	8	00	00	8	8	8		1	±	#	##	##	##	#	Ħ	Ħ	Ħ	Ħ	Ħ	Ħ	tt.	ıı I	# #
	Ì	Ξ	8	8 8	8	00	8	00	00	00	00	00	00	00	8	00	00	00	00	8	8	8	8	8	8	8	8	8	8	8	8	8	00	##	##	Ħ	ш	tt.	# #	1	Ħ	##	##	44	##	##	#	##	H.	Ħ	Ħ	H.	Ħ	H I	# #
	ачения	Е	8	8 8	8	8	8	00	00	00	00	00	00	00	8	00	00	00	00	8	8	8	8	8	8	8	8	8	8	8	8	8	8	00	00	08	8	8	8 8	8	8	00	00	00	00	8	00	00	8	8	8	8	8	8	8 8
	щ. назн	0	8	8 8	8	8	80	000	00	00	00	000	00	8	8	80	00	000	00	8	8	8	8	8	8	8	8	8	8	8	8	8	8	00	00	8	8	8	8 8	8	8	00	00	00	00	8	8	80	8	8	8	8	8	8	8 8
ccopa	Состояние регистров общ, назначения	O	8	8 8	8	8	8	80	00	00	00	00	00	00	8	00	00	00	00	8	9	я	9	9	9	9	Я	9	9	Я	9	9	9	OS.	OS.	9	Я	9	9 9	9	9	Oi:	OS.	OS.	OS.	9	Q.	g	9	9	Я	9	я	9	8 8
Таблица состояний процессора	е регис	8	8	8 8	8	00	8	00	00	00	00	00	00	00	8	00	00	00	00	8	8	8	8	8	8	8	8	8	8	8	8	8	8	99	88	8	8	8	8 8	8	8	8	99	88	88	88	8	8	8	8	8	8	8	8	8 8
стояни	ОСТОЯНИ	A	8	8 8	8	8	8	00	00	00	00	00	00	10	10	10	10	10	10	10	10	8	8	5	8	8	8		8	8	8	8	20	200	200	20	8	8	8 8	8	8	200	36	н	#	н	ы	и	н	ы	Ь	Ь	М	16	M M
лица со	8	Z	8	8 8	8	8	80	8	8	48	48	48	100	48	- 18	8	48	48	9	iĝ.	19	8	19	ş	ş	8	8	ş	ş	8	B	ş	48	99	48	9	ş	ş	8 8	18	9	8	48	48	48	8	8	8	ş	ş	ş	ş	ij.	8	8 8
Ta6	t	<b>N</b>	8	8 8	8	8	00	00	00	00	- 11	- 44			- 11		- 44	- 11				#		44		#	#	44	44	#	#	44		- 44	111		#	4	1 1		4		111	- 22	22	111			ш.		11	ш.	#		# #
	1	Буф. данных	8	8 %	15	75	34	8	-	48	- 22	- 11	- 11	10	10	10	10	10	10	10	9	я	9	8	8	8	40	40	40	40	15	п	П	Ю	п	п	R	R	R R	R	8	600	600	600	600	98	180	18	8	8	R	R	H	M I	H H
	1	P	0000	8 8	0000	0000	1000	1000	1000	2000	2000	2000	7748	7748	7748	0000	0000	0000	0000	1000	9000	ă	9000	9000	200	9000	9000	9000	9000	9000	2000	4000	2000	4000	2000	9000	9000	9000	88 88	800	8000	6000	0000	6000	000A	A000	900A	9000A	3535	###	####	9000	9000	9000	3000
	1	NC B	1111		4444	1111	FFFF	FFFF	2222	FFFF	3555	3333	4444	3333	FFFF	FFFF	3555	3555	3333	4444	###	1111	#	1111	2525	###	#	444	###	##	1111	##	1111	3333	<b>5555</b>	3333	H.	###			#	2525	4444	3555	<b>5555</b>	FFFF	FFFF	FFFF	4444	###	FFFF	4444	#	#	# #
	1	Š	0000	8 8	0000	1000	1000	1000	2000	2000	2000	0000	0000	0000	0000	0003	0000	0000	9000	1000	9000	9000	9000	9000	9000	9000	9000	9000	9000	4000	2000	4000	2000	4000	9000	9000	8000	9000	8 8	8000	8000	8000	0000	9000	90004	9000	900A	9000	A000A	A000A	9000	9000	9000	9000	3000
	+	PK	8	8 8	ă	38	38	38	38	38	34	34	34	34	76	38	34	10	10	15	15	8	15	15	B	8	8	40	40	40	16	40	п	И	п	п	п	R	R R	R	R	000	600	680	689	00	98	98	18	18	18	18	18	н	н
	+	N такта	0	H N	e	*	n	10	2	10	6	10	111	12	12	1	2	2	+	ın	0	-	10	o	9	-	N	m	4	n	-	N	2	4	s	1	N	171	+	-	N	2	*	n	1	2		4	n	0	Ŀ	-	N		
	+	N цикла	0	. .			N	2	N	2	2	2	*	*	*		1	1	1	N	N	N	n	m	m	-				-	-			1	1	1			+	1.			1	1	1				N	N	N	-	-	-	
		Команда			LDA act	LDA act	LDA aut	LDA act	LDA autr	LDA act	LDA act	LDA act	LDA act	LDA act	LDA autr	DO 8, d16	DO B, d16	DO B, dis	DO B, did	DO 8, d16	DO 8, 416	DO B, dis	DO 8, d16	DO 8, d16	DO 8, d16	BLC	BLC	BLC	BLC	BLC	HBDQ	ВСВН	HBOO	HEDO	DCRH	1800	1800	1800		ADC.C	ADCC	ADC.C	ADC.C	ADC.C	ADD M	ADD M	ADD M	ADD M	ADD M	ADD M	ADD M	CANC	CMC	CMC	OWC

Рисунок A.1 — Таблица состояний процессора. Первая программа

Оценка	правильности	выполнения ко мандо й сво их функций	Per. B <- F1		XBA B - A XOR B mm	этом сигнал переноса обнуляется обнуляется обнуляется обнуляется им признам переноса им признам переноса = 0													с2 03 00 - пере ход по адресу 0003 если 2=1																			
		AC	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	arob	S	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Состояние флагов	۵	0	0	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Состо	S	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	-	_
		Z	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	c
		_	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
		I	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	90
	ния	ш	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	90
	назначе		00	┞	00	00	00	00	H	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
pa	зв общ.	υ υ	H	$\vdash$	$\vdash$	H	00	H	H	0 00	0 00	0 00	0 00	0 00	00	00	H	00	L	0 00	0 00	H	0 00	0 00	0 00	0 00	Н	0 00	0 00	L	0 00	H	$\vdash$	0 00	H	0 00	┞	┞
роцесс	регистро		00		00	00		00	H	H			L	H	L	H	00	$\vdash$	00 1	L	H	00 1					00 1			00 1		00	00	H	00	H	H	00
ояний п	Состояние регистров общ. назначения	-	표	┞	E	FI	H	E	댐	FI	FI	FI	L	H	H	14	H	H	FI	FI	H	FI	FI	E	FI	FI	FI	FI	FI	FI	FI	Ξ	FI	H	H	H	H	ū
Таблица состояний процессора	Coc	⋖	00	00	00	00	00	00	00	00	00	FI	FI	댐	Ħ	댐	H	댐	F1	FI	댐	FI	FI	FI	FI	FI	F1	FI	F1	F1	FI	댐	FI	댐	댐	댐	표	ū
Табли		Z	8	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	90
		<b>X</b>	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	07	07	07	20	07	07	07	07	20	20	20	07	07	07	00	00	00	00	00
		Буф. Данных	L	L	A8	A8	A8	A8	A8	B0	BO	B0	B0	B0	FA	FA	FA	FA	20	20	20	00	00	00	00	00	00	00	8	8	8	ខ	00	00	00	00	00	00
		Буф.	L	0000	0000	0000	0000	0000	0001	1000	0001	0001	1000	0005	0005	0005	0005	0003	0003	0003	0004	0004	0004	2000	2000	2000	2000	8000	8000	8000	8000	6000	6000	6000	000A	000A	000A	000B
		уС		HHH	FFFF	EFFF	HEFF	FFFF	HHH	FFFF	HEFF	FFFF	HEFF	FFFF	HHH	HHH	###	###	HEFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	HEFF	FFFF	###	FFFF	FFFF	FFFF	HEFF	###	H
		CK		0000	0000	0000	0000	1000	1000	1000	1000	1000	2000	0005	0002	0005	0003	0003	0003	0004	0004	0004	2000	2000	2000	2000	8000	8000	8000	8000	6000	6000	6000	000A	000A	000A	8000	000B
		A				A8	A8	A8	A8	A8	B0	B0	B0	B0	B0	FA	FA	FA	FA	FA	FA	FA	FA	FA	FA	00	00	00	00	30	8	8	8	8	8	8	8	8
		N такта	0	1	2	3	4	5	1	2	3	4	2	1	2	3	4	2	9	7	8	6	10	1	2	3	4	1	2	3	4	2	9	7	8	6	10	1
		N цикла	0	1	1	1	1	1	1	1	1	1	1	1	-	1	1	2	2	2	3	3	3	1	1	1	1	1	1	1	1	2	2	2	3	3	3	-
		Команда		XRA B	XRA B	XRA B	XRA B	XRA B	ORA B	JM adr	JM adr	JM adr	JM adr	JM adr	JM adr	NOP	NOP	NOP	NOP	CZ adr	CZ adr	CZ adr	CZ adr	CZ adr	C7 adr													

Рисунок A.2 — Таблица состояний процессора. Вторая программа