

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра Вычислительной техники

Отчет по лабораторной работе №2

по дисциплине

«Проектирование и разработка систем на базе ПЛИС»

Тема работы:

«Проектирование синтезируемой модели конечного автомата и её верификация средствами САПР Xilinx ISE 14.x.»

Выполнили: студенты группы ИВБО-02-19

К. Ю. Денисов

Принял: ассистент

А. С. Боронников

Содержание

1	Ход работы										
	1.1	Постановка задачи	3								
	1.2	Индивидуальный вариант 149	4								
	1.3	Структурная схема автомат	4								
	1.4	Кодировка состояний автомата в двоичной и шестнадцати-									
		ричной системах	5								
	1.5	Граф состояний	6								
	1.6	Создание проекта САПР Xilinx ISE	6								
	1.7	Тестирование и отладка средствами симулятора iSim	12								
2	Вы	вол	14								

1 Ход работы

1.1 Постановка задачи

Требуется описать конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели на языке Verilog HDL.

Автомат должен иметь интерфейс, представленный на рис 1.




Рис. 1: Интерфейс цифрового автомата

Автомат является синхронным цифровым узлом, срабатывающим по восходящим фронтам синхросигнала *СLK*. Исключение составляет асинхронный вход сброса *RST*, принудительно устанавливающий регистр автомата в исходное состояние (определяется вариантом). Автомат должен реагировать на входные воздействия согласно таблице 1.

RST	CLK	LOAD	CE	UP	Действие			
1	X	X	X	X	Асинхронный сброс SEQ <= Func(4'h0)			
0	posedge	1	X	X	Загрузка SEQ <= Func(DAT_I)			
0	posedge	0	1	0	Обратная генерация SEQ <= Func(i-1)			
0	posedge	0	1	1	Прямая генерация SEQ <= Func(i+1)			
0	posedge	0		X	Xpaнeние SEQ <= SEQ			

Таблица 1: Таблица функционирования автомата

Последовательность генерируемых сигналов определяется функцией Func(i), где i — 4-разрядный двоичный индекс, представляющий собой номер элемента последовательности.

Инкремент индекса соответствует прямой генерации последовательности. Декремент индекса соответствует обратной генерации последовательности.

Последовательность для каждого варианта выполнения работы определяется из таблицы вариантов следующим образом: индекс i задан входными

комбинациями от F до 0 в верхней строке таблицы, а выходные комбинации Func(i), формируемые на выходах SEQ[3:0], заданы строкой таблицы, соответствующей выбранному варианту. Допускается использовать различные варианты кодировки состояний автомата. Автомат может иметь организацию согласно абстрактным моделям Мили или Мура.

1.2 Индивидуальный вариант 149

Требуется описать конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели на языке Verilog HDL согласно данной таблице истинности и вектор-функции (см. таблицу 2).

F	E	D	C	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	С

Таблица 2: Вектор-функция

1.3 Структурная схема автомат

Построим структурную схему цифрового устройства. Используем делитель частоты для снижения частоты тактового генератора, фильтр дребезга для использования кнопок в качестве устройств ввода. См. рис. 2.




Рис. 2: Структурная схема устройства

1.4 Кодировка состояний автомата в двоичной и шестнадцатиричной системах

Опишем модуль behaviour.v, указав в нем состояния автомата, приведенные в шестнадцатеричной системе.

/home/denilai/Documents/repos/latex/scripts/behaviour.v

```
'timescale 1ns / 1ps
 module beheviour (
    input[3:0] X,
    output reg [3:0] Y
      );
     always@(X)
      case(X)
         4'h0: Y \le 4'hc;
         4 'h1: Y<=4 'ha;
         4 'h2: Y<=4 'h2;
         4 'h3: Y<=4 'h5;
         4 'h4: Y<=4 'hc;
         4'h5: Y \le 4'h7;
         4 'h6: Y<=4 'hd;
         4'h7: Y \le 4'h2;
         4'h8: Y \le 4'h2;
         4 'h9: Y<=4 'h7;
         4 'ha: Y \le 4 'h0;
         4 'hb: Y<=4 'h3;
         4 'hc: Y<=4 'h8;
21
         4 'hd: Y<=4 'h4;
         4 'he: Y<=4 'h4;
         4 'hf: Y<=4 'h0;
       default: Y<=4'h0;
    endcase
  endmodule
```

1.5 Граф состояний

Опишем граф перехода цифрового автомата согласно указанным режимам работы (переход в следующее или предыдущее состояние, загрузка состояния, хранение, сброс). См рис. 3.




Рис. 3: Граф переходов

1.6 Создание проекта САПР Xilinx ISE

Приведем содержание verilog-модуля, описывающего цифровой автомат.

/home/denilai/Documents/repos/latex/scripts/fsm.v

```
'timescale 1ns / 1ps
 //
  module fsm(input
                          rst,
          input
                      clk,
          input
                      ce,
          input
                      load,
          input
                      up,
                 [3:0] data,
          input
          output [3:0] seq);
12 reg [3:0] state;
14 behaviour beh (.X(state),
            .Y(seq));
  always @(posedge clk, posedge rst)
    begin
```

```
if (rst)
        state <= 4'h0;
20
      e1se
        begin
22
           if (load)
             state <= data;
           if (ce && up)
             state <= state + 4'h1;
           if (ce && !up)
             state \leq state - 4'h1;
28
           if (!ce && !load)
             state <= state;
        end
    end
  endmodule
```

Приведем содержание verilog-модуля, описывающего делитель частоты.

/home/denilai/Documents/repos/latex/scripts/freq div.v

```
'timescale 1ns / 1ps
3 // freq_div instatination example: freq_div #(10000) (....)
  module freq_div(input
                                rst,
              input
                           clk,
              output reg co);
     reg [16:0] counter;
     parameter divisior = 17'd10000;
     always @(posedge clk, posedge rst) begin
11
      if (rst)
        begin
13
          counter <= 0;
          co \ll 0;
15
        end
      else
17
          if (counter >= (divisior - 17'b1))
             begin
19
               counter <= 17'b0;
               co \ll 1;
             end
          e1se
          begin
             counter <= counter + 17'b1;</pre>
          end \\
    end
29 endmodule
```

Приведем содержание verilog-модуля, описывающего фильтр дребезга.

/home/denilai/Documents/repos/latex/scripts/m btn filter.v

```
'timescale 1ns / 1ps
  module M BTN FILTER V10(
  input
              CLK,
  input
              CE,
  input
              BTN_IN,
  input
              RST,
9 // output
                BTN_OUT,
  output reg BTN_CEO
    );
    parameter [3:0] CNTR WIDTH = 4; // Internal Counter Width
   // Internal signals declaration:
    reg [CNTR WIDTH -1:0] FLTR CNT;
    reg BTN D, BTN S1, BTN S2;
17
                                              ----// Main Counter:
19
    always @ (posedge CLK, posedge RST)
    if (RST)
      FLTR CNT <= {CNTR WIDTH{1'b0}};
    if(!(BTN_S1 \land BTN_S2)) // if BTN_S1 = BTN_S2
     FLTR_CNT <= {CNTR_WIDTH{1'b0}}; // Return to Zero
25
    else if (CE) // else if Clock Enable
      FLTR_CNT <= FLTR_CNT + 1; // Increment
                                                --- Input Synchronizer:
    always @ (posedge CLK, posedge RST)
      if (RST)
        begin
31
          BTN D \leq 1'b0;
          BTN S1 \leq 1'b0;
        end
      else
35
        begin
          BTN_D <= BTN IN;
37
          BTN_S1 \leq BTN_D;
        end
39
                                              ----// Output Register:
    always @ (posedge CLK, posedge RST)
41
      if (RST)
        BTN S2 \leq 1'b0;
43
      else if(&(FLTR_CNT) & CE)
        BTN_S2 \le BTN_S1;
```

```
## Output Front Detector Clock

Enable:

always @ (posedge CLK, posedge RST)

if (RST)

BTN_CEO <= 1'b0;

else

BTN_CEO <= &(FLTR_CNT) & CE & BTN_S1;

endmodule

## assign BTN_OUT = BTN_S2;

## assign BTN_OUT = BTN_S2;
```

Приведем содержание verilog-модуля, описывающего тестовое окружение, описывающее входные воздействия для данной модели.

/home/denilai/Documents/repos/latex/scripts/test-fsm.v

```
'timescale 1ns / 1ps
  module test_fsm;
    // Inputs
    reg
             rst;
              clk;
    reg
    reg
              ce;
    reg
             load;
    reg
             up;
    reg [3:0] data;
    // Outputs
    wire [3:0] seq;
    // Instantiate the Unit Under Test (UUT)
    fsm uut (
      .rst(rst),
      .clk(clk),
      .ce(ce),
      .load(load),
      . up(up),
      .data(data),
      .seq(seq)
    );
    always
26
     #5 clk = \sim clk;
28
    initial begin
      // Initialize Inputs
      rst = 1;
      c1k = 0;
      ce = 0;
```

```
load = 0;
      up = 0;
      data = 0;
      // Wait 100 ns for global reset to finish
38
      #100;
40
      // count forward
      rst=0;
      ce=1;
44
      up=1;
      #165;
46
      //count bashward
      rst=0;
50
      ce=1;
      up=0;
52
      #180;
      //one state (store mode)
      rst=0;
      ce=0;
58
      up=0;
      #100;
62
      rst=0;
      ce=0;
      up=0;
      1oad = 1;
      //load mode
68
      data=4'h0;
      #20;
70
      data=4'h1;
      #20;
72
      data=4'h2;
      #20;
74
      data=4'h3;
      #20;
      data=4'h4;
      #20;
78
      data=4'h5;
      #20;
80
      data=4'h6;
```

```
#20;
82
       data=4'h7;
       #20;
       data=4'h8;
       #20;
       data=4'h9;
       #20;
       data=4'ha;
       #20;
       data=4'hb;
       #20;
       data=4'hc;
       #20;
       data=4'hd;
       #20;
       data=4'he;
       #20;
       data=4'hf;
       //#20;
100
       $stop;
       // Add stimulus here
104
    end
  endmodule
```

Приведем содержание verilog-модуля верхнего уровня

/home/denilai/Documents/repos/latex/scripts/top2.v

```
'timescale 1ns / 1ps
module top (
  input
                  clk,
  input
         [4:0]
                  SW,
  input
                  CPU_RESET,
  input
                  BTNC,
  input
                  BTNU,
  output [3:0]
                  LED
    );
                   RST_I;
   reg
   wire
                   RST;
   wire
                   CO;
                   BTNC_CEO;
   wire
                   BTNU_CEO;
   wire
```

```
always @ (posedge clk, negedge CPU_RESET)
       begin
         if(~CPU RESET)
           RST_I \leftarrow 1'b1;
          e1se
           RST I \leq 1'b0;
      end
     assign RST=RST I;
     freq_div #(10000) FREQ_CO (
     .rst (RST),
28
     .clk (clk),
     .co (CO)
     );
32
     M_BTN_FILTER_V10 b_f_u(
     .CLK
34
               (clk),
      .CE
                (CO),
      .BTN_IN (BTNU),
      . RST
                (RST I),
     .BTN_CEO (BTNU_CEO)
38
     );
40
     M_BTN_FILTER_V10 b_f_c(
     .CLK
               (clk),
      .CE
                (co),
      .BTN_IN (BTNC),
      . RST
                (RST_I),
     .BTN_CEO (BTNC_CEO)
46
     );
     fsm FSM1(
50
             (RST_I),
     .rst
     .clk
             (clk),
52
             (BTNC_CEO),
      .ce
      .load (BTNU_CEO),
      . up
              (SW[4]),
      . data
              (SW[3:0]),
             (LED)
     . seq
     );
  endmodule
```

1.7 Тестирование и отладка средствами симулятора iSim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора iSim

из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть на рис. 4 и 5.




Рис. 4: Вывод iSim




Рис. 5: Вывод iSim

Приведем структуру проекта. См. рис. 6.




Рис. 6: Иерархия проекта

2 Вывод

В ходе данной практической работы нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog.

С помощью полученных знаний был спроектирован конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели.