

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра вычислительной техники

Отчет по практической работе №2

по дисциплине

«Архитектура процессоров и микропроцессоров»

Выполнил: студент группы ИВБО-02-19 К. Ю. Денисов Принял: старший преподаватель кафедры ВТ Ю. М. Скрябин Работа выполена «_____» ______ 202___ «____» ______202___

«Зачтено»

ПЕРЕЧЕНЬ СОКРАЩЕНИЙ

АЛУ — арифметико-логическое устройство

УУ — устройство управления

ША — шина адреса

ШД — шина данных

ШУ — шина управления

СЧАК — счетчик адреса команд

ОЗУ — оперативное запоминающее устройство

РАОЗУ — регистр адреса оперативного запоминающего устройства

РДозу — регистр данных оперативного запоминающего устройства

 $\coprod \mathcal{I}_{O3\mathcal{Y}}$ — шина адреса оперативного запоминающего устройства

РК — регистр команд

DC — дешифратор

SM - сумматор

КОП — код операции

Р1, Р2 — входные регистры АЛУ

РРАЛУ — регистр результата АЛУ

РОН — регистр общего назначения

РДРОН — регистр данных регистров общего назначения

РАРОН — регистр адреса регистров общего назначения

Цель работы

Разработать для указанных в заданиях команд функциональные схемы алгоритмов (ФСА) циклов исполнения команд и структурные электрические схемы операционной части блока обработки команд.

Описание работы

В ходе данной лабораторной работы нам было предложено разработать функциональные схемы алгоритмов (ФСА) циклов исполнения команд и структурные электрические схемы операционной части блока обработки команд для команды, приведенной в таблице 1.

Таблица 1 — Реализуемая команда

Первое поле в формате команды — поле кода операции (3п2);

 $3\pi 2$ — запись второго типа;

R1 – адрес регистра;

ПА2 – признак адресации

А2 – адрес в ОЗУ.

ФСА цикла исполнения команд

Цикл исполнения команд – это интервал времени, начиная с выборки команды из памяти, до ее завершения. Этот цикл можно представить в виде следующей диаграммы (рисунок 1):




Рисунок 1 — Временная диаграмма

ТЦ-время цикла исполнения команды.

Этапы цикла:

- 1. ТВК время выборки команды и дешифрации кода операции;
- 2. $\sum T_{Ai}$ –суммарное время выборки операндов;
- 3. $T_{O\Pi}$ –время выполнения операции;
- 4. ТРЕЗ -время размещения результата;
- 5. T_{AK} –время вычисления адреса следующей команды. Для начала составим функциональную исполнения команд (см. рисунок 2).




Рисунок 2 — Алгоритм цикла исполнения команд

Структурная электрическая схема

Теперь приведем структурную электрическую схему операционной части блока обработки команд (см. рисунок 3).




Рисунок 3 — Структурная электрическая схема

Вывод: в ходе данной практической работы мы ознакомились со структурной схемой ядра ЭВМ, изучили с процесс выполнения ЭВМ арифметических операций, научились строить функциональную схему алгоритма цикла исполнения команд.