

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра вычислительной техники

Отчет по лабораторной работе №1

по дисциплине

«Архитектура процессоров и микропроцессоров»

Цель работы

Целью работы является исследование работы процессора при выполнении команд пересылок и арифметических операций.

Описание работы

В ходе данной лабораторной работы нам были предложены две программы, которые необходимо было занести в память эмулируемого процессора КР580ВМ80. В таблице 1 данные программы приведены побайтово, на рисунках А.1 и А.2 приведены состояния регистров и флагов во время выполнения данных программ.

Таблица 1 - Программы к выполнению

1)	3A	48	77	1	D5	B8	7	25	2D	89	86	3F
2)	B2	C3	E9	CD	C9	76	0	DC				

Ход работы

- 1. Войти в «окно», «структурная схема микропроцессора»;
- 2. Установить потактный режим работы, указав «мышкой» кнопку «Тк»;
- 3. Установить режим «ОЗУ» указав «мышкой» клавишу «ОЗУ», набрать на цифровой клавиатуре адрес ОЗУ, затем ввести код требуемой команды согласно варианту задания и «нажать» клавишу «Ввод». Если данная команда требует участия регистров или регистровых пар, необходимо записать в указанные регистры информацию следующим образом: войти в режим работы с регистровой памятью, указав клавишу «Рег.», ввести в него информацию. Любая процедура записи в ОЗУ или в регистры завершается «нажатием» клавиши «Ввод».
- 4. Установить адрес ячейки ОЗУ, по которому записана команда.
- 5. Нажимая «мышкой» клавишу «Вып.», выполнить команду в потактном режиме, фиксируя в соответствующей таблице, состояние процессора в

каждом такте каждого цикла. Структурная схема позволяет проследить в этом режиме последовательность всех процедур выполнения команды.

Вывод: в ходе данной лабораторной работы мы ознакомились со структурной схемой процессора КР580ВМ80, регистрами общего назначения данного процессора КР580ВМ80, научились заносить программу в память процессора, исследовали работу процессора при выполнении данных программ.

приложение а

	Оценка	правильности выполнен ия моман пой	своих функций	:						LDA4877 - a smc str. iii	appacy 7745									LO 8 50 58 - surscens.	pener par (5, C)							R.C. целлином дади					DCR a - Amperent principa				DCR a - aeroment	and sweet				ADC C - Arc. Ar C+Clanner repende				ACD M - Constroates	senergia A cynnepyeros c	памет и то адрасу (конситенция регистровой	th Hadm				CMC - Mesephappeans, orner represent		
		AC	П	0		0	0	0	0	0	П	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					0	0	1		-	Т	Ť	<u>.</u>	Т	-	-		1		
	laroB	O	0			0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					0	0	0	0	0			0			0		0		1
	Состояние флагов	Ь	0			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						0	0	1		-	-	-						0	0	0
	000 000 000 000 000 000 000 000 000 00	s	0			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			-	-	1	1.	-		1	0	0	0			0		-	-	-	1		1
	Ì	Z	0	0	•	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					0	0	0	0				0 0			0	0	0	0	0
	1	٦	8	8 8	8	8	8	00	00	00	80	00	00	8	8	80	8	00	00	00	00	00	80	80	8	00	00	00	00	80	00	00	80	80	8	8	8	8	# #	ll ll	#	##	Ħ	ı.	Ħ	tt.	ш	tt t	1 11	ı ı	ı.	ı.	#	±	#
	Ì	Ξ	8	8 8	8	8	8	00	00	00	8	00	00	00	8	8	8	00	00	00	00	00	8	8	80	00	00	00	00	00	00	8	00	#	Ħ	tt	H I	#	<u> </u>	ı.	#	FF	##	Ħ	tt.	tt.	H I	tt t	± ±	ı.	H.	Ħ	Ħ	Ħ	tt
	ачения	Е	8	8 8	8	8	8	00	00	00	8	00	00	8	8	8	8	80	00	00	00	00	8	8	8	00	00	00	00	8	00	8	8	8	8	8	8	8 1	8 8	8	8	00	8	8	8	8	8	8 8	8 8	8	8	8	00	8	8
	Состояние регистров общ. назначения	D	8	8 8	8	8	8	00	00	00	00	00	00	8	8	8	8	00	00	00	00	00	8	8	8	00	00	00	00	00	00	00	8	8	8	8	8	8 1	8 8	8	8	00	8	8	8	8	8	8 8	8 8	8	8	8	8	8	8
ccopa	T DOB OD	C	8	8 8	8	8	8	8	8	00	8	00	00	00	8	8	8	00	00	00	OK.	OS.	9	9	9	Q	Qi.	OS:	OS.	g	OS.	9	9	9	9	Я	9	R I	a a	Я	9	OS.	9	9	Я	9	9	9 8	9 8	9	9	9	Q	9	я
Таблица состояний процессора	е регис	8	8	8 8	8	8	8	8	00	00	8	00	00	00	8	8	8	8	00	00	00	00	8	8	8	88	8	99	90	80	99	8	8	8	8	8	8	8 1	8 8	8	8	88	8	8	8	8	8	8 1	8 8	8	8	8	8	8	8
стояни	ОСТОЯНИ	A	8	8 8	8	8	8	00	00	00	8	00	00	10	ë	10	10	10	10	10	10	10	10	10	10	10	10	10	200	200	200	20	20	29	20	8	8	8 1	8 8	8	20	200	н	y _A	н	M.	9A 1	94 15	1 14	Ь	M	M	М	М	М
лица со	5	Z	8	8 8	8	8	8	129	9	48	48	48	48	8	ş	ş	9	48	48	48	48	48	8	100	-	48	48	48	48	-	48	48	9	ij.	ş	ş	ij.	9 1	9 19	ş	-	48	9	Đ.	ş	ş	ij.	9 1	19	iş	ş	ş	48	Đ.	8
Ta6	Ì	W	8	8 8	8	8	8	00	00	00	11	- 11	- 11	11	44	- 11	11	- 22	- 11	- 11	- 11	- 22	11	11	11	11	11	- 11	- 11	11	- 44	111	- 11	11	11	11	4				11	- 22	- 11	11	11		4		: :	#		11	11	11	11
	†	Буф.	8	8 8	ä	*	18	19	9	48	11	- 11	- 11	10	ij	10	10	10	10	10	OS.	OS.	9	8	88	88	20	40	40	20	40	п	п	Ŋ	Ю	Ŋ	R	R	R R	R	80	600	600	80	8	18	18	8 8	8 8	R	8	н	н	н	н
	†	ф. адр. д	0000	0000	0000	0000	1000	1000	1000	2000	2000	2000	7748	7748	7748	2000	0000	0000	0003	9000	9000	9000	9000	9000	9000	9000	9000	9000	9000	9000	4000	2000	2000	2000	4000	9000	9000		8 8	0000	0000	0000	6000	6000	¥000	000A	90004	Y000		H	9000	9000	9000	9000	2000
	†	yC E	4444	4444	li ii	222	3333	3333	3333	3333	3333	3333	3333	2222	1111	4444	2222	FFFF	FFFF	3333	3555	3333	3333	3333	3555	3333	3333	3333	3333	3333	3333	FFFF	2222	3333	FFFF	FFFF	1111			1111	355	3555	2222	FFFF	1111	1111	111	1111		i i	333	1111	FFFF	222	FFFF
	+	ž	0000	0000	0000	1000	1000	1000	2000	2000	2000	0000	0000	0000	gg000	2000	0000	2000	9000	9000	9000	9000	9000	9000	9000	9000	9000	9000	9000	2000	4000	2000	2000	4000	9000	8000	9000	8		8000	8000	6000	6000	Aggo	A000	A000A	YOUD!	W 000	¥000	980	9000	9000	9000	2000	2000
	+	PK	80	8 8	ă	34	35	34	34	38	34	34	34	38	ă	34	38	10	10	10	10	10	10	10	10	10	10	40	40	40	40	20	п	п	Ŋ	п	n	R	R R	R	R	680	00	8	8	8	18	8 1	8 18	18	18	18	н	н	н
	+	такта	0		ra ca	4	n	10	1	10	8	10	111	77	п		2		+		9	2	10	o	10		2	2	4	n	1	N		4	n		n I	,			2	2	4	n		N			1 10		-	N	2	*	
	+	N цикла	0		1-	-	N	N	N	2			4	4	*				1	2	2	2	n					1	1		1					-		+		-		1			-	-	_	.,	1 10	N	-				
		Команда			LDA act	LDA act	LDA aut	LDA act	LDA act	LDA act	LDA aut	LDA act	LDA act	LDA act	LDA act	DO B, d16	DO 8, d16	DO 8, d16	LOG 55, d35	DO B, dis	DO B, d16	DO B, d16	DO 8, d36	DO 8, d36	DO B, 416	BLC	BLC	BLC	BLC	BLC	H BOO	наро	нара	нара	нара	1800	1850	1800	180	ADCC	ADCIC	ADC.C	ADCIC	ADC.C	ADD M	ACD M	ADD M	W OO W	W ODY	ACD M	OWC	CMC	CMC	CMC	CMC

Рисунок А.1 — Таблица состояний процессора. Первая программа

Оценка	правильности	выполнения ко мандо й сво их функций	Per. B <- F1		XBA B - A XOR B mm	этом сигнал переноса	обнуляется		1 0 0 V 0 V 0 V 0 V 0 V 0 V 0 V 0 V 0 V	STOM IDVISHOK	переноса как и	BCTD MO FAT EN SHO TO	переноса = 0					JM 07 00 - переход на	φηατα S (S==1)					NOP - пропуск одного	процессорного цикла,	задержим длинной	машинного цикла						CZ 03 00 - nepe xoд no annecy 00 03 ec.nn Z=1					
		AC	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	arob	S	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Состояние флагов	۵	0	0	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Состо	S	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	-	_
		Z	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	o
		_	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
		I	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	90
	ния	ш	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	90
	назначе		00	┞	00	00	00	00	H	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00
pa	зв общ.	υ υ	H	\vdash	\vdash	H	00	\vdash	H	0 00	0 00	0 00	0 00	0 00	00	00	H	00	L	0 00	0 00	H	0 00	0 00	0 00	0 00	Н	0 00	0 00	L	0 00	H	\vdash	0 00	H	0 00	┞	┞
роцесс	регистро		00		00	00		00	H	H			L	H	L	H	00	\vdash	00 1	L	H	00 1					00 1			00 1		00	00	H	00	H	H	00
ояний п	Состояние регистров общ. назначения	-	표	┞	E	FI	H	E	댐	FI	FI	FI	L	H	H	13	H	H	FI	FI	H	FI	FI	E	FI	FI	FI	FI	FI	FI	FI	H	FI	H	H	H	H	ū
Таблица состояний процессора	Coc	⋖	00	00	00	00	00	00	00	00	00	FI	FI	댐	Ħ	댐	H	댐	F1	FI	댐	FI	FI	FI	FI	FI	F1	FI	F1	F1	FI	댐	FI	댐	댐	댐	표	ū
Табли		Z	8	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	90
		X	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	00	07	07	07	20	07	20	07	07	20	10	20	10	07	07	00	00	00	00	00
		Буф. Данных	L	L	A8	A8	A8	A8	A8	B0	BO	B0	B0	B0	FA	FA	FA	FA	20	20	20	00	00	00	00	00	00	00	8	8	8	ខ	00	00	00	00	00	00
		Буф.	L	0000	0000	0000	0000	0000	0001	1000	0001	0001	1000	0005	0005	0005	0005	0003	0003	0003	0004	0004	0004	2000	2000	2000	2000	8000	8000	8000	8000	6000	6000	6000	000A	000A	000A	000B
		уС		HHH	FFFF	EFFF	HEFF	FFFF	HHH	FFFF	HEFF	FFFF	EFFF	FFFF	HHH	HHH	###	###	HEFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	FFFF	HEFF	FFFF	###	FFFF	FFFF	FFFF	HEFF	###	H
		CK		0000	0000	0000	0000	1000	1000	1000	1000	1000	2000	0005	0002	0005	0003	0003	0003	0004	0004	0004	2000	2000	2000	2000	8000	8000	8000	8000	6000	6000	6000	000A	000A	000A	8000	000B
		A				A8	A8	A8	A8	A8	B0	B0	B0	B0	B0	FA	FA	FA	FA	FA	FA	FA	FA	FA	FA	00	00	00	00	30	8	8	8	8	8	8	8	8
		N такта	0	1	2	3	4	5	1	2	3	4	2	1	2	3	4	2	9	7	8	6	10	1	2	3	4	1	2	3	4	2	9	7	8	6	10	1
		N цикла	0	1	1	1	1	1	1	1	1	1	1	1	-	1	1	2	2	2	3	3	3	1	1	1	1	1	1	1	1	2	2	2	3	3	3	-
		Команда		XRA B	XRA B	XRA B	XRA B	XRA B	ORA B	ORA B	ORA B	ORA B	ORA B	JM adr	JM adr	JM adr	JM adr	JM adr	JM adr	NOP	NOP	NOP	NOP	CZ adr	CZ adr	CZ adr	CZ adr	CZ adr	C7 adr									

Рисунок A.2 — Таблица состояний процессора. Вторая программа