

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра Вычислительной техники

Отчет по лабораторной работе №2

по дисциплине

«Проектирование и разработка систем на базе ПЛИС»

'Тема работы:

«Проектирование синтезируемой модели конечного автомата и её верификация средствами САПР Xilinx ISE 14.x.»

Выполнил:	студент	К. Ю. Денисов				
Принял:	ассистен	łΤ			А. С. Боронников	
Работа выпо «Зачтено»	олена	, ,	»	202		

Содержание

1	Ход	работы	3
	1.1	Постановка задачи	3
	1.2	Индивидуальный вариант 149	4
	1.3	Структурная схема автомат	4
	1.4	Кодировка состояний автомата в двоичной и шестнадцатиричной	
		системах	4
	1.5	Граф состояний	6
	1.6	Создание проекта САПР Xilinx ISE	6
	1.7	Тестирование и отладка средствами симулятора iSim	13
2	Вы	вод	15

1 Ход работы

1.1 Постановка задачи

Требуется описать конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели на языке Verilog HDL.

Автомат должен иметь интерфейс, представленный на рис 1.




Рисунок 1 — Интерфейс цифрового автомата

Автомат является синхронным цифровым узлом, срабатывающим по восходящим фронтам синхросигнала CLK. Исключение составляет асинхронный вход сброса RST, принудительно устанавливающий регистр автомата в исходное состояние (определяется вариантом). Автомат должен реагировать на входные воздействия согласно таблице 1.

RST	CLK	LOAD	CE	UP	Действие				
1	X	X	X	X	Асинхронный сброс SEQ <= Func(4'h0)				
0	posedge	1	X	X	Загрузка SEQ <= Func(DAT_I)				
0	posedge	0	1	0	Обратная генерация SEQ <= Func(i-1)				
0	posedge	0	1	1	Прямая генерация SEQ <= Func(i+1)				
0	posedge	0		X	Xpaнeние SEQ <= SEQ				

Tаблица 1 - Tаблица функционирования автомата

Последовательность генерируемых сигналов определяется функцией Func(i), где i-4-разрядный двоичный индекс, представляющий собой номер элемента последовательности.

Инкремент индекса соответствует прямой генерации последовательности. Декремент индекса соответствует обратной генерации последовательности.

Последовательность для каждого варианта выполнения работы определяется из таблицы вариантов следующим образом: индекс i задан

входными комбинациями от F до 0 в верхней строке таблицы, а выходные комбинации Func(i), формируемые на выходах SEQ[3:0], заданы строкой таблицы, соответствующей выбранному варианту. Допускается использовать различные варианты кодировки состояний автомата. Автомат может иметь организацию согласно абстрактным моделям Мили или Мура.

1.2 Индивидуальный вариант 149

Требуется описать конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели на языке Verilog HDL согласно данной таблице истинности и вектор-функции (см. таблицу 2).

F	Е	D	C	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	C	5	2	A	С

Таблица 2 — Вектор-функция

1.3 Структурная схема автомат

Построим структурную схему цифрового устройства. Используем делитель частоты для снижения частоты тактового генератора, фильтр дребезга для использования кнопок в качестве устройств ввода. См. рис. 2.

1.4 Кодировка состояний автомата в двоичной и шестнадцатиричной системах

Опишем модуль behaviour.v, указав в нем состояния автомата, приведенные в шестнадцатеричной системе.

```
/home/denilai/Documents/repos/latex/scripts/behaviour.v
```

```
timescale 1ns / 1ps

module beheviour(
  input[3:0] X,
  output reg [3:0] Y
  );
```




Рисунок 2 — Структурная схема устройства

```
always@(X)
      case(X)
        4'h0: Y<=4'hc;
        4'h1: Y<=4'ha;
10
        4'h2: Y<=4'h2;
        4'h3: Y<=4'h5;
        4'h4: Y<=4'hc;
        4'h5: Y<=4'h7;
14
        4'h6: Y<=4'hd;
        4'h7: Y<=4'h2;
16
        4'h8: Y<=4'h2;
        4'h9: Y<=4'h7;
        4'ha: Y<=4'h0;
        4'hb: Y<=4'h3;
20
        4'hc: Y<=4'h8;
        4'hd: Y<=4'h4;
        4'he: Y<=4'h4;
        4'hf: Y<=4'h0;
      default: Y<=4'h0;</pre>
26
    endcase
28 endmodule
```

1.5 Граф состояний

Опишем граф перехода цифрового автомата согласно указанным режимам работы (переход в следующее или предыдущее состояние, загрузка состояния, хранение, сброс). См рис. 3.




Рисунок 3 — Граф переходов

1.6 Создание проекта САПР Xilinx ISE

Приведем содержание verilog-модуля, описывающего цифровой автомат.

/home/denilai/Documents/repos/latex/scripts/fsm.v

```
'timescale 1ns / 1ps
 module fsm(input
                          rst,
          input
                      clk,
          input
                      ce,
          input
                      load,
          input
                      up,
          input [3:0] data,
          output [3:0] seq);
12 reg [3:0] state;
14 behaviour beh (.X(state),
            .Y(seq));
 always @(posedge clk, posedge rst)
```

```
begin
18
       if (rst)
         state <= 4'h0;
       else
         begin
22
            if (load)
              state <= data;</pre>
24
            if (ce && up)
              state <= state + 4'h1;</pre>
            if (ce && !up)
              state <= state - 4'h1;</pre>
28
            if (!ce && !load)
              state <= state;</pre>
30
         end
    end
  endmodule
```

Приведем содержание verilog-модуля, описывающего делитель частоты.

 $/home/denilai/Documents/repos/latex/scripts/freq_div.v$

```
'timescale 1ns / 1ps
  // freq_div instatination example: freq_div #(10000) (....)
4 module freq_div(input
                                 rst,
              input
                           clk,
              output reg co);
     reg [16:0] counter;
     parameter divisior = 17'd10000;
10
     always @(posedge clk, posedge rst) begin
      if (rst)
12
        begin
           counter <= 0;</pre>
           co <= 0;
        end
16
      else
           if (counter >= (divisior - 17'b1))
18
            begin
               counter <= 17'b0;</pre>
20
               co <= 1;
             end
22
           else
          begin
             co <= 0;
             counter <= counter + 17'b1;</pre>
           end
    end
```

Приведем содержание verilog-модуля, описывающего фильтр дребезга.

/home/denilai/Documents/repos/latex/scripts/m_btn_filter.v

```
'timescale 1ns / 1ps
2 module M_BTN_FILTER_V10(
4 input
          CLK,
 input
           CE,
6 input
          BTN_IN,
 input
          RST,
 //output BTN OUT,
10 output reg BTN_CEO
   );
 parameter [3:0] CNTR WIDTH = 4; // Internal Counter Width
   // Internal signals declaration:
14
   reg [CNTR WIDTH - 1:0] FLTR CNT;
   reg BTN_D, BTN_S1, BTN_S2;
16
18
   //----// Main Counter:
   always @ (posedge CLK, posedge RST)
   if(RST)
     FLTR_CNT <= {CNTR_WIDTH{1'b0}};</pre>
22
   else
   if(!(BTN_S1 ^ BTN_S2)) // if BTN_S1 = BTN_S2
     FLTR_CNT <= {CNTR_WIDTH{1'b0}}; // Return to Zero
   else if(CE) // else if Clock Enable
26
     FLTR_CNT <= FLTR_CNT + 1; // Increment</pre>
   //----// Input Synchronizer:
28
   always @ (posedge CLK, posedge RST)
     if(RST)
30
      begin
        BTN_D <= 1'b0;
32
        BTN_S1 \le 1'b0;
       end
34
     else
      begin
36
        BTN_D <= BTN_IN;
        BTN_S1 <= BTN_D;
38
       end
   //----// Output Register:
   always @ (posedge CLK, posedge RST)
     if(RST)
42
      BTN S2 <= 1'b0;
     else if(&(FLTR_CNT) & CE)
44
      BTN_S2 <= BTN_S1;
```

Приведем содержание verilog-модуля, описывающего тестовое окружение, описывающее входные воздействия для данной модели.

/home/denilai/Documents/repos/latex/scripts/test-fsm.v

```
'timescale 1ns / 1ps
 module test_fsm;
   // Inputs
   reg
           rst;
   reg
            clk;
   reg
            ce;
   reg
            load;
   reg
            up;
   reg [3:0] data;
   // Outputs
   wire [3:0] seq;
   // Instantiate the Unit Under Test (UUT)
   fsm uut (
     .rst(rst),
     .clk(clk),
     .ce(ce),
20
      .load(load),
     .up(up),
     .data(data),
     .seq(seq)
    );
   always
26
     #5 clk=~clk;
28
   initial begin
     // Initialize Inputs
     rst = 1;
     clk = 0;
32
     ce = 0;
```

```
load = 0;
34
      up = 0;
      data = 0;
36
      // Wait 100 ns for global reset to finish
38
      #100;
40
      // count forward
      rst=0;
      ce=1;
44
      up=1;
      #165;
46
      //count bashward
      rst=0;
50
      ce=1;
      up=0;
52
      #180;
      //one state (store mode)
56
      rst=0;
      ce=0;
58
      up=0;
      #100;
62
      rst=0;
      ce=0;
64
      up=0;
      load=1;
      //load mode
68
      data=4'h0;
      #20;
70
      data=4'h1;
      #20;
72
      data=4'h2;
      #20;
74
      data=4'h3;
      #20;
76
      data=4'h4;
      #20;
78
      data=4'h5;
      #20;
80
      data=4'h6;
```

```
#20;
82
       data=4'h7;
       #20;
       data=4'h8;
       #20;
86
       data=4'h9;
       #20;
88
       data=4'ha;
       #20;
       data=4'hb;
       #20;
92
       data=4'hc;
       #20;
94
       data=4'hd;
       #20;
       data=4'he;
       #20;
98
       data=4'hf;
       //#20;
100
       $stop;
       // Add stimulus here
104
     end
106
  endmodule
```

Приведем содержание verilog-модуля верхнего уровня

/home/denilai/Documents/repos/latex/scripts/top 2.v

```
'timescale 1ns / 1ps
 module top(
   input
                    clk,
    input [4:0]
                    SW,
    input
                    CPU_RESET,
    input
                    BTNC,
    input
                    BTNU,
    output [3:0]
                    LED
      );
10
12
                     RST_I;
     reg
     wire
                     RST;
     wire
                     CO;
                     BTNC_CEO;
     wire
                     BTNU_CEO;
     wire
```

```
always @ (posedge clk, negedge CPU_RESET)
      begin
20
        if(~CPU_RESET)
          RST_I <= 1'b1;
22
         else
          RST_I <= 1'b0;
      end
     assign RST=RST_I;
26
     freq_div #(10000) FREQ_CO (
     .rst (RST),
28
     .clk (clk),
     .co (CO)
     );
32
    M_BTN_FILTER_V10 b_f_u(
     .CLK
             (clk),
34
      .CE
              (CO),
      .BTN_IN (BTNU),
      .RST
               (RST_I),
     .BTN_CEO (BTNU_CEO)
38
     );
40
    M_BTN_FILTER_V10 b_f_c(
     .CLK
             (clk),
      .CE
               (co),
      .BTN_IN (BTNC),
44
      .RST
              (RST_I),
     .BTN_CEO (BTNC_CEO)
46
     );
    fsm FSM1(
50
     .rst (RST_I),
52
     .clk (clk),
      .ce (BTNC_CEO),
      .load (BTNU_CEO),
      .up
             (SW[4]),
      .data (SW[3:0]),
56
          (LED)
     .seq
     );
  endmodule
```

1.7 Тестирование и отладка средствами симулятора iSim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора

iSim из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть на рис. 4 и 5.




Рисунок 4 — Вывод iSim




Рисунок 5 — Вывод iSim

Приведем структуру проекта. См. рис. 6.




Рисунок 6 — Иерархия проекта

2 Вывод

В ходе данной практической работы нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog.

С помощью полученных знаний был спроектирован конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели.