

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт информационных технологий Кафедра Вычислительной техники

Отчет по лабораторной работе №1

по дисциплине

«Проектирование и разработка систем на базе ПЛИС»

Выполнили: студенты группы ИВБО-02-19

Принял: ассистент

А. С. Боронников

К. Ю. Денисов

Содержание

1	Ход	работы	3
	1.1	Постановка задачи	3
	1.2	Индивидуальный вариант 149	3
	1.3	Построение таблицы истинности	3
	1.4	Построение карт Карно	4
	1.5	Минимизация булевых функций	4
	1.6	Реализация функций в схемотехническом редакторе	6
	1.7	Реализация функций на вентильном уровне	6
	1.8	Реализация функций на поведенческом уровне	8
	1.9	Создание проекта САПР Xilinx ISE	9
	1.10	Тестирование и отладка средствами симулятора iSim	9
2	Выв	ОЛ	11

1 Ход работы

1.1 Постановка задачи

Спроектировать синтезируемые модели комбинационной схемы 4х4, описанной таблицей истинности согласно варианту задания, тремя различными способами:

- 1. На вентильном уровне, методом карт Карно в виде МДНФ, в схемотехническом редакторе Schematic editor САПР Xilinx ISE Design Suite.
- 2. На вентильном уровне, методом карт Карно в виде МКНФ, на языке описания аппаратуры Verilog.
- 3. На поведенческом уровне, на языке описания аппаратуры Verilog. Реализовать на языке Verilog тестовое окружение и провести верификацию спроектированных моделей при помощи симулятора iSim из состава САПР Xilinx ISE Design Suite.

Провести апробацию моделей при помощи отладочной платы Digilent Nexys 4 на ПЛИС Xilinx Artix 7 XC7A100T-1CSG324. Комбинации на входах комбинационных схем должны задаваться при помощи движковых переключателей отладочной платы, комбинации на выходах комбинационных схем должны отображаться светодиодами отладочной платы.

1.2 Индивидуальный вариант 149

Спроектировать синтезируемые модели комбинационной схемы 4х4 согласно данной таблице истинности и вектор-функции (см. таблицу 1).

F	E	D	С	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	C

Таблица 1: Вектор-функция

1.3 Построение таблицы истинности

Построим таблицу истинности по заданному вектору. Входы обозначим X_3, X_2, X_1, X_0 , а выходы Q_3, Q_2, Q_1, Q_0 соответственно (см. таблицу 2).

No	X_3	X_2	X_1	X_0	F	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	c	1	1	0	0
1	0	0	0	1	a	1	0	1	0
2	0	0	1	0	2	0	0	1	0
3	0	0	1	1	5	0	1	0	1
4	0	1	0	0	c	1	1	0	0
5	0	1	0	1	7	0	1	1	1
6	0	1	1	0	0	1	1	0	1
7	0	1	1	1	2	0	0	1	0
8	1	0	0	0	2	0	0	1	0
9	1	0	0	1	7	0	1	1	1
10	1	0	1	0	0	0	0	0	0
11	1	0	1	1	3	0	0	1	1
12	1	1	0	0	8	1	0	0	0
13	1	1	0	1	4	0	1	0	0
14	1	1	1	0	4	0	1	0	0
15	1	1	1	1	0	0	0	0	0

Таблица 2: Таблица истинности

1.4 Построение карт Карно

Построим карты Карно для 4 переменных X_3, X_2, X_1, X_0 для каждой из бинарных функций Q_3, Q_2, Q_1, Q_0 (см. рис. 1).

1.5 Минимизация булевых функций

По построенным картам Карно опишем **МДНФ** для реализации данных функций на вентильном уровне в редакторе Schematic editor CAПР Xilinx ISE Design Suite.

$$\begin{split} Q_3 &= \bar{X}_3 \bar{X}_2 \bar{X}_1 \vee X_2 \bar{X}_1 \bar{X}_0 \vee \bar{X}_3 X_2 \bar{X}_0 \\ Q_2 &= \bar{X}_3 \bar{X}_1 \bar{X}_0 \vee \bar{X}_3 \bar{X}_2 X_1 X_0 \vee X_2 \bar{X}_1 X_0 \vee X_2 X_1 \bar{X}_0 \vee X_3 \bar{X}_1 X_0 \\ Q_1 &= \bar{X}_3 \bar{X}_1 X_0 \vee \bar{X}_3 \bar{X}_2 X_1 \bar{X}_0 \vee \bar{X}_3 X_2 X_0 \vee X_3 \bar{X}_2 \bar{X}_1 \vee X_3 \bar{X}_2 X_0 \\ Q_0 &= \bar{X}_2 X_1 X_0 \vee \bar{X}_3 X_2 \bar{X}_1 X_0 \vee \bar{X}_3 X_2 X_1 \bar{X}_0 \vee X_3 \bar{X}_2 X_0 \end{split}$$




Рис. 1: Карты Карно для 4-х переменных для функций а) Q_3 , б) Q_2 , в) Q_2 , г) Q_1 , д) Q_0

Также опишем **МКНФ** для реализации булевых функций средствами VHDL в CAПР Xilinx ISE Design Suite.

$$Q_{3} = (\bar{X}_{3} \vee \bar{X}_{1}) \cdot (X_{2} \vee \bar{X}_{1}) \cdot (\bar{X}_{2} \vee \bar{X}_{0})$$

$$Q_{2} = (X_{2} \vee X_{2} \vee X_{1} \vee \bar{X}_{0}) \cdot (\bar{X}_{3} \vee X_{2}\bar{X}_{1}) \cdot (X_{2} \vee \bar{X}_{1} \vee X_{0}) \cdot (\bar{X}_{2} \vee \bar{X}_{1} \vee \bar{X}_{0}) \cdot (\bar{X}_{3} \vee X_{1} \vee X_{0})$$

$$Q_{1} = (X_{3} \vee X_{1} \vee X_{0}) \cdot (\bar{X}_{3} \vee \bar{X}_{1}\bar{X}_{0}) \cdot (\bar{X}_{3} \vee \bar{X}_{2}) \cdot (X_{3} \vee X_{2} \vee \bar{X}_{1} \vee \bar{X}_{0}) \cdot (\bar{X}_{2} \vee X_{0})$$

$$Q_{0} = (X_{3} \vee X_{2} \vee X_{1}) \cdot (X_{2} \vee X_{0}) \cdot (X_{1} \vee X_{0}) \cdot (\bar{X}_{3} \vee \bar{X}_{2}) \cdot (\bar{X}_{2} \vee \bar{X}_{1} \vee \bar{X}_{0})$$

1.6 Реализация функций в схемотехническом редакторе

Опишем функции Q_3 , Q_2 , Q_1 , Q_0 на вентильном уровне в схемотехническом редакторе Schematic editor CAПР Xilinx ISE Design Suite (см. рис. 2, 3).

1.7 Реализация функций на вентильном уровне

На основании МКНФ опишем функции Q_3 , Q_2 , Q_1 , Q_0 на вентильном уровне с помощью языка Verilog.

/home/denilai/Documents/repos/latex/scripts/mknf.v




Рис. 2: Схемотехнический редактор. Лист 1




Рис. 3: Схемотехнический редактор. Лист 2

1.8 Реализация функций на поведенческом уровне

На основании построенной ранее таблицы истинности (см. таблицу 2) опишем функции Q_3 , Q_2 , Q_1 , Q_0 на поведенческом уровне с помощью языка Verilog.

/home/denilai/Documents/repos/latex/scripts/behaviour.v

```
'timescale 1ns / 1ps
module beheviour (
  input[3:0] X,
  output reg [3:0] Y
   always@(X)
    case(X)
       4'h0: Y \le 4'hc;
       4 'h1: Y<=4 'ha;
       4 'h2: Y<=4 'h2;
       4'h3: Y \le 4'h5;
       4'h4: Y \le 4'hc;
       4'h5: Y \le 4'h7;
       4'h6: Y \le 4'hd;
       4'h7: Y \le 4'h2;
       4 'h8: Y<=4 'h2;
       4 'h9: Y<=4 'h7;
       4 'ha: Y \le 4 'h0;
       4 'hb: Y<=4 'h3;
       4 'hc: Y<=4 'h8;
       4'hd: Y \le 4'h4;
       4 'he: Y<=4 'h4;
       4'hf: Y \le 4'h0;
     default: Y \le 4'h0;
  endcase
endmodule
```

1.9 Создание проекта САПР Xilinx ISE

Опишем файл верхнего уровня проекта CAПР Xilinx ISE Design Suite, в котором подключим все остальные модули, укажем входные и выходные сигналы.

/home/denilai/Documents/repos/latex/scripts/top.v

```
'timescale 1ns / 1ps
module top (
  input [11:0] SW,
  output[11:0] LED
    );
   beheviour CL1 (
   .X(SW[3:0]),
   .Y(LED[3:0])
   );
   mknf CL2(
   .X(SW[7:4]),
   .Y(LED[7:4])
   );
   schematicdnf CL3(
   .X(SW[11:8]),
   .Y(LED[11:8])
   );
endmodule
```

1.10 Тестирование и отладка средствами симулятора iSim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора iSim из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть на рис. 4 и 5.




Рис. 4: Проверка синтаксиса




Рис. 5: Вывод iSim

2 Вывод

В ходе данной практической работы нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog. С помощью полученных знаний была спроектированы синтезируемые модели комбинационной схемы 4х4, описанной тремя различными способами.