### **АННОТАЦИЯ**

Суть данной курсовой работы заключается в построении модели логического устройства сочетающего в себе функциональные узлы делителя частоты, фильтра дребезга контактов кнопки, конечного автомата генератора последовательности, матричного индикатора и генератора широтно-импульсных сигналов, а также верификация данной модели.

Работа состоит из пояснительной записки и графической части. Графическая часть представляет собой описание реализуемого программного решения.

Пояснительная записка содержит 5 разделов.

В первом разделе освещается проектирование моделей комбинационной логической схемы, которые будут использованы в дальнейших разделах.

Второй раздел посвящен построению конечного автомата-генератора последовательности.

В третьем разделе освещается процесс разработки функционального узла, применяющегося для анализа входной последовательности.

Четвертый раздел отведен под описание процесса разработки узла для управления матричным индикатором.

В пятом разделе описана реализация широтно-импульсного генератора и 64-разрядного сдвигового регистра.

Работу выполнил студент группы ИВБО-02-19 Денисов К.Ю.

Руководитель — профессор кафедры вычислительной техники, доцент технических наук Потехин Д. С.

Консультант — старший преподаватель кафедры вычислительной техники Борисенко Н. В.

Количество страниц — 75, количество рисунков — 31, количество таблиц — 7, количество приложений — 2. В работе использованы 10 источников.

Первое приложение содержит в себе исходные коды модулей на языке Verilog, разрабатываемых в ходе курсовой работы.

Второе приложение содержит результаты симуляции цифрового устройства в САПР ISE Design Suite.

# СОДЕРЖАНИЕ

HEF	чень сокращении и обозначении	1
BBE	ЕДЕНИЕ	8
1 I	ІРОЕКТИРОВАНИЕ МОДЕЛЕЙ КОМБИНАЦИОННОЙ ЛОГИЧЕ-	
C	СКОЙ СХЕМЫ	9
1.1	Постановка задачи	9
1.2	Реализация логической схемы	9
1.3	Построение таблицы истинности	10
1.4	Построение карт Карно	10
1.5	Минимизация булевых функций	11
1.6	Реализация функций в схемотехническом редакторе	12
1.7	Реализация функций на вентильном уровне	13
1.8	Реализация функций на поведенческом уровне	13
1.9	Создание проекта САПР Xilinx ISE	14
1.10	Тестирование и отладка средствами симулятора iSim	14
1.11	Вывод	14
2 Γ	ІОСТРОЕНИЕ ГЕНЕРАТОРА ПОСЛЕДОВАТЕЛЬНОСТИ	15
2.1	Постановка задачи	15
2.2	Реализация конечного автомата	16
2.3	Структурная схема автомата	16
2.4	Кодировка состояний автомата в двоичной и шестнадцатиричной	
	системах	17
2.5	Граф состояний	17
2.6	Создание проекта САПР Xilinx ISE	18
2.7	Тестирование и отладка средствами симулятора iSim	19
2.8	Вывод	19
3 P	АЗРАБОТКА АНАЛИЗАТОРА ПОСЛЕДОВАТЕЛЬНОСТИ	20
3.1	Постановка задачи	20
3.2	Моделирование цифрового устройства	21
3.3	Описание принципа работы	23
3.4	Создание проекта САПР Xilinx ISE	24
3.5	Тестирование и отладка средствами симулятора ISim	25

3.6	Вывод	26
4 N	ИОДЕЛИРОВАНИЕ ФУНКЦИОНАЛЬНОГО УЗЛА УПРАВЛЕНИЯ	
N	ИАТРИЧНЫМ ДИСПЛЕЕМ	27
4.1	Постановка задачи	27
4.2	Моделирование цифрового устройства	27
4.3	Принцип работы матричного индикатора	28
4.4	Создание проекта САПР Xilinx ISE	29
4.5	Тестирование и отладка средствами симулятора iSim	30
4.6	Вывод	31
5 P	РЕАЛИЗАЦИЯ ГЕНЕРАТОРА ШИМ	32
5.1	Постановка задачи	32
5.2	Принцип широтно-импульсной модуляции	34
5.3	Реализация генератора ШИМ	34
5.4	Создание проекта САПР Xilinx ISE	36
5.5	Тестирование и отладка средствами симулятора ISim	38
5.6	Вывод	38
3Ak	СЛЮЧЕНИЕ	39
СПІ	ИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	40
ПРІ		41
<b>A</b> J	Іистинг	42
БР	Результаты симуляций	72

# ПЕРЧЕНЬ СОКРАЩЕНИЙ И ОБОЗНАЧЕНИЙ

МДНФ — Минимальная дизьюнктивная нормальная форма

МКНФ — Минимальная конъюнктивная нормальная форма

САПР — Система автоматизированного проектирования

**РWM** — Широтно-импульсная модуляция

# **ВВЕДЕНИЕ**

Целью данной курсовой работы является построение логического устройства сочетающего в себе функциональные узлы делителя частоты, фильтра дребезга контактов кнопки, конечного автомата генератора последовательности, блока управления матричного индикатора и генератора широтно-импульсных сигналов, а также верификация данной модели.

# 1 ПРОЕКТИРОВАНИЕ МОДЕЛЕЙ КОМБИНАЦИ-ОННОЙ ЛОГИЧЕСКОЙ СХЕМЫ

#### 1.1 Постановка задачи

Спроектировать синтезируемые модели комбинационной схемы 4х4, описанной Таблицей истинности согласно варианту задания, тремя различными способами:

- 1. На вентильном уровне, методом карт Карно в виде МДНФ, в схемотехническом редакторе Schematic editor САПР Xilinx ISE Design Suite.
- 2. На вентильном уровне, методом карт Карно в виде МКНФ, на языке описания аппаратуры Verilog.
- 3. На поведенческом уровне, на языке описания аппаратуры Verilog. Реализовать на языке Verilog тестовое окружение и провести верификацию спроектированных моделей при помощи симулятора iSim из состава САПР Xilinx ISE Design Suite.

Провести апробацию моделей при помощи отладочной платы Digilent Nexys 4 на ПЛИС Xilinx Artix 7 XC7A100T-1CSG324. Комбинации на входах комбинационных схем должны задаваться при помощи движковых переключателей отладочной платы, комбинации на выходах комбинационных схем должны отображаться светодиодами отладочной платы.

#### 1.2 Реализация логической схемы

Спроектировать синтезируемые модели комбинационной схемы 4x4 согласно Таблице истинности 1.1 и вектор-функции.

Таблица 1.1 — Вектор-функция

F	Е	D	С	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	C

### 1.3 Построение таблицы истинности

Построим таблицу истинности по заданному вектору. Входы обозначим  $X_3, X_2, X_1, X_0$ , а выходы  $Q_3, Q_2, Q_1, Q_0$  соответственно (см. Таблицу 1.2).

Таблица 1.2 — Таблица истинности

No	$X_3$	$X_2$	$X_1$	$X_0$	F	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	0	0	0	0	c	1	1	0	0
1	0	0	0	1	a	1	0	1	0
2	0	0	1	0	2	0	0	1	0
3	0	0	1	1	5	0	1	0	1
4	0	1	0	0	c	1	1	0	0
5	0	1	0	1	7	0	1	1	1
6	0	1	1	0	0	1	1	0	1
7	0	1	1	1	2	0	0	1	0
8	1	0	0	0	2	0	0	1	0
9	1	0	0	1	7	0	1	1	1
10	1	0	1	0	0	0	0	0	0
11	1	0	1	1	3	0	0	1	1
12	1	1	0	0	8	1	0	0	0
13	1	1	0	1	4	0	1	0	0
14	1	1	1	0	4	0	1	0	0
15	1	1	1	1	0	0	0	0	0

# 1.4 Построение карт Карно

Построим карты Карно для 4 переменных  $X_3, X_2, X_1, X_0$  для каждой из бинарных функций  $Q_3, \, Q_2, \, Q_1, \, Q_0$  (см. Рисунок 1.1).




Рисунок 1.1 — Карты Карно для 4-х переменных для функций а) $Q_3$ , б) $Q_2$ , в) $Q_2$ , г) $Q_1$ , д) $Q_0$ 

#### 1.5 Минимизация булевых функций

По построенным картам Карно опишем МДНФ для реализации данных функций на вентильном уровне в редакторе Schematic editor САПР Xilinx ISE Design Suite.

$$Q_3 = \bar{X}_3 \bar{X}_2 \bar{X}_1 \vee X_2 \bar{X}_1 \bar{X}_0 \vee \bar{X}_3 X_2 \bar{X}_0 \tag{1.1}$$

$$Q_2 = \bar{X}_3 \bar{X}_1 \bar{X}_0 \vee \bar{X}_3 \bar{X}_2 X_1 X_0 \vee X_2 \bar{X}_1 X_0 \vee X_2 X_1 \bar{X}_0 \vee X_3 \bar{X}_1 X_0 \tag{1.2}$$

$$Q_1 = \bar{X}_3 \bar{X}_1 X_0 \vee \bar{X}_3 \bar{X}_2 X_1 \bar{X}_0 \vee \bar{X}_3 X_2 X_0 \vee X_3 \bar{X}_2 \bar{X}_1 \vee X_3 \bar{X}_2 X_0 \tag{1.3}$$

$$Q_0 = \bar{X}_2 X_1 X_0 \vee \bar{X}_3 X_2 \bar{X}_1 X_0 \vee \bar{X}_3 X_2 X_1 \bar{X}_0 \vee X_3 \bar{X}_2 X_0 \tag{1.4}$$

Также опишем МКНФ для реализации булевых функций средствами VHDL в CAПР Xilinx ISE Design Suite.

$$Q_3 = (\bar{X}_3 \vee \bar{X}_1) \cdot (X_2 \vee \bar{X}_1) \cdot (\bar{X}_2 \vee \bar{X}_0) \tag{1.5}$$

$$Q_2 = (X_2 \vee X_2 \vee X_1 \vee \bar{X}_0) \cdot (\bar{X}_3 \vee X_2 \bar{X}_1) \cdot (X_2 \vee \bar{X}_1 \vee X_0) \cdot \tag{1.6}$$

$$\left(\bar{X}_2 \vee \bar{X}_1 \vee \bar{X}_0\right) \cdot \left(\bar{X}_3 \vee X_1 \vee X_0\right) \tag{1.7}$$

$$Q_1 = (X_3 \vee X_1 \vee X_0) \cdot (\bar{X}_3 \vee \bar{X}_1 X_0) \cdot (\bar{X}_3 \vee \bar{X}_2) \cdot \tag{1.8}$$

$$(X_3 \vee X_2 \vee \bar{X}_1 \vee \bar{X}_0) \cdot (\bar{X}_2 \vee X_0) \tag{1.9}$$

$$Q_0 = (X_3 \lor X_2 \lor X_1) \cdot (X_2 \lor X_0) \cdot (X_1 \lor X_0) \cdot (\bar{X}_3 \lor \bar{X}_2) \cdot (\bar{X}_2 \lor \bar{X}_1 \lor \bar{X}_0)$$
(1.10)

### 1.6 Реализация функций в схемотехническом редакторе

Опишем функции  $Q_3$ ,  $Q_2$ ,  $Q_1$ ,  $Q_0$  на вентильном уровне в схемотехническом редакторе Schematic editor CAПР Xilinx ISE Design Suite (см. Рисунок 1.2).




Рисунок 1.2 — Схемотехнический редактор а) Лист 1, б) Лист 2

#### 1.7 Реализация функций на вентильном уровне

На основании МКНФ опишем функции  $Q_3,\ Q_2,\ Q_1,\ Q_0$  на вентильном уровне с помощью языка Verilog.

Исходный код данного модуля приведен в Приложении A на Листинге A.1.

## 1.8 Реализация функций на поведенческом уровне

На основании построенной ранее Таблицы истинности 1.2 опишем функции  $Q_3,\,Q_2,\,Q_1,\,Q_0$  на поведенческом уровне с помощью языка Verilog.

Исходный код данного модуля приведен в Приложении A на Листинге A.2.

# 1.9 Создание проекта САПР Xilinx ISE

Опишем файл верхнего уровня проекта САПР Xilinx ISE Design Suite, в котором подключим все остальные модули, укажем входные и выходные сигналы. Исходный код данного модуля приведен в Приложении А на Листинге А.3.

#### 1.10 Тестирование и отладка средствами симулятора iSim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора iSim из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть в Приложении Б на Рисунке Б.1.

#### 1.11 Вывод

В данном разделе нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog. С помощью полученных знаний была спроектированы синтезируемые модели комбинационной схемы 4х4, описанной тремя различными способами.

### **2** ПОСТРОЕНИЕ ГЕНЕРАТОРА ПОСЛЕДОВАТЕЛЬ-НОСТИ

#### 2.1 Постановка задачи

Требуется описать конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели на языке Verilog HDL. Автомат должен иметь интерфейс, представленный на Рисунке 2.1.




Рисунок 2.1 — Интерфейс цифрового автомата

Автомат является синхронным цифровым узлом, срабатывающим по восходящим фронтам синхросигнала *СLK*. Исключение составляет асинхронный вход сброса *RST*, принудительно устанавливающий регистр автомата в исходное состояние (определяется вариантом). Автомат должен реагировать на входные воздействия согласно Таблице 2.1.

RST	CLK	LOAD	CE	UP	Действие
1	X	X	X	X	Асинхронный сброс SEQ <= Func(4'h0)
0	posedge	1	X	X	Загрузка SEQ <= Func(DAT_I)
0	posedge	0	1	0	Обратная генерация SEQ <= Func(i-1)
0	posedge	0	1	1	Прямая генерация SEQ <= Func(i+1)
0	posedge	0		X	Xранение SEQ <= SEQ

Последовательность генерируемых сигналов определяется функцией Func(i), где i — четырехразрядный двоичный индекс, представляющий собой номер элемента последовательности. Инкремент индекса соответствует пря-

мой генерации последовательности. Декремент индекса соответствует обратной генерации последовательности.

Последовательность для каждого варианта выполнения работы определяется из таблицы вариантов следующим образом: индекс i задан входными комбинациями от F до 0 в верхней строке таблицы, а выходные комбинации Func(i), формируемые на выходах SEQ[3:0], заданы строкой таблицы, соответствующей выбранному варианту. Допускается использовать различные варианты кодировки состояний автомата. Автомат может иметь организацию согласно абстрактным моделям Мили или Мура.

#### 2.2 Реализация конечного автомата

Требуется описать конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели на языке Verilog HDL согласно данной таблице истинности и вектор-функции (см. Таблицу 2.2).

Таблица 2.2 — Вектор-функция

F	Е	D	С	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	С

### 2.3 Структурная схема автомата

Построим структурную схему цифрового устройства. Используем делитель частоты для снижения частоты тактового генератора, фильтр дребезга для использования кнопок в качестве устройств ввода (см. Рисунок 2.2).




Рисунок 2.2 — Структурная схема устройства

## 2.4 Кодировка состояний автомата в двоичной и шестнадцатиричной системах

Опишем модуль behaviour.v, указав в нем состояния автомата, приведенные в шестнадцатеричной системе. Исходный код данного модуля приведен в Приложении A на Листинге A.2.

### 2.5 Граф состояний

Опишем граф перехода цифрового автомата согласно указанным режимам работы (переход в следующее или предыдущее состояние, загрузка состояния, хранение, сброс) (см. Рисунок 2.3).




Рисунок 2.3 — Граф переходов

#### 2.6 Создание проекта САПР Xilinx ISE

**Автомат генератор последовательности.** Реализуем на языке Verilog модуль, описывающий цифровой автомат. Исходный код данного модуля приведен в Приложении А на Листинге А.4.

**Делитель частоты.** Реализуем на языке Verilog модуль, описывающий делитель частоты. Исходный код данного модуля приведен в Приложении А на Листинге А.5.

**Фильтр дребезга кнопок.** Реализуем на языке Verilog модуль, описывающий фильтр дребезга. Исходный код данного модуля приведен в Приложении А на Листинге А.6.

**Модуль верхнего уровня.** Реализуем на языке Verilog модуль верхнего уровня. Исходный код данного модуля приведен в Приложении А на Листинге А.8.

**Тестовое окружение.** Реализуем на языке Verilog модуль, описывающий тестовое окружение, описывающее входные воздействия для данной модели. Исходный код данного модуля приведен в Приложении А на Листинге А.7.

### 2.7 Тестирование и отладка средствами симулятора iSim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора iSim из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть в Приложении Б на Рисунках Б.2. Б.3.

#### **2.8** Вывод

В данном разделе нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog.

С помощью полученных знаний был спроектирован конечный автомат, представляющий собой генератор фиксированной последовательности логических сигналов, в виде синтезируемой модели.

### **3** РАЗРАБОТКА АНАЛИЗАТОРА ПОСЛЕДОВАТЕЛЬ-НОСТИ

#### 3.1 Постановка задачи

Требуется разработать цифровой узел на основе отладочной платы Digilent Nexys 4, представляющий собой анализатор фиксированной последовательности логических сигналов. Узел должен обеспечивать индикацию ожидаемых и вводимых элементов последовательности посредством входящих в состав отладочной платы семисегментных индикаторов согласно данному заданию.

Узел должен быть реализован в виде синтезируемой модели на языке Verilog HDL.

Автомат должен иметь интерфейс, представленный на Рисунке 3.1.




Рисунок 3.1 — Интерфейс модели цифрового узла

Разрабатываемое устройство является синхронным цифровым узлом, срабатывающим по восходящим фронтам синхросигнала СLК. Исключение составляет асинхронный вход сброса CPU\_RSTn, принудительно устанавливающий все регистры узла в исходное состояние. Подача сигнала сброса на вход узла осуществляется посредством соответствующей кнопки (CPU\_RSTn) отладочной платы.

Распознавание элементов последовательности осуществляется четверками, т.е. необходимо обеспечить последовательную загрузку в узел элементов Y с номерами 0-3, 4-7, 8-B, C-F для успешного распознавания последовательности. При осуществлении ввода значения, не соответствующего текущему ожидаемому элементу последовательности, необходимо повторить ввод всей четверки элементов заново.

Индикация работы узла посредством двух блоков семисегментных индикаторов подчиняется следующим правилам:

- 1. Левый блок семисегментных индикаторов отображает ожидаемый (младший разряд) и введенные (три старших разряда) элементы последовательности в объеме распознаваемой четверки.
- 2. Правый блок семисегментных индикаторов отображает предысторию ввода комбинаций последовательности. Последняя введенная комбинация отображается в младшем разряде блока.
- 3. Не задействованные в текущий момент времени семисегментные индикаторы на обоих блоках должны находится в выключенном состоянии.
- 4. Обновление отображаемых значений на обоих блоках семисегментных индикаторов рекомендуется выполнять с частотой от 60Гц до 200Гц.

# 3.2 Моделирование цифрового устройства

Реализуем устройство, являющегося синхронным цифровым узлом. Его работу организуем по восходящему фронту синхросигнала, асинхронный сброс — по нисходящему фронту сигнала CPU\_RSTn.

Приведем таблицу состояний устройства (см. Таблицу 3.1). Текущее состояние цифрового устройства зависит от последнего введенного пользователем с помощью движковых переключателей элемента последовательности.

Таблица 3.1 — Состояния цифрового устройства

Состояние	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Значение	0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	С	_
Разряд	F	Е	D	С	В	A	9	8	7	6	5	4	3	2	1	0	_

Перечислим функциональные узлы, которые уже были реализованы ранее.

- 1. Делитель частоты. Реализован в разделе 2.
- 2. Фильтр дребезга кнопок. Реализован в разделе 2.

3. Конечный автомат генератор последовательности. Реализован в разделе 2.

Приведем граф состояний цифрового устройства (см. Рисунок 3.2). Переход в следующее состояние происходит только в случае ввода верного элемента последовательности. При неправильном вводе цифровое устройство переходит в ближайшее пройденное состояние, номер которого кратен 4. Номер состояния, в которое перейдет устройство в случае некорректного ввода можно вычислить по формуле  $S_{i+1} = (S_i \div 4) \cdot 4$ .




Рисунок 3.2 — Граф состояний

Приведем блок схему работы устройства (см. Рисунок 3.3). Значение Х представляет собой номер элемента цифровой последовательности, ввод значения которого (Y) ожидается. Значения Y каждого элемента цифровой последовательности определяются вариантом задания.

Приведем структурную схему синхронного цифрового узла (см. Рисунок 3.4).




Рисунок 3.3 — Алгоритм распознавания последовательности




Рисунок 3.4 — Структурная схема узла

### 3.3 Описание принципа работы

Опишем главный алгоритм работы цифрового устройства — контроль ввода шестнадцатеричных чисел с возможностью повторного задания последовательности.

Данный алгоритм описан в файле seqAuto.v. Его содержание приведено в приложении A на Листинге A.9.

Сначала производим первоначальную инициализацию переменных, затем, если есть необходимость обновить изображение на дисплее (переменная updateDisplay), начинаем анализировать текущее состояние дисплея и пользовательский ввод.

Если мы находимся в состоянии, номер которого кратен четырем, то отображаем только левый разряд на левом дисплее. Выводим на это место значение соответствующее значение функции, а в остальные 3 разряда левого дисплея выводим нули.

Если же мы находимся в каком—то другом состоянии, то следует перезаписать все разряды на левом дисплее на один разряд влево, записать в освободившийся разряд записываем очередное значение вектор—функции.

В конце устанавливаем переменную updateDisplay в нуль.

Если пользователь подал сигнал на загрузку числа, произведем следующие действия:

Перезапишем все разряды на правом дисплее на один разряд влево, в освободившийся разряд запишем заданное пользователем число.

Осуществим проверку введенного числа — сравним его с соответствующим значением вектор—функции. Если пользователь произвел верный ввод, инструментируем переменную состояния автомата (переведем его в следующее состояние). В случае ввода неправильного числа возвращаемся в ближайшее пройденное состояние, номер которого кратен 4.

В конце устанавливаем переменную updateDisplay в единицу.

### 3.4 Создание проекта САПР Xilinx ISE

**Автомат анализатор входной последовательности.** Приведем содержание файла seqAuto.v, реализующего главный алгоритм управления цифровым устройством, который был описан в предыдущей секции (см. Приложение А Листинг А.9).

**Фильтр дребезга кнопок.** Используем ранее созданный модуль, реализующий фильтр дребезга кнопок. Исходный код данного модуля приведен в Приложении А на Листинге А.6.

**Делитель частоты.** Используем ранее созданный модуль, реализующий делитель частоты, применяемый в данном проекте для снижения выходных характеристик частотного генератора для подбора оптимального режима работы с семисегментными индикаторами. Исходный код данного модуля приведен в Приложении A на Листинге A.5.

**Драйвер для работы с семисегментыми индикаторами.** Приведем содержание файла NexysDisplay.v, описывающего работу с семисегментыми индикаторами. Исходный код данного модуля приведен в Приложении А на Листинге А.10.

**Пользовательская функция.** Приведем содержание файла outFunc.v, описывающего представление бинарной вектор-функции, значения которой сравниваются с пользовательским вводом. Исходный код данного модуля приведен в Приложении А на Листинге А.2.

**Сигнальный дешифратор.** Приведем содержание файла SevenSegDec.v, описывающего работу сигнального дешифратора для работы с семисегментыми индикаторами. Исходный код данного модуля приведен в Приложении А на Листинге А.11.

**Модуль верхнего уровня.** Приведем содержание файла top.v, описывающего работу модуля верхнего уровня, объединяющего все файлы и организующего работу с устройством. Исходный код данного модуля приведен в Приложении A на Листинге A.12.

### 3.5 Тестирование и отладка средствами симулятора ISim

Произведем тестирование работы спроектированного цифрового устройства средствами средствами САПР Xilinx ISE 14.

Результаты тестирования приведены в Приложении Б на Рисунках Б.4-Б.8.

### 3.6 Вывод

В данном разделе нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog.

С помощью полученных знаний был спроектирован и разработан цифровой узел на основе отладочной платы Digilent Nexys 4, представляющий собой анализатор фиксированной последовательности логических сигналов.

# 4 МОДЕЛИРОВАНИЕ ФУНКЦИОНАЛЬНОГО УЗЛА УПРАВЛЕНИЯ МАТРИЧНЫМ ДИСПЛЕЕМ

#### 4.1 Постановка задачи

Требуется разработать модель цифрового логического устройства объёме ПЛИС Spartan-3E XC3S500E4PQ208C, сочетающую в себе функциональные узлы делителя частоты 1кГц, фильтра дребезга контактов кнопки и конечного автомата генератора последовательности.

Цифровой узел должен выводить на матричный дисплей размером восемь строк на восемь столбцов шестнадцатеричную цифру, значение которой определяется данной таблицы истинности и вектор-функции (Таблица 4.1).

Таблица 4.1 — Вектор-функция

F	Е	D	С	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	С

Организовать на языке Verilog тестовый модуль, осуществляющий верификацию написанных модулей. Тестовое окружение должно моделировать работу устройства на частоте 1 МГц. Функциональные узлы делителя частоты и фильтра в тестировании могут не участвовать.

### 4.2 Моделирование цифрового устройства

Приступим к реализации модели цифрового узла. Приведем структурную схему синтезируемой части проекта (см. Рисунок 4.1).

Перечислим функциональные узлы, которые уже были реализованы ранее.

- 1. Делитель частоты. Реализован в разделе 2.
- 2. Фильтр дребезга кнопок. Реализован в разделе 2.
- 3. Конечный автомат генератор последовательности. Реализован в разделе 2.




Рисунок 4.1 — Структурная схема синтезируемой части проекта

Процесс создания данных модулей не будет освещаться в настоящем разделе.

### 4.3 Принцип работы матричного индикатора

Рассмотрим принцип работы матричного индикатора. Вывод организуем по столбцам. В определённый момент времени активным является столбец, и любые из восьми светодиодов активного столбца могут подсвечиваться одновременно.

Это даёт возможность увидеть одноцветное изображение, выводимое на матричный дисплей, непосредственно на временной диаграмме. Принцип вывода информации на матричный индикатор на примере символа «9» показан на Рисунке 4.2.




Рисунок 4.2 — Вывод символа на матричный индикатор

#### 4.4 Создание проекта САПР Xilinx ISE

**Блок управления матричным индикатором** . Реализуем модель функционального узла, выполняющего роль блока управления матричным дисплеем размеров восемь строк на восемь столбцов. Его работу организуем по восходящему фронту синхросигнала СLK, сброс — по восходящему фронту сигнала RST.

Устройство должно содержать в себе счетчик столбцов, дешифратор столбцов, выбирающий в определенный момент времени только один активный столбец, а также элемент памяти (ПЗУ) хранящий шаблоны всех шестнадцатеричных чисел. ПЗУ будет использоваться знакогенератором для формирования символа из четырехразрядного двоичного входа, поданного в качестве входного сигнала.

Число шаблонов определяется числом символов и равно 16. Итого объём ПЗУ знакогенератора составляет 1 кбит или 128 байт.

Младшие три разряда адреса ПЗУ выбирают текущий столбец в рамках одного шаблона. Старшие четыре разряда адреса ПЗУ выбирают текущий шаблон.

Шаблоны шестнадцатеричных чисел будут сформированы вручную и занесены в файл. В ходе моделирования работы устройства ПЗУ блока управ-

ления индикатором будет проинициализировано значениями, указанными в файле.

Исходный код данного функционального блока приведен в Приложении А в Листинге А.13.

**Модуль верхнего уровня.** Опишем модуль верхнего уровня, в которым подключим функциональные узлы моделируемого цифрового устройства согласно схеме, приведенной на Рисунке 4.1.

В данном модуле будем использовать делитель частоты DIV\_1MHz, преобразующий сигнал частотой 48МГц в сигнал частотой 1МГц.

Подключим автомат генератор последовательности fsm к драйверу матричного дисплея lcd, для того, чтобы иметь выводить выходное состояние автомата на индикатор.

Исходный код данного модуля приведен в Приложении А в Листинге А.14.

**Тестовый модуль.** Приступим к реализации модуля, который будет организовывать тестовое окружение рассматриваемой части цифрового логического устройства. В модуле верхнего уровня опишем генератор тактового сигнала частотой 48 МГц. Который будет использован в качестве тактового сигнала для всех синхронных функциональных узлов в составе устройства.

Сигнал с частотой 1МГц будет использоваться как сигнал разрешения счета для конечного автомата генератора последовательности, блока управления матричным индикатором, фильтра дребезга кнопок.

Исходный код данного модуля приведен в Приложении A в Листинге A.15.

### 4.5 Тестирование и отладка средствами симулятора iSim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора iSim из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть в Приложении Б на Рисунках Б.9, на котором мы видим повернутые на

180 градусов шестнадцатеричные числа, соответствующие исходной векторфункции (см. Рисунок 4.1).

### **4.6** Вывод

В данном разделе нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog.

С помощью полученных знаний был спроектирован функциональный узел по управлению матричным индикатором, который был использован для вывода текущего состояния автомата—генератора последовательности.

### 5 РЕАЛИЗАЦИЯ ГЕНЕРАТОРА ШИМ

#### 5.1 Постановка задачи

Требуется разработать модель цифрового логического устройства объёме ПЛИС Spartan-3E XC3S500E4PQ208C, сочетающую в себе функциональные узлы делителя частоты 1кГц, фильтра дребезга контактов кнопки и конечного автомата генератора последовательности.

Центральным узлом схемы является 64-разрядный сдвиговый регистр. Исходное состояние сдвигового регистра определяется заданной в виде вектор-функции таблицей истинности (см. Таблицу 4.1).

Таблица 5.1 — Вектор-функция

F	Е	D	С	В	A	9	8	7	6	5	4	3	2	1	0
0	4	4	8	3	0	7	2	2	D	7	С	5	2	A	С

Сдвиговый регистр после снятия сигнала асинхронного сброса RST должен содержать значения, соответствующие варианту, как показано на Рисунке 5.1.




Рисунок 5.1 — Исходное состояние сдвигового регистра

Во время штатного функционирования, при деактивированном сигнале сброса RST сдвиговый регистр способен выполнять две операции. Первая операция — циклический сдвиг влево на 4 разряда, выполняется при «1» на входе SHIFT 4B L, как показано на Рисунке 5.2.




Рисунок 5.2 — Операция сдвига влево

Вторая операция – циклический сдвиг вправо на 4 разряда, выполняется при «0» на входе SHIFT\_4B\_L и «1» на входе SHIFT\_4B\_R, как показано на Рисунке 5.3.




Рисунок 5.3 — Операция сдвига вправо

Сигналы, управляющие сдвиговым регистром, формируются фильтрами дребезга контактов по нажатию на две пользовательские кнопки. Выходы сдвигового регистра подаются на два блока индикации.

Первый блок использует светодиоды общего назначения, которые управляются в режиме регулировки яркости свечения с помощью широтноимпульсного сигнала.

Второй блок индикации использует матричный индикатор, на который выводятся все 64 разряда сдвигового регистра. Блок управления матричным индикатором коммутирует разряды сдвигового регистра согласно Рисунку 5.4. Такая организация вывода позволяет увидеть изображение, выводимое на индикатор, непосредственно на временной диаграмме.




Рисунок 5.4 — Вывод содержимого регистра на матричный индикатор

В процессе выполнения задания необходимо описать на языке Verilog модель генератора широтно-импульсного сигнала, имеющий интерфейс, приведенный на Рисунке 5.5.



Рисунок 5.5 — Интерфейс генератора широтно-импульсного сигнала

#### 5.2 Принцип широтно-импульсной модуляции

Принцип широтно-импульсной модуляции (Pulse-Width Modulation — PWM) заключается в использовании двух уровней сигнала: низкого и высокого, или «0» и «1», соответственно, чередующихся с фиксированным периодом, но с различной длительностью каждого уровня в объёме периода.

#### 5.3 Реализация генератора ШИМ

Синтезируемая модель генератора ШИМ-сигналов имеет параметр UDW, определяющий разрядность входной шины и число состояний управляющего автомата в объёме периода сигнала (частоту дискретизации).

Именно этот параметр обеспечивает универсальность модели.




Рисунок 5.6 — Принцип широтно-импульсной модуляции

Число возможных входных комбинаций PWM\_IN, задающих коэффициент заполнения периода активным уровнем сигнала («1» — для PWM\_P, «0» — для PWM\_N), составляет 2UDW штук. При этом комбинация из всех «0» задаёт коэффициент 0%, а комбинация из всех «1» — коэффициент 100%.

Период выходного сигнала делится на (2UDW-1) равных тактов, заданных частотой сигнала разрешения синхронизации СЕ, либо равных периоду

синхросигнала СLK, если на вход СЕ подана константа «1». Таким образом, частота выходного ШИМ-сигнала получается из частоты дискретизации (частоты СЕ или СLK при СЕ = «1») путём деления на коэффициент (2UDW-1).

Граф переходов конечного автомата показан на Рисунке 5.7. Состояние входного регистра изменяется в последнем такте предпоследнего состояния автомата (2UDW-2).




Рисунок 5.7 — Граф переходов конечного автомата

Входной регистр позволяет закончить период генерации ШИМ-сигнала на основе неизменной управляющей комбинации, зафиксированной перед началом текущего периода.

Период генерации начинается в состоянии 2UDW-1 и заканчивается в состоянии 2UDW-2. Таким образом, изменения комбинации на входе PWM IN не приведут к искажению формы выходного сигнала.

Вход синхронного сброса RE предназначен для возврата автомата в исходное состояние — 0 и для перевода выходов в пассивное состояние. Синхронный сброс является приоритетной операцией и воздействует независимо от разрешения синхронизации CE.

На входной регистр PWM\_REG синхронный сброс не оказывает воздействия. Временная диаграмма начала цикла работы генератора после синхронного сброса показана на Рисунке 5.8.




Рисунок 5.8 — Синхронный сброс генератора

#### 5.4 Создание проекта САПР Xilinx ISE

Приступим к реализации модели цифрового узла. Функциональная схема генератора ШИМ-сигналов приведена на Рисунке 5.9.




Рисунок 5.9 — Функциональная схема генератора

Перечислим функциональные узлы, которые уже были реализованы ранее.

- 1. Делитель частоты. Реализован в разделе 2.
- 2. Фильтр дребезга кнопок. Реализован в разделе 2.
- 3. Конечный автомат генератор последовательности. Реализован в разделе 2.
  - 4. Блок управления матричным индикатором. Реализован в разделе 4.

**ШИМ генератор.** Опишем на языке программирования Verilog модуль, реализующий ШИМ генератор. Исходный код данного функционального блока приведен в Приложении А в Листинге А.16.

**Сдвиговый регистр.** Опишем на языке программирования Verilog 64-разрядный сдвиговый регистр. Данный модуль реализует две операции:

- 1. Циклический сдвиг влево на 4 разряда.
- 2. Циклический сдвиг вправо на 4 разряда

Исходный код данного функционального блока приведен в Приложении А в Листинге А.17.

**Блок управления матричным индикатором.** Изменим модуль, реализующий блок управления матричным индикатором — установим новый способ отображения входных сигналов на дисплей согласно Рисунку 5.4.

Листинг 5.1 - Измененный способ коммутации

```
always@*
1
2
        begin
3
            rows = {data[63-column_ctr],
4
                     data[55-column_ctr],
5
                     data[47-column_ctr],
                     data[39-column_ctr],
6
7
                     data[31-column_ctr],
8
                     data[23-column_ctr],
9
                     data[15-column_ctr],
10
                     data[7-column_ctr]
11
                     };
12
        end
```

Исходный код данного функционального блока приведен в Приложении А в Листинге А.18.

**Модуль верхнего уровня.** Реализуем на языке Verilog модуль верхнего уровня. Исходный код данного модуля приведен в Приложении А на Листинге А.19.

**Тестовый модуль.** Приступим к реализации модуля, который будет организовывать тестовое окружение рассматриваемой части цифрового логического устройства. В модуле верхнего уровня опишем генератор тактового сиг-

нала частотой 48 МГц. Который будет использован в качестве тактового сигнала для всех синхронных функциональных узлов в составе устройства.

Сигнал с частотой 1МГц будет использоваться как сигнал разрешения счета для генераторов ШИМ-сигналов, счетчика столбцов.

Исходный код данного модуля приведен в Приложении А в Листинге А.20.

### 5.5 Тестирование и отладка средствами симулятора ISim

После компоновки проекта, подключения модуля верхнего уровня, проведем верификацию спроектированных моделей с помощью симулятора iSim из состава САПР Xilinx ISE Design Suite. Результаты тестирования можно видеть в Приложении Б на Рисунках Б.10. Б.11.

#### 5.6 Вывод

В данном разделе нами были получены общие навыки работы с программным обеспечением Xilinx ISE Design Suite, изучены основы языка Verilog.

С помощью полученных знаний был спроектирован функциональный узел–генератор ШИМ сигналов, который был использован для управления светодиодными индикаторами, а также 64-рязрядный сдвиговый регистр.

#### ЗАКЛЮЧЕНИЕ

Результатом работы над данной курсовой работой является модель логического устройства сочетающего в себе функциональные узлы делителя частоты 1кГц, фильтра дребезга контактов кнопки, конечного автомата генератора последовательности, блока управления матричного индикатора и генератора широтно-импульсных сигналов.

Также в ходе выполнения данной работы были проделаны мероприятия по симуляции и тестированию данной модели средствами симулятора ISim в составе САПР Xilinx.

Цели и задачи по реализации устройства для ресинхронизации данных выполнены в полном объеме.

## СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. *Зотов, Валерий*. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx / Валерий Зотов // *М.: Горячая линия–Телеком*. 2006.
- 2. Ушенина, Инна. Использование временных ограничений PERIOD и OFFSET при проектировании цифровых устройств на ПЛИС фирмы Xilinx / Инна Ушенина // Компоненты и технологии. 2013. № 5. С. 97–106.
- 3. *Patharkar*, *Ankush Suresh*. Performance analysis of synchronizer and measurement of metastability / Ankush Suresh Patharkar // 2015 International Conference on Computing Communication Control and Automation / IEEE. 2015. Pp. 494–498.
- 4. *Cummings, Clifford E*. Simulation and synthesis techniques for asynchronous FIFO design / Clifford E Cummings // SNUG 2002 (Synopsys Users Group Conference, San Jose, CA, 2002) User Papers. 2002.
- 5. *Тарасов, Илья Евгеньевич*. Язык описания аппаратуры Verilog / Илья Евгеньевич Тарасов. 2011.
- 6. *Попов, АЮ*. Проектирование цифровых устройств с использованием ПЛИС / АЮ Попов. 2009.
- 7. *Кузелин, Михаил.* ПЛИС фирмы Xilinx: семейство SpartanTM-II / Михаил Кузелин // *Компоненты и технологии.* 2001. no. 12. Pp. 84–86.
- 8. Том, Леклидер. Погружаясь в ПЛИС / Леклидер Том // Компоненты u технологии. 2006. no. 65. Pp. 56—60.
- 9. *Стемпковский, АЛ*. Основы логического синтеза средствами САПР Synopsys с использованием Verilog HDL: учеб. пособие / АЛ Стемпковский, МЮ Семенов // *М.: МИЭТ.* 2005.
- 10. *Харрис, Дэвид*. Цифровая схемотехника и архитектура компьютера / Дэвид Харрис, Сара Харрис. Litres, 2021.

# приложения

Приложение А — листинги реализованных модулей

Приложение Б — результаты симуляции и тестирования модулей

### Приложение А Листинг

#### Листинг A.1 — Реализация функций на вентильном уровне

```
'timescale 1ns / 1ps
2
   module mknf(
3
       input[3:0] X,
4
       output[3:0] Y
       );
5
6
      assign Y[3] = (^X[3]|^X[1])&(X[2]|^X[1])&(^X[2]|^X[0])&(^X[3]|X[2]);
      assign Y[2] = (X[3]|X[2]|X[1]|^X[0]) & (^X[3]|X[2]|^X[1]) & (X[2]|^X[1]|X[0])
7
                                       &(^{x}[2]|^{x}[1]|^{x}[0])&(^{x}[3]|x[1]|x[0]);
8
9
      assign Y[1] = (X[3]|X[1]|X[0])&(^X[3]|^X[1]|X[0])&(^X[3]|^X[2])
10
                                       &(X[3]|X[2]|^X[1]|^X[0])&(^X[2]|X[0]);
      assign Y[0] = (X[3]|X[2]|X[1])&(X[2]|X[0])&(X[1]|X[0])
11
12
                                       \&(^{X}[3]|^{X}[2])\&(^{X}[2]|^{X}[1]|^{X}[0]);
13
   endmodule
```

#### Листинг A.2 - Реализация функций на поведенческом уровне

```
'timescale 1ns / 1ps
 1
 2
 3
   module beheviour (
 4
         input[3:0] X,
 5
         output reg [3:0] Y
 6
         );
 7
          always@(X)
 8
              case(X)
 9
                   4,h0: Y<=4,hc;
                   4'h1: Y<=4'ha;
10
                  4'h2: Y<=4'h2;
11
12
                   4'h3: Y<=4'h5;
13
                   4'h4: Y<=4'hc;
                  4, h5: Y \le 4, h7;
14
                   4, h6: Y <= 4, hd;
15
                   4, h7: Y \le 4, h2;
16
                  4'h8: Y<=4'h2;
17
18
                  4,h9: Y <= 4,h7;
                   4 'ha: Y <= 4 'h0;
19
20
                   4 'hb: Y <= 4 'h3;
                   4'hc: Y<=4'h8;
21
                   4 'hd: Y <= 4 'h4;
22
23
                   4'he: Y<=4'h4;
24
                   4, hf: Y \le 4, h0;
             default: Y <= 4'h0;</pre>
25
26
```

```
27 endcase
28 endmodule
```

Листинг А.3 — Реализация логических функций. Файл верхнего уровня

```
'timescale 1ns / 1ps
2
   module top(
3
        input CLK,
4
        input CPU_RSTn,
5
        input BTN_C,
        input [3:0] SW,
6
7
        output [7:0] CAT,
8
        output [7:0] AN
9
        );
10
11
        reg rst;
12
13
        always @(posedge CLK) begin
14
            rst <= ~CPU_RSTn;
15
        end
        wire [31:0] hex;
16
17
        wire [7:0] disp_en;
18
19
        NexysDisplay Disp(
20
            .CLK(CLK),
21
            .RST(rst),
22
            .HEX_IN(hex),
23
            .DISP_EN(disp_en),
24
            .CA(CAT[0]),
25
            .CB(CAT[1]),
26
            .CC(CAT[2]),
27
            .CD(CAT[3]),
28
            .CE(CAT[4]),
29
            .CF(CAT[5]),
30
            .CG(CAT[6]),
            .DP(CAT[7]),
31
32
            .AN(AN)
33
        );
34
        wire divClk;
35
        freq_div DIV(
36
        .rst(rst),
        .clk(CLK),
37
38
        .co(divClk)
39
        );
40
        wire loadDebounced;
41
        wire loadDebounced1;
          M_BTN_FILTER_V10 Filter(
42
```

```
43
         .CLK(CLK),
44
        .CE(divClk),
45
        .BTN_IN(BTN_C),
        .RST(rst),
46
47
        .BTN_OUT(),
        .BTN_CEO(loadDebounced)
48
49
        );
50
        seqAuto Auto(
51
        .clk(CLK),
52
        .rst(rst),
53
        .load(loadDebounced),
54
        .data(SW),
55
        .display(hex),
        .displayEnable(disp_en)
56
57
        );
58
   endmodule
```

#### Листинг А.4 — Цифровой автомат

```
'timescale 1ns / 1ps
1
2
   //
3
   module fsm(input
                                   rst,
4
                    input
                                   clk,
5
                    input
                                   ce,
6
                    input
                                   load,
7
                    input
                                   up,
8
                    input
                            [3:0] data,
9
10
                    output [3:0] seq);
11
12
   reg [3:0] state;
13
   behaviour beh (.X(state),
14
15
                           .Y(seq));
16
17
   always @(posedge clk, posedge rst)
18
        begin
19
             if (rst)
20
                  state <= 4'h0;
21
             else
22
                  begin
23
                      if (load)
24
                           state <= data;</pre>
25
                      if (ce && up)
                           state <= state + 4'h1;</pre>
26
27
                      if (ce && !up)
                           state <= state - 4'h1;</pre>
28
```

#### Листинг А.5 — Делитель частоты

```
1
   'timescale 1ns / 1ps
2
   module freq_div(input
                               rst,
3
                      input
                               clk,
4
5
                      output reg co);
         reg [16:0] counter;
6
7
         parameter divisior = 17'd10000;
8
9
         always @(posedge clk, posedge rst) begin
             if (rst)
10
11
                  begin
12
                      counter <= 0;</pre>
                      co <= 0;
13
14
                  end
15
             else
                      if (counter >= (divisior - 17'b1))
16
17
                           begin
                                counter <= 17, b0;</pre>
18
                                co <= 1;
19
20
                           end
21
                      else
22
                      begin
23
                           co <= 0;
24
                           counter <= counter + 17'b1;</pre>
25
                      end
26
        end
27
   endmodule
```

#### Листинг А.6 — Фильтр дребезга

```
'timescale 1ns / 1ps
2
  module M_BTN_FILTER_V10(
  input CLK,
3
4
  input CE,
5
  input BTN_IN,
  input RST,
6
  output BTN_OUT,
8
  output reg BTN_CEO
9
  );
  parameter [3:0] CNTR_WIDTH = 4; // Internal Counter Width
```

```
11 // Internal signals declaration:
12
  reg [CNTR_WIDTH - 1:0] FLTR_CNT;
13
  reg BTN_D, BTN_S1, BTN_S2;
14 //----// Main Counter:
15
  always @ (posedge CLK, posedge RST)
16 | if(RST) FLTR_CNT <= {CNTR_WIDTH{1'b0}};</pre>
17
  else
  if(!(BTN_S1 ^ BTN_S2)) // if BTN_S1 = BTN_S2
18
19
  FLTR_CNT <= {CNTR_WIDTH{1'b0}}; // Return to Zero</pre>
  else if (CE) // else if Clock Enable
20
21
  FLTR_CNT <= FLTR_CNT + 1; // Increment
  //----// Input Synchronizer:
22
23
  always @ (posedge CLK, posedge RST)
24
  if(RST)
25
  begin
26
  BTN_D <= 1'b0;
27
  BTN_S1 <= 1'b0;
  end
28
  else
29
30
  begin
31
  BTN_D <= BTN_IN;
32
  BTN_S1 <= BTN_D;
33
  end
34 //----// Output Register:
  always @ (posedge CLK, posedge RST)
36 | if(RST) BTN_S2 <= 1'b0;
  else if(&(FLTR_CNT) & CE) BTN_S2 <= BTN_S1;</pre>
38 //----- Output Front Detector Clock
     Enable:
39
  always @ (posedge CLK, posedge RST)
40 | if (RST) BTN_CEO <= 1'b0;
41 | else BTN_CEO <= &(FLTR_CNT) & CE & BTN_S1;
42 |//----assign BTN_OUT = BTN_S2;
43
  //----endmodule
```

#### Листинг А.7 — Тестирование цифрового автомата

```
1
   'timescale 1ns / 1ps
2
3
   module test_fsm;
4
5
       // Inputs
6
       reg
                      rst;
7
       reg
                      clk;
8
       reg
                      ce;
9
                      load;
       reg
10
       reg
                      up;
```

```
11
        reg [3:0] data;
12
        // Outputs
13
14
        wire [3:0] seq;
15
16
        // Instantiate the Unit Under Test (UUT)
17
        fsm uut (
18
            .rst(rst),
19
            .clk(clk),
20
            .ce(ce),
21
            .load(load),
22
            .up(up),
23
            .data(data),
24
            .seq(seq)
25
        );
26
        always
27
            #5 clk=~clk;
28
29
        initial begin
30
            // Initialize Inputs
31
            rst = 1;
32
            clk = 0;
33
            ce = 0;
34
            load = 0;
            up = 0;
35
36
            data = 0;
37
38
            // Wait 100 ns for global reset to finish
39
            #100;
40
            // count forward
41
42
43
            rst=0;
44
            ce=1;
45
            up=1;
46
            #165;
47
48
            //count bashward
49
50
            rst=0;
51
            ce=1;
52
            up=0;
53
            #180;
54
55
            //one state (store mode)
56
```

```
57
              rst=0;
58
              ce=0;
59
              up=0;
60
              #100;
61
62
63
              rst=0;
64
              ce=0;
65
              up=0;
66
              load=1;
67
              //load mode
68
              data=4,h0;
69
70
              #20;
              data=4'h1;
71
72
              #20;
73
              data=4,h2;
              #20;
74
              data=4'h3;
75
76
              #20;
77
              data=4'h4;
78
              #20;
79
              data=4, h5;
80
              #20;
              data=4,h6;
81
82
              #20;
83
              data=4,h7;
84
              #20;
              data=4,h8;
85
              #20;
86
              data=4, h9;
87
              #20;
88
              data=4'ha;
89
              #20;
90
91
              data=4,hb;
92
              #20;
93
              data=4,hc;
              #20;
94
95
              data=4,hd;
96
              #20;
97
              data=4,he;
98
              #20;
99
              data=4'hf;
              //#20;
100
101
102
              $stop;
```

Листинг А.8 — Цифровой автомат. Файл верхнего уровня

```
'timescale 1ns / 1ps
2
3
   module top(
4
        input
                         clk,
5
                [4:0]
        input
                         SW,
6
        input
                         CPU_RESET,
7
        input
                         BTNC,
8
        input
                         BTNU,
9
        output [3:0]
                         LED
10
        );
11
12
13
                          RST_I;
         reg
14
         wire
                          RST;
15
         wire
                          CO;
                          BTNC_CEO;
16
         wire
17
         wire
                          BTNU_CEO;
18
19
         always @ (posedge clk, negedge CPU_RESET)
20
           begin
21
               if(~CPU_RESET)
22
                 RST_I <= 1'b1;
23
              else
24
                 RST_I <= 1,b0;
25
            end
26
         assign RST=RST_I;
         freq_div #(10000) FREQ_CO (
27
28
         .rst (RST),
29
         .clk (clk),
              (CO)
30
         .co
31
         );
32
33
         M_BTN_FILTER_V10 b_f_u(
34
         .CLK
                   (clk),
35
        . CE
                  (CO),
36
        .BTN_IN (BTNU),
37
        .RST
                  (RST_I),
38
         .BTN_CEO (BTNU_CEO)
39
         );
```

```
40
41
         M_BTN_FILTER_V10 b_f_c(
42
         .CLK
                   (clk),
43
        . CE
                  (co),
44
        .BTN_IN
                  (BTNC),
45
        .RST
                  (RST_I),
46
         .BTN_CEO (BTNC_CEO)
47
         );
48
49
50
         fsm FSM1(
51
         .rst
                 (RST_I),
                 (clk),
52
         .clk
53
                (BTNC_CEO),
        .ce
54
        .load
                (BTNU_CEO),
55
        .up
                (SW[4]),
56
        .data
               (SW[3:0]),
57
                 (LED)
         .seq
58
         );
59
   endmodule
```

#### Листинг А.9 — Описание главного алгоритма

```
timescale 1ns / 1ps
2
   module seqAuto(
3
4
        input clk,
5
        input rst,
6
        input load,
7
        input [3:0] data,
8
        output reg [31:0] display,
        output reg [7:0] displayEnable
9
10
        );
11
       reg [3:0] state;
12
       reg updateDisplay;
13
14
        wire[3:0] expected;
15
        outFunc CL(
16
17
          .in(state),
18
          .out(expected)
19
        );
20
        always @(posedge clk, posedge rst)
21
            begin
                 if (rst)
22
23
                     begin
24
                         state <= 0;
```

```
25
                          display <= 0;</pre>
26
                          displayEnable <= 0;</pre>
27
                          updateDisplay <= 1;</pre>
28
                      end
29
                 else
30
                      begin
31
                          if (updateDisplay)
32
                               begin
33
                                   // If we are in the first state in the four
                                   if (state[1:0] == 2'b00)
34
35
                                        begin
36
                                             // display only the left digit on the
                                                left display
                                             displayEnable[7:4] <= 4'h1;</pre>
37
38
                                             // we output the corresponding value of
                                                the function to this place
39
                                             display[19:16] <= expected;</pre>
40
                                             // we output zeros to the remaining 3
                                                digits of the left display
41
                                             display[31:20] <= 0;
42
                                        end
43
                                   else
44
                                        begin
45
                                        // shift the digits on the left display by
                                            1 digit
                                            displayEnable[7:4] <=</pre>
46
                                                {displayEnable[6:4], 1'b1};
                                             display[31:16] <= {display[27:16],
47
                                                expected};
48
                                        end
49
                                        updateDisplay <= 0;</pre>
50
                               end
                          // if the download signal is given
51
52
                          if (load)
53
                               begin
54
                                   // we shift the digits on the right dipley by 1
                                       digit
55
                                   displayEnable[3:0] <= {displayEnable[2:0],</pre>
                                       1'b1};
56
                                   display[15:0] <= {display[11:0], data};</pre>
57
                                   // if the correct digit is entered
58
                                   if (data == expected)
59
                                        begin
60
                                        // go to the next state
61
                                             state <= state + 1'b1;</pre>
62
                                        end
```

```
63
                                    else
64
                                         // going back to a multiple of the 4th
65
                                         begin
66
                                              state <= state & 4'b1100;
67
                                         end
                                    updateDisplay <= 1;</pre>
68
69
                                end
70
                      end
71
             end
72
   endmodule
```

Листинг А.10 — Описание модуля работы с семисегментыми индикаторами алгоритма

```
'timescale 1ns / 1ps
1
2
3
  module NexysDisplay(
4
  input CLK,
5
  input RST,
  input [31:0] HEX_IN,
7
  input [7:0] DISP_EN,
8
  output CA,
9
  output CB,
10
  output CC,
11
  output CD,
12 output CE,
  output CF,
14
  output CG,
15
  output DP,
16
  output [7:0] AN
17
  );
18
  // Internal signals declaration:
  //-----
20 reg [9:0] CLK_DIV_H, CLK_DIV_L;
21 reg CEO_DIV_H, CEO_DIV_L;
22 reg [2:0] DIGIT_CNT;
23 reg [3:0] I_CODE;
  wire O_SEG_A, O_SEG_B, O_SEG_C, O_SEG_D, O_SEG_E, O_SEG_F, O_SEG_G;
25 | reg [7:0] ANODE_DC;
  //----
26
27
  // 1048576 Clock Divider:
  always @ (posedge CLK, posedge RST)
  if(RST)
29
30
      begin
31
          CLK_DIV_H <= 10'h000;
32
          CLK_DIV_L <= 10,h000;
33
          CEO_DIV_H <= 1'b0;
34
          CEO_DIV_L <= 1'b0;</pre>
```

```
35
       end
36
   else
37
       begin
           if(CLK_DIV_H == 10,h063) // 3FF - :1024, 063 - :100
38
39
               begin
40
                   CLK_DIV_H <= 10,h000;
41
                   CEO_DIV_H <= 1'b1;
42
               end
43
           else
44
               begin
45
                   CLK_DIV_H <= CLK_DIV_H + 1;</pre>
46
                   CEO_DIV_H <= 1,b0;
47
               end
           if(CEO_DIV_H)
48
49
               begin
50
                   if(&(CLK_DIV_L))
51
                       CLK_DIV_L <= 10, h000;
52
                   else
53
                       CLK_DIV_L <= CLK_DIV_L + 1;</pre>
54
               end
55
           if(&(CLK_DIV_L) & CEO_DIV_H)
56
               CEO_DIV_L <= 1'b1;
57
           else
58
               CEO_DIV_L <= 1'b0;
59
       end
60
   //-----
   // Display Digit Counter:
62 always @ (posedge CLK, posedge RST)
63 | if(RST) DIGIT_CNT <= 3'd0;
64
   else if(CEO_DIV_L) DIGIT_CNT <= DIGIT_CNT + 1;</pre>
   //-----
   // Display Digit Multiplexer:
66
  always @ (DIGIT_CNT, HEX_IN, DISP_EN)
67
  case(DIGIT_CNT)
68
69 3'd0:
70 begin
71 | I_CODE <= HEX_IN[3:0];
72 ANODE_DC <= DISP_EN[0] ? 8'd1 : 0;
   end
73
74 | 3'd1:
75 begin
76 | I_CODE <= HEX_IN[7:4];
77 | ANODE_DC <= DISP_EN[1] ? 8'd2 : 0;
78
   end
  3'd2:
79
80 begin
```

```
81 | I_CODE <= HEX_IN[11:8];
82 | ANODE_DC <= DISP_EN[2] ? 8'd4 : 0;
83 end
84 3'd3:
85
   begin
86 | I_CODE <= HEX_IN[15:12];
87 ANODE_DC <= DISP_EN[3] ? 8'd8 : 0;
88
   end
89
   3'd4:
90
   begin
91 | I_CODE <= HEX_IN[19:16];
92 | ANODE_DC <= DISP_EN[4] ? 8'd16 : 0;
93
   end
94 3'd5:
95 begin
96 | I_CODE <= HEX_IN[23:20];
97 | ANODE_DC <= DISP_EN[5] ? 8'd32 : 0;
98
   end
99
   3'd6:
100 begin
101 | I_CODE <= HEX_IN[27:24];
102 | ANODE_DC <= DISP_EN[6] ? 8'd64 : 0;
103
   end
104 default:
105 begin
106 | I_CODE <= HEX_IN[31:28];
   ANODE_DC <= DISP_EN[7] ? 8'd128 : 0;
107
108
   end
109
   endcase
110
   //----
   // 7-Segment Decoder:
111
112 | SevenSegDec DISP_DEC (
113 | .I_CODE(I_CODE),
114 | .O_SEG_A(O_SEG_A),
115
   .O_SEG_B(O_SEG_B),
116
   .O_SEG_C(O_SEG_C),
117 | .O_SEG_D(O_SEG_D),
118
   .O_SEG_E(O_SEG_E),
119
   .O_SEG_F(O_SEG_F),
   .O_SEG_G(O_SEG_G));
120
121 //-----
122 assign AN = ~ANODE_DC | {8{RST}};
123 | assign CA = ~O_SEG_A;
124 | assign CB = ^{\circ}O_SEG_B;
125 assign CC = ~O_SEG_C;
126 assign CD = ~O_SEG_D;
```

#### Листинг А.11 — Описание сигнального дешифратора

```
1
   'timescale 1ns / 1ps
2
3
  module SevenSegDec(
   input [3:0] I_CODE, // Input HEX-Digit
5
   output reg O_SEG_A, // Segment-A Active High
6
   output reg O_SEG_B, // Segment-B Active High
7
   output reg O_SEG_C, // Segment-C Active High
   output reg O_SEG_D, // Segment-D Active High
8
9
   output reg O_SEG_E, // Segment-E Active High
   output reg O_SEG_F, // Segment-F Active High
10
   output reg O_SEG_G // Segment-G Active High
11
12
   );
   //-----
13
   // Decoder Comb. Logic:
   always @ (I_CODE)
16 case(I_CODE)
   4'h0:
17
18
   begin
19
   0_SEG_A <= 1'b1;</pre>
20 O_SEG_B <= 1'b1;
21 | O_SEG_C <= 1'b1;
22 | O_SEG_D <= 1'b1;
23
   0_SEG_E <= 1'b1;</pre>
24 | O_SEG_F <= 1'b1;
25
   0_SEG_G <= 1'b0;</pre>
26
   end
27
   4'h1:
28
   begin
29
  0_SEG_A <= 1'b0;</pre>
30 | O_SEG_B <= 1'b1;
31 | O_SEG_C <= 1'b1;
32 | O_SEG_D <= 1'b0;
33
   0_SEG_E <= 1'b0;</pre>
34 | O_SEG_F <= 1'b0;
35 | O_SEG_G <= 1'b0;
   end
36
37 | 4, h2:
38 | begin
```

```
39 | O_SEG_A <= 1'b1;
40
   0_SEG_B <= 1'b1;</pre>
41 | O_SEG_C <= 1'b0;
42 | O_SEG_D <= 1'b1;
43
   0_SEG_E <= 1'b1;</pre>
44
   0_SEG_F <= 1'b0;</pre>
45
   0_SEG_G <= 1'b1;</pre>
46
    end
47
   4'h3:
48
    begin
49
   0_SEG_A <= 1'b1;</pre>
50
   0_SEG_B <= 1'b1;</pre>
51
   0_SEG_C <= 1'b1;</pre>
52
   0_SEG_D <= 1'b1;</pre>
53
   0_SEG_E <= 1'b0;</pre>
54 | O_SEG_F <= 1'b0;
55
   0_SEG_G <= 1'b1;</pre>
   end
56
   4'h4:
57
58
   begin
59
   0_SEG_A <= 1'b0;</pre>
60
   0_SEG_B <= 1'b1;</pre>
   0_SEG_C <= 1'b1;</pre>
61
62 | O_SEG_D <= 1'b0;
63
   0_SEG_E <= 1'b0;</pre>
64
   0_SEG_F <= 1'b1;</pre>
   0_SEG_G <= 1'b1;</pre>
65
66
   end
67
   4'h5:
68
   begin
69
   0_SEG_A <= 1'b1;</pre>
70 \mid 0_SEG_B <= 1, b0;
71
   0_SEG_C <= 1'b1;</pre>
72 | O_SEG_D <= 1'b1;
73
   0_SEG_E <= 1'b0;</pre>
74
   0_SEG_F <= 1'b1;</pre>
75
   0_SEG_G <= 1'b1;</pre>
76
   end
77
   4'h6:
78
   begin
79
   0_SEG_A <= 1'b1;</pre>
80 | O_SEG_B <= 1'b0;
81
   0_SEG_C <= 1'b1;</pre>
82
   0_SEG_D <= 1'b1;</pre>
83
   0_SEG_E <= 1'b1;</pre>
84 | O_SEG_F <= 1'b1;
```

```
85 | O_SEG_G <= 1'b1;
86
    end
 87
    4'h7:
 88
    begin
 89
    0_SEG_A <= 1'b1;</pre>
90 | O_SEG_B <= 1'b1;
    O_SEG_C <= 1'b1;
91
92 | O_SEG_D <= 1'b0;
93
    0_SEG_E <= 1'b0;</pre>
    0_SEG_F <= 1,b0;</pre>
94
95
    0_SEG_G <= 1'b0;</pre>
96
    end
97
    4'h8:
98
    begin
99
    0_SEG_A <= 1'b1;</pre>
100
    0_SEG_B <= 1'b1;</pre>
101
    0_SEG_C <= 1'b1;</pre>
102
    0_SEG_D <= 1'b1;</pre>
103
    0_SEG_E <= 1'b1;</pre>
104
    0_SEG_F <= 1'b1;</pre>
105
    0_SEG_G <= 1'b1;</pre>
106
    end
107
    4'h9:
108
    begin
109
    0_SEG_A <= 1'b1;</pre>
    0_SEG_B <= 1'b1;</pre>
110
111
    0_SEG_C <= 1'b1;</pre>
112
    0_SEG_D <= 1'b1;</pre>
113
    0_SEG_E <= 1'b0;</pre>
114
     0_SEG_F <= 1'b1;</pre>
115
    0_SEG_G <= 1'b1;</pre>
116
    end
117
    4'hA:
118
    begin
119
    0_SEG_A <= 1'b1;</pre>
120
     0_SEG_B <= 1'b1;</pre>
121
    0_SEG_C <= 1'b1;</pre>
122
    0_SEG_D <= 1'b0;</pre>
123
    0_SEG_E <= 1'b1;</pre>
124
    0_SEG_F <= 1'b1;</pre>
125
     0_SEG_G <= 1'b1;</pre>
126
    end
127
    4'hB:
128
    begin
    0_SEG_A <= 1,00;</pre>
129
130 | O_SEG_B <= 1'b0;
```

```
131 | O_SEG_C <= 1'b1;
132
     0_SEG_D <= 1'b1;</pre>
133
    0_SEG_E <= 1'b1;</pre>
134
     0_SEG_F <= 1'b1;</pre>
135
     0_SEG_G <= 1'b1;</pre>
136
     end
137
     4'hC:
138
     begin
139
     0_SEG_A <= 1'b1;</pre>
     0_SEG_B <= 1,b0;</pre>
140
141
     0_SEG_C <= 1'b0;</pre>
142
     0_SEG_D <= 1'b1;</pre>
143
     0_SEG_E <= 1'b1;</pre>
144
     0_SEG_F <= 1'b1;</pre>
145
     0_SEG_G <= 1'b0;</pre>
146
     end
147
     4'hD:
148
     begin
     0_SEG_A <= 1,b0;</pre>
149
     0_SEG_B <= 1'b1;</pre>
150
151
     0_SEG_C <= 1'b1;</pre>
152
     0_SEG_D <= 1'b1;</pre>
153
     0_SEG_E <= 1'b1;</pre>
154
     0_SEG_F <= 1'b0;</pre>
155
     0_SEG_G <= 1'b1;</pre>
156
     end
     4'hE:
157
158
     begin
159
     0_SEG_A <= 1'b1;</pre>
160
     0_SEG_B <= 1'b0;</pre>
161
     0_SEG_C <= 1'b0;</pre>
     0_SEG_D <= 1'b1;</pre>
162
163
     0_SEG_E <= 1'b1;</pre>
164
     0_SEG_F <= 1'b1;</pre>
165
     0_SEG_G <= 1'b1;</pre>
166
     end
167
     default:
168
     begin
     0_SEG_A <= 1'b1;</pre>
169
170
     0_SEG_B <= 1'b0;</pre>
171
     0_SEG_C <= 1,b0;</pre>
172 | O_SEG_D <= 1'b0;
173
    0_SEG_E <= 1'b1;</pre>
     0_SEG_F <= 1'b1;</pre>
174
    0_SEG_G <= 1'b1;</pre>
175
176
    end
```

```
177 | endcase
178 | //-----
179 | endmodule
```

Листинг А.12 — Реализация анализатора последовательности. Файл верхнего уровня

```
'timescale 1ns / 1ps
1
2
   module top(
3
        input CLK,
4
        input CPU_RSTn,
5
        input BTN_C,
6
        input [3:0] SW,
7
        output [7:0] CAT,
        output [7:0] AN
8
9
        );
10
11
        reg rst;
12
13
        always @(posedge CLK) begin
            rst <= ~CPU_RSTn;
14
15
        end
16
        wire [31:0] hex;
17
        wire [7:0] disp_en;
18
19
        NexysDisplay Disp(
            .CLK(CLK),
20
21
            .RST(rst),
22
            .HEX_IN(hex),
            .DISP_EN(disp_en),
23
24
            .CA(CAT[0]),
25
            .CB(CAT[1]),
26
            .CC(CAT[2]),
            .CD(CAT[3]),
27
28
            .CE(CAT[4]),
29
            .CF(CAT[5]),
30
            .CG(CAT[6]),
31
            .DP(CAT[7]),
32
            .AN(AN)
33
        );
34
        wire divClk;
        freq_div DIV(
35
        .rst(rst),
36
37
        .clk(CLK),
38
        .co(divClk)
39
        );
40
        wire loadDebounced;
41
        wire loadDebounced1;
```

```
42
          M_BTN_FILTER_V10 Filter(
43
         .CLK(CLK),
44
        .CE(divClk),
        .BTN_IN(BTN_C),
45
46
        .RST(rst),
47
        .BTN_OUT(),
48
        .BTN_CEO(loadDebounced)
49
50
        seqAuto Auto(
        .clk(CLK),
51
52
        .rst(rst),
        .load(loadDebounced),
53
54
        .data(SW),
        .display(hex),
55
56
        .displayEnable(disp_en)
57
        );
58
   endmodule
```

Листинг А.13 — Описание блока управления матричным индикатором

```
1
   'timescale 1ns / 1ps
2
3
   module LR4_MATRIX_DISP_V10(
                  [3:0] data,
4
      input
5
      input
                        CLK,
6
     input
                        CE,
7
                        RST,
      input
8
      output reg [7:0] col_select,
9
      output reg [7:0] rows
10
    );
11
12
        reg [2:0] column_ctr;
13
14
        reg [3:0] digit;
15
        reg [7:0] mem [127:0];
16
17
18
        initial
19
        begin
20
            digit = 0;
            column_ctr = 0;
21
22
            col_select = 8'hFF;
23
            $readmemb("lcd_digits.mem", mem);
24
        end
25
26
        wire digit_reg_ceo;
27
        assign digit_reg_ceo = column_ctr == 7;
```

```
28
29
        always@*
30
        begin
            case(column_ctr)
31
32
                 3'd0: col_select <= 8'b01111111;
                 3'd1: col_select <= 8'b10111111;
33
34
                 3'd2: col_select <= 8'b11011111;
35
                 3'd3: col_select <= 8'b11101111;
36
                 3'd4: col_select <= 8'b11110111;
                 3'd5: col_select <= 8'b11111011;
37
38
                 3'd6: col_select <= 8'b111111101;
39
                 3'd7: col_select <= 8'b111111110;
40
            endcase
41
        end
42
43
        always@*
44
        begin
45
            rows = mem[{digit, column_ctr}];
46
        end
47
48
        always@(posedge CLK, posedge RST)
49
        begin
50
            if (RST)
51
                 begin
52
                   digit = 0;
53
                   column_ctr = 0;
                   col_select = 8'hFF;
54
55
            end
56
            else
57
                 begin
58
                   if(CE)
59
                   begin
60
                          column_ctr <= column_ctr + 1;</pre>
61
                   end
                   if(digit_reg_ceo)
62
63
                   begin
64
                          digit <= data;</pre>
65
                   end
66
               end
67
        end
68
   endmodule
```

Листинг А.14 — Управление матричным индикатором. Модуль вернхнего уровня

```
1 'timescale 1ns / 1ps
2 
3 module top(
```

```
4
        input
                       CLK,
5
        input
                       SYS_NRST,
6
        input
                       STEP,
7
        input
                       UP,
8
9
        output [7:0]
                      rows,
10
        output [7:0]
                      cols
11
12
       );
13
14
                 RST = 0;
     reg
       wire [3:0] seq;
15
16
       wire
                   CE_1MHZ;
17
18
        always@(posedge CLK)
19
           RST = SYS_NRST;
20
21
       // Divider 1MHz:
22
        M_CLOCK_DIVIDER #(
23
        .DIVIDER (48),
24
        .CNT_WDT(6)
25
       ) DIV_1MHZ (
        .CLK(CLK),
26
27
        .RST(RST),
28
        .CEO(CE_1MHZ));
29
       wire BTN_STEP, BTN_UP;
30
31
        // Filtered input signals
32
       M_BTN_FILTER_V10 FLTR_STEP(.BTN_IN(STEP),.CLK(CLK)
33
        ,.CE(CE_1MHZ),.RST(RST),.BTN_CEO(BTN_STEP));
34
       M_BTN_FILTER_V10 FLTR_UP(.BTN_IN(UP),.CLK(CLK)
        ,.CE(CE_1MHZ),.RST(RST),.BTN_OUT(BTN_UP));
35
36
        // FSM sequence generator
37
       LR2_SEQ_GEN_FSM fsm(.RST(RST), .CLK(CLK), .CE(STEP), .load(0), .up(UP),
38
           .data(0), .seq(seq));
39
40
       LR4_MATRIX_DISP_V10 lcd(.data(seq), .CE(CE_1MHZ), .CLK(CLK),
           .col_select(cols), .rows(rows), .RST(RST));
41
42
   endmodule
```

Листинг А.15 — Управление матричным индикатором. Тестовый модуль

```
1 'timescale 1ns / 1ps
2
3 module test_top;
```

```
4
5
        // Clock Generator - 48 MHz
        parameter PERIOD_CLK = 20.8; // 20.8ns
6
7
        parameter DUTY_CYCLE_CLK = 0.4;
8
9
                    CLK, SYS_NRST;
       reg
10
                    STEP;
       reg
                    UP;
11
       reg
12
       wire [7:0] rows;
13
        wire [7:0] cols;
14
        initial
15
16
        forever
17
            begin
18
                 CLK = 1, b0;
19
                 #(PERIOD_CLK-(PERIOD_CLK*DUTY_CYCLE_CLK)) CLK = 1'b1;
20
                #(PERIOD_CLK*DUTY_CYCLE_CLK);
21
            end
22
23
        // Init. Reset startUP pulse (100ns POR)
24
        initial
25
        begin
            SYS_NRST = 0;
26
27
            #100;
            SYS_NRST = 1;
28
29
            #100;
            SYS_NRST = 0;
30
31
        end
32
33
        top utt(
34
            .CLK(CLK),
35
            .SYS_NRST(SYS_NRST),
36
            .STEP(STEP),
            .UP(UP),
37
            .rows(rows),
38
39
            .cols(cols)
40
              );
41
42
            assign COL_7R=cols[7];
43
44
45
46
            initial begin
47
            // Initialize Inputs
            STEP = 0;
48
49
           UP = 1;
```

```
50
            // Wait 100 ns for global reset to finish
51
            #100;
52
53
54
            @(posedge COL_7R);
55
            @(posedge CLK);
56
            #(PERIOD_CLK*0.2);
57
            STEP = 1'b1;
58
            #(PERIOD_CLK);
59
            STEP = 1,b0;
60
61
62
        // ....
        // input sequece
63
64
65
            @(posedge COL_7R);
            @(posedge CLK);
66
67
            #(PERIOD_CLK*0.2);
            STEP = 1'b1;
68
69
            #(PERIOD_CLK);
70
            STEP = 1'b0;
71
72
        end
73
   endmodule
```

#### Листинг А.16 — Генератор ШИМ

```
'timescale 1ns / 1ps
1
2
   module PWM_module #(parameter UDW = 4)
3
4
        input CLK,
5
        input RST,
6
        input CE,
7
        input [UDW - 1:0] pwm_in,
        output reg pwm_p,
8
9
         output reg [UDW - 1:0] pwm_reg, fsm_state
10
        );
11
12
        assign pwm_n = ~pwm_p;
13
14
        initial
15
        begin
16
            pwm_reg <= 0;</pre>
17
            fsm_state <= 0;</pre>
18
            pwm_p <= 0;
19
        end
20
```

```
21
22
         always@(posedge CLK, posedge RST)
23
        begin
24
             if(RST)
25
             begin
26
                  pwm_reg <= 0;</pre>
27
             end
28
             else if(CE && fsm_state == \{\{(UDW - 1)\{1'b1\}\}, \{1'b0\}\}\})
29
             begin
30
                  pwm_reg <= pwm_in;</pre>
             end
31
32
         end
33
34
         always@(posedge CLK, posedge RST)
35
         begin
36
             if(RST)
37
             begin
38
                  pwm_reg <= 0;</pre>
39
                  fsm_state <= 0;</pre>
40
                  pwm_p <= 0;
41
             end
42
             else if (CE)
43
             begin
44
                  case(fsm_state)
45
                       0:
46
                       begin
                            fsm_state <= \{\{(UDW - 1)\{1'b1\}\}, \{1'b0\}\};
47
48
                            pwm_p <= 0;
49
                       end
                       {(UDW){1'b1}}:
50
51
                       begin
52
                            fsm_state <= 1;</pre>
53
                            pwm_p <= pwm_reg == {(UDW){1'b0}} ? 0 : 1;</pre>
54
                       end
55
                       default:
56
                       begin
57
                            fsm_state <= fsm_state + 1;</pre>
58
                            pwm_p <= pwm_reg > fsm_state ? 1 : 0;
59
                       end
60
                  endcase
61
             end
62
             else
63
             begin
64
                  fsm_state <= fsm_state;</pre>
65
             end
66
         end
```

67 endmodule

#### Листинг А.17 — Сдвиговый регистр

```
'timescale 1ns / 1ps
1
2
3
   module SR64_S4B(
4
         input [63:0] data_in,
5
         input RST,
6
        input CLK,
7
        input shift_4b_1,
8
        input shift_4b_r,
9
        output reg [63:0] data_out
10
        );
11
12
13
        always@(posedge CLK, posedge RST)
14
        begin
             if (RST)
15
16
                  begin
17
                      data_out <=data_in;</pre>
18
                  end
19
             else
20
             begin
21
                  if(shift_4b_1)
22
                  begin
23
                      data_out <= {data_out[59:0], data_out[63:60]};</pre>
24
                  end
25
                  else if (shift_4b_r)
26
                  begin
27
                      data_out <= {data_out[3:0], data_out[63:4]};</pre>
28
                  end
29
                  else
30
                  begin
31
                      data_out <= data_out;</pre>
32
                  end
33
             end
34
        end
35
   endmodule
```

#### Листинг A.18 - Блок управления матричным индикатором

```
1 'timescale 1ns / 1ps
2
3 module LCDMatrixDriverNew(
4 input [63:0] data,
5 input CLK,
6 input CE,
```

```
7
         input RST,
8
        output reg [7:0] col_select,
9
        output reg [7:0] rows
10
        );
11
12
        reg [2:0] column_ctr;
13
14
       reg [3:0] digit;
15
       reg [7:0] mem [127:0];
16
17
18
        initial
19
        begin
20
            digit = 0;
21
            column_ctr = 0;
22
            col_select = 8'hFF;
23
        end
24
25
        wire digit_reg_ceo;
26
        assign digit_reg_ceo = column_ctr == 7;
27
28
        // Column decoder
29
        always@*
30
        begin
31
            case(column_ctr)
32
                3'd0: col_select <= 8'b01111111;
                3'd1: col_select <= 8'b10111111;
33
                3'd2: col_select <= 8'b11011111;
34
35
                3'd3: col_select <= 8'b11101111;
                3'd4: col_select <= 8'b11110111;
36
37
                3'd5: col_select <= 8'b11111011;
                3'd6: col_select <= 8'b111111101;
38
39
                3'd7: col_select <= 8'b111111110;
40
            endcase
        end
41
42
43
        always@*
44
        begin
45
            rows = {data[63-column_ctr],
46
                          data[55-column_ctr],
47
                          data[47-column_ctr],
48
                          data[39-column_ctr],
49
                          data[31-column_ctr],
50
                          data[23-column_ctr],
                          data[15-column_ctr],
51
52
                          data[7-column_ctr]
```

```
53
                };
54
        end
55
        always@(posedge CLK, posedge RST)
56
57
        begin
             if (RST)
58
59
                  begin
60
                    digit = 0;
61
                    column_ctr = 0;
62
                    col_select = 8'hFF;
63
                  end
64
                  else
65
                       begin
                         if(CE)
66
67
                         begin
68
                                 column_ctr <= column_ctr + 1;</pre>
69
                         end
70
                         if(digit_reg_ceo)
71
                         begin
72
                                 digit <= data;</pre>
73
                         end
                    end
74
75
        end
76
    endmodule
```

#### Листинг А.19 — Генератор ШИМ. Модуль верхнего уровня

```
'timescale 1ns / 1ps
1
2
3
   module top(
4
        input
                        CLK,
5
        input
                        SYS_NRST,
                        LEFT,
6
        input
7
                        RIGHT,
        input
8
9
        output [7:0]
                        rows,
10
        output [7:0]
                        cols
11
        );
12
        reg
                    RST = 0;
13
        wire [3:0] seq;
14
        wire
                    CE_1MHZ;
15
16
        always@(posedge
                           CLK)
17
           RST = SYS_NRST;
18
19
        reg [63:0] func;
20
        wire [63:0] shift_func ;
```

```
21
       wire [15:0] pwm_p;
22
23
       reg [15:0] pwm_n;
24
25
        initial func <= 64'hca25c7d227038440;</pre>
26
27
       // Divider 1MHz:
28
        M_CLOCK_DIVIDER #(
29
        .DIVIDER(20),
        .CNT_WDT(6)
30
31
       ) DIV_1KHZ (
32
        .CLK(CLK),
33
        .RST(RST),
        .CEO(CE_1MHZ));
34
35
36
       M_BTN_FILTER_V10 FLTR_STEP(.BTN_IN(LEFT),.CLK(CLK)
37
                                     ,.CE(CE_1MHZ),.RST(RST),.BTN_CEO(BTN_LEFT));
38
       M_BTN_FILTER_V10 FLTR_UP(.BTN_IN(RIGHT),.CLK(CLK)
39
                                   ,.CE(CE_1MHZ),.RST(RST),.BTN_OUT(BTN_RIGHT));
40
41
       SR64_S4B shifter (
42
                                  .data_in(func),
43
                                  .RST(RST),
44
                                  .CLK(CLK),
45
                                  .shift_4b_1(LEFT),
                                  .shift_4b_r(RIGHT),
46
47
                                  .data_out(shift_func)
48
        );
49
        genvar i;
50
        generate
51
            for (i=0; i<16; i=i+1) begin
52
                PWM_module pwm_i(
                             .CLK(CLK),
53
54
                              .RST(SYS_NRST),
55
                              .CE(CE_1MHZ),
                              .pwm_in(shift_func[4*(i+1)-1:4*i]),
56
57
                              .pwm_p(pwm_p[i])
58
                             );
59
                end
60
        endgenerate
        LCDMatrixDriverNew lcd(.data(shift_func), .RST(RST), .CE(CE_1MHZ)
61
62
                                 , .CLK(CLK), .col_select(cols), .rows(rows));
63
64
65
   endmodule
```

#### Листинг А.20 — Генератор ШИМ. Тестовый модуль

```
'timescale 1ns / 1ps
1
2
3
   module test_top;
4
5
        // Clock Generator - 48 MHz
       parameter PERIOD_CLK = 20.8; // 20.8ns
6
7
       parameter DUTY_CYCLE_CLK = 0.4;
8
9
                    CLK, SYS_NRST;
       reg
10
       reg
                    LEFT;
11
       reg
                    RIGHT;
12
        wire [7:0] rows;
13
        wire [7:0] cols;
14
15
        initial
16
        forever
17
            begin
18
                 CLK = 1, b0;
19
                 #(PERIOD_CLK-(PERIOD_CLK*DUTY_CYCLE_CLK)) CLK = 1'b1;
                 #(PERIOD_CLK*DUTY_CYCLE_CLK);
20
21
            end
22
23
        // Init. Reset startRIGHT pulse (100ns POR)
24
        initial
25
        begin
26
            SYS_NRST = 0;
27
            #100;
28
            SYS_NRST = 1;
29
            #100;
            SYS_NRST = 0;
30
31
        end
        top utt(
32
33
                     .CLK(CLK)
34
                   ,.SYS_NRST(SYS_NRST)
                   ,.LEFT(LEFT)
35
36
                   ,.RIGHT(RIGHT)
37
                   ,.rows(rows)
38
                   ,.cols(cols)
39
40
              );
41
            assign COL_7R=cols[7];
42
            initial begin
43
            // Initialize Inputs
44
            LEFT = 0;
45
           RIGHT
                   = 0;
```

```
46
            // Wait 100 ns for global reset to finish \,
47
            #100;
48
49
            @(posedge COL_7R);
            @(posedge CLK);
50
            #(PERIOD_CLK*0.2);
51
52
            LEFT = 1,b1;
53
            #(PERIOD_CLK);
54
            LEFT = 1, b0;
55
            @(posedge COL_7R);
            @(posedge CLK);
56
            #(PERIOD_CLK*0.2);
57
            LEFT = 1'b1;
58
59
            #(PERIOD_CLK);
            LEFT = 1,b0;
60
61
62
            // --- input signals
63
64
65
66
       end
67
   endmodule
```

## Приложение Б Результаты симуляций




Рисунок Б.1 — Реализация комбинационной логической схемы




Рисунок Б.2 — Реализация цифрового автомата. Часть 1




Рисунок Б.3 — Реализация цифрового автомата. Часть 2




Рисунок Б.4 — Реализация анализатора последовательности. Часть 1




Рисунок Б.5 — Реализация анализатора последовательности. Часть 2




Рисунок Б.6 — Реализация анализатора последовательности. Часть 3




Рисунок Б.7 — Реализация анализатора последовательности. Часть 4



Рисунок Б.8 — Реализация анализатора последовательности. Часть 5




Рисунок Б.9 — Управление матричным индикатором. Результат симуляции



Рисунок Б.10 — Генерация ШИМ. Результат симуляции. Часть 1




Рисунок Б.11 — Генерация ШИМ. Результат симуляции. Часть 2