



Catedra / Structura Sistemelor de Calcul

Proiect SSC

Utilizarea portului VGA al placii Basys3 pentru afisarea unor imagini si aplicarea de filtre de image processing

Studenti:

Bora Vlad

Vamvu Denisa

Grupa: 30239

An universitar: 2020-2021

Indrumator proiect:

Ing. Ratiu Vlad



Cuprins

1. Introducere	3
1.1 Context/Domeniu	3
1.2 Obiective	3
1.3 Tabel de acronime	3
2. Studiu bibliografic	4
3. Fundamentare teoretica	5
4. Proiectare	6
5. Implementare	7
5.1 Implementare propriu-zisa	7
5.2 Echipament utilizat	8
5.3 Software utilizat	10
6. Manual de utilizare	11
7. Rezultate	11
8. Concluzii	13
8.1 Dezvoltari ulterioare	13



1. Introducere

Acest document prezintă etapele de proiectare și implementare ale proiectului ce presupune afișarea imaginilor pe un monitor folosind un FPGA, ci anume un Basys3 și portul VGA al acestuia.

1.1 Context/Domeniu

Ca și domeniu, proiectul se încadrează într-unul hibrid, între FPGA și procesarea imaginilor. În contextul procesării de imagini, accelerarea hardware furnizată de un FPGA prin puterea mare de procesare este foarte utilă.

1.2 Obiective

Obiectivele acestui proiect sunt:

- realizarea conexiunii dintre o placă Basys3 și un monitor;
- afișarea unei imagini pe monitor;
- aplicarea unor filtre de Image Processing pe imagine și afișarea acesteia.

1.3 Tabel de acronime

Tabelul 1 prezintă acronimele folosite în acest document alături de înțelesul acestora.

Tabelul 1 – Tabel de acronime

Acronim	Înțeles
FPGA	Field-programmable gate array
ROM	Read Only Memory



2. Studiu bibliografic

- [1] "Basys 3 Reference," [Online]. Available: <https://reference.digilentinc.com/basys3/refmanual>.
- [2] J. C. M. M. J. M. R.-A. Carlos Alberto Ramos-Arreguina*, FPGA Open Architecture Design for a VGA Driver, Santiago de Querétaro: Elsevier Ltd, 2012.
- [3] "Building a video controller: it's just a pair of counters," 29 Nov 2018. [Online]. Available: http://zipcpu.com/blog/2018/11/29/llvga.html?_ga=2.161355007.319202213.1603032862-645931092.1602168227.
- [4] "Display image using VGA from block RAM," [Online]. Available: <https://forum.digilentinc.com/topic/17598-display-image-using-vga-from-block-ram/>.
- [5] "Driving a VGA Monitor Using an FPGA," 29 July 2016. [Online]. Available: <https://embeddedthoughts.com/2016/07/29/driving-a-vga-monitor-using-an-fpga/>.
- [6] "Wikipedia," [Online]. Available: [https://en.wikipedia.org/wiki/Kernel_\(image_processing\)](https://en.wikipedia.org/wiki/Kernel_(image_processing)).



3. Fundamentare teoretică

Pentru început, se folosește portul VGA al plăcii Basys3, din familia Artix7 a circuitelor FPGA de la Xilinx. S-a folosit documentația plăcii [1] pentru a se face conexiunea dintre aceasta și monitor. Aici se prezintă pinii portului VGA și semnalele de control necesare.

Lucrarea [2] prezintă o propunere arhitecturală pentru ca un controller VGA să fie folosit în sisteme embedded pe FPGA. Acest controller este realizat folosind numai limbajul VHDL. Lucrarea de față prezintă două tipuri de teste: afișarea a 8 culori de bază generate folosind valori RGB și afișarea unei imagini stocate într-o memorie RAM externă, din care FPGA-ul o citește și o afișează pe un monitor LCD.

Articolul [3] prezintă afișarea unei imagini pe ecran folosind portul VGA al plăcii Basys3 cu ajutorul unui clock generat cu o frecvență de 25MHz și atrage atenția asupra dificultăților acestui proiect și a riscurilor ce pot surveni prin decompresia greșită a unui bit și crearea unui “garbage output”.

Pe site-ul celor de la DIGILENT, sursa [4] se prezintă afișarea unei imagini cu dimensiunea 300x300 stocate într-un fișier cu extensia “.coe” și încărcată mai apoi într-un bloc RAM.

În sursa [5] este explicată logica din spatele controlului unui VGA cu ajutorul FPGA: cele două numărătoare folosite pentru reprezentarea pe orizontală și pe verticală a ecranului și divizorul de clock (tot un numărator) folosit pentru a se atinge frecvența dorită.

În fotografia digitală, colorimetrie sau în procesarea de imagini, un “grayscale” al unei imagini este o altă imagine în care valoarea fiecărui pixel este un singur esanțon reprezentând o cantitate de lumină. Cu alte cuvinte, pixelul poartă doar informații de intensitate.

Binarizarea unei imagini reprezintă procesul prin care o imagine este convertită din nuanțe de gri doar în negru și alb. Se efectuează prin alegerea unei valori de “treshhold” care divizează imaginea în două părți: fundalul și obiectul. Acest procedeu este folosit de obicei pentru extragerea unui obiect dintr-o imagine.

Edge detection este un filtru convolutiv (presupune aplicarea unui “kernel” [6] sau o matrice de convoluție asupra unei imagini), care ajută la identificarea punctelor în care intensitatea luminoasă se schimbă brusc sau are discontinuități. Aceste puncte sunt practic organizate într-un set de segmente de dreaptă curbate numite “edges” (marginii).




4. Proiectare

Proiectul citește o imagine din memorie și o afișează pe un monitor. Asupra ei se aplică trei filtre de image processing: grayscale, binarizare și edge detection.

Pentru afișarea imaginii s-au folosit două numărătoare care reprezintă suprafața pe care se poate afișa (din monitor) și un divizor de clock pentru a se atinge frecvența de 25 MHz.

Pentru memorarea imaginii s-a folosit o memorie ROM adresabilă pe 17 biți, cu valoarea stocată pe 12 biți la o anumită adresă. În ROM sunt stocate 90000 (pentru o imagine de 300x300) astfel de valori constituind reprezentarea RGB a fiecărui pixel.



Imaginea 1: Arhitectura

“HorizontalCounter” este un numărator care va număra întotdeauna, iar atunci când își atinge limita maximă va activa semnalul “enable_v_counter” pe care se bazează funcționarea număratorului “VerticalCounter”.

“ClockDivider” primește un clock cu frecvența de 100MHz și îl transformă într-unul cu frecvența de 25MHz cu factor de umplere de 50. Este generat cu ajutorul tool-ului IPCatalog din mediul de dezvoltare Vivado.

Entitatea “Main” instantiază toate componentele și îmbină logicile necesare afișării imaginii.



5. Implementare

5.1 Implementare propriu-zisa


Parcursarea suprafeței ecranului se face pe coloane, astfel ca atunci când “HorizontalCounter” a terminat de numărat toate liniile și se re setează, se trece pe următoarea coloană cu ajutorul “VerticalCounter”. Range-ul inițial de numărare este dat de limitele numărătoarelor, 640x480. Ca și implementare, acestea sunt 2 numărătoare care numără pe front crescător, iar atunci când își ating limita superioară, se re setează. În cazul primului, atingerea limitei superioare necesită activarea celui de-al doilea, lucru ce va fi implementat prin activarea unui enable pentru o perioadă de ceas, suficient pentru numărătorul vertical să facă trecerea la următoarea coloană.

Entitatea “Main” este cea mai complexă și detine întreaga logică a proiectului. Are ca și porturi de ieșire 3 semnale pe 4 biți, reprezentând culorile RGB necesare portului VGA, și de asemenea semnalele Hsync și Vsync necesare pentru monitor. Semnalele “vgaRed”, “vgaGreen” și “vgaBlue” vor primi câte 4 biți din vectorul de ieșire care va avea valori în funcție de ce stare este activă, atunci când numărătoarele se află pe domeniul stabilit de câteva constante reprezentând dimensiunea imaginii, altfel vor primi valoarea 0 (negru).

Se instantiază toate componentele. De menționat faptul că și memoria ROM este o componentă oferită tot de IPCatalog, iar aceasta are 2 porturi de ieșire (portA și portB) ce conțin adresa și valoarea, care au fost folosite la implementare.

Când “vcounter” este 0, se inițializează vectorii folosiți pentru filtrele de image processing. Când valoarea acestuia este 1, se pregătesc “adresa” și “adresaSecond” pentru funcționarea normală a programului. După ce se parcurge coloana curentă, vectorii de prelucrare își schimbă valorile în felul următor: trecut <- curent, curent <- viitor, viitor <- ce se va citi în continuare. Afisarea pe ecran funcționează cât timp “hCounter” și “vCounter” se află în range-ul normal, cu o incrementare a adreselor. Se ține minte un index, cu ajutorul căruia se va adresa fiecare linie din cele 300.

Pentru afisarea diferitelor filtre s-a folosit unitatea de comandă cu diagrama de stare descrisă în imaginea de mai jos. După cum se poate observa, o singură stare poate fi activă la un moment dat, iar pentru a trece din una în alta este necesară revenirea în starea inițială, când imaginea este nealterată. Semnalele “Grey”, “Binarizare” și “Sharpen” sunt semnale de intrare și vor fi transmise de utilizator prin intermediul a 3 switch-uri.



Imaginea 2: Diagrama de stare

Pentru implementarea filtrului grayscale s-au folosit 5 variabile care stochează culoarea următorilor pixeli: pixelul curent, și vecinii săi, dreapta, stanga, sus, jos. Metoda de grayscale folosită este "Simple averaging" constând în media aritmetică a valorilor Red, Green, Blue. S-au implementat de asemenea cazurile speciale corespunzătoare primei și ultimei linii, cât și primei și ultimei coloane, punându-se pe vecinul care "nu există" efectiv culoarea pixelului curent după efectuarea de grayscale.

Filtrul de binarizare se execută asupra valorilor grayscale, setându-se un threshold între alb și negru.


Filtrul de edge detection este aplicat asupra imaginii în format binarizat cu ajutorul următorului

$$\text{kernel: } \begin{bmatrix} 0 & -1 & 0 \\ -1 & 4 & -1 \\ 0 & -1 & 0 \end{bmatrix}.$$

În funcție de starea în care se afla automatul, valoarea ieșirii va fi selectată din cele 4 tipuri: culoare, grayscale, binarizare sau edge detection.

5.2 Echipament utilizat

Placa Basys3 este o platformă completă de dezvoltare a circuitelor digitale bazată pe cea mai recentă versiune a familiei Artix 7 de FPGA a firmei Xilinx. Contine 16 switch-uri, 16 led-uri, 5 butoane, un afișor BCD 7 segmente cu 4 cifre, 3 porturi pentru Pmod, iar necesar pentru implementarea acestui proiect, un port VGA pentru output, de 12 biți.





Imaginea 3: Placuta Basys3



Basys3 folosește 14 semnale FPGA pentru a crea un port VGA continand 4 biti pentru fiecare culoare si doua semnale de sincronizare (HS – Horizontal Sync, and VS – Vertical Sync). Semnalele de culoare folosesc divizoare de rezistenta pentru a crea 16 nivele de semnal pe fiecare dintre semnalele VGA destinate culorilor rosu, verde si albastru.


Circuitul prezentat in figura de mai jos permite afisarea a 4096 de culori, cate una pentru fiecare combinatie de 12 biti. Pentru a produce un sistem de afisare functional, in FPGA trebuie creat un circuit “video controller” pentru a comanda semnalele de sincronizare si pe cele de culoare.



Imaginea 4: Portul VGA al placii Basys3



La acest port va fi conectat cu ajutorul unui cablu VGA, un monitor.



Imaginea 5: Schema de montaj a proiectului

5.3 Software utilizat

Pentru sinteza și analiza design-ului s-a folosit Vivado Design Suite.

Pentru generarea fișierului cu extensia .coe ce va reprezenta imaginea încărcată în memorie, s-a folosit MatLab.



6. Manual de utilizare

Se conectează un monitor cu ajutorul unui cablu VGA la o placă Basys3.

Preîncărcat în memoria ROM se află fișierul cu extensia “.coe” care reprezintă imaginea.

În Vivado, se programează placa cu ajutorul fișierului “.bit” care se găsește în folderul proiectului.

Inițial, pe ecran se va afișa imaginea.

Dacă se pornesc switch-urile cu numărul 0, primul din stânga, pe ecran va fi afișată imaginea după aplicarea filtrului “grayscale”.


Dacă se pornesc switch-urile cu numărul 1, imaginea rezultată va reprezenta binarizarea imaginii inițiale.

Pentru pornirea switch-ului numărul 2, rezultatul va fi aplicarea unui “edge detection”.

Nota: mereu trebuie să fie pornit un singur switch, deci, pentru afișarea unui alt filtru trebuie închis switch-ul care este activ, și deschis cel care este dorit.

7. Rezultate


Prima testare, afișarea unei imagini, se vede în imaginea 4.




Imaginea 6: Primul test




Dupa mai multe teste, pentru ca filtrele sa fie mai usor observabile, s-a decis trecerea la alta imagine. Rezultatele sunt prezentate in imaginile 5, 6, 7 si 8.




Imaginea 7: Afisarea imaginii



Imaginea 8: Aplicarea filtrului grayscale



Imaginea 9: Aplicarea filtrului de binarizare



Imaginea 10: Edge detection pe imagine

In urma testelor si a simularilor efectuate s-a constatat ca un filtru de imagine cum ar fi "sharpen" nu este tocmai potrivit situatiei din urmatorul motiv: spectrul de culori este prea mic pentru ca acesta sa fie vizibil. Din aceasta cauza s-a ales implementarea unui edge detection pe imaginea rezultata dupa un grayscale.



8. Concluzii

S-a reușit afișarea unei imagini și aplicarea filtrelor de grayscale, binarizare și edge detection. S-a observat eficiența utilizării unui FPGA într-un astfel de context.

8.1 Dezvoltări ulterioare

S-ar putea implementa mai multe filtre convolutive precum blur sau sharpen.

De asemenea, s-ar putea implementa prelucrarea în paralel a mai multor pixeli (sau unui grup mai mare de pixeli, în funcție de problema), iar o variantă considerată este cea a prelucrării pixelilor de pe poziții pare într-un ciclu de ceas și a celor de pe poziții impare în alt ciclu de ceas.