# **VITMO**

Элементы цифровых и аналого-цифровых

устройств

Николаев Николай Анатольевич

#### Структура занятия



#### Комбинационные логические элементы

- Мультиплексоры
- Демультиплексоры
- Шифраторы (кодеры)
- Дешифраторы (декодеры)

#### Последовательные логические элементы (элементы с памятью)

- Триггеры
- Регистры
- Счетчики



#### Комбинационные логические схемы





Комбинационные логические схемы — это логические устройства, в которых состояние зависит только от текущего состояния их входов. Такие схемы строятся на базе исключительно логических элементов и не требуют элементов памяти.

К комбинационным логическим элементам относятся:

- Мультиплексоры
- Демультиплексоры
- Шифраторы (кодеры)
- Дешифраторы (декодеры)

#### Список использованных источников



1. Sarma M. S. Introduction to electrical engineering. – New York: Oxford University Press, 2001. – C. 715-716.



- 2. Tokheim R. L. Digital Electronics: Principles and Applications, 8th Edition. McGraw-Hill, Inc., 2014.
- 3. Kleitz W. Digital Electronics: A practical approach with VHDL. Prentice Hall, 2011.
- 4. Harris S., Harris D. Digital design and computer architecture: arm edition.
   Morgan Kaufmann, 2015.
- 5. Paul Scherz, Simon Monk. Practical Electronics for Inventors, Fourth Edition. McGraw-Hill, Inc., 2016.


### Дешифратор (декодер)

## **LITMO**

Дешифратор (декодер) — комбинационное логическое устройство, которое декодирует (преобразует) n — битную комбинацию (двоичный код) в m выходов ( $m \le 2^n$ ).


Блок схема для декодирования трехбитного сигнала приведена на рисунке. Схема имеет три входа и восемь выходов — по одному для каждой комбинации входных сигналов.





### Дешифратор (декодер)





$A_2$	$A_1$	$A_0$	$Q_7$	$Q_6$	$Q_5$	$Q_4$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0



### Дешифратор (декодер)


## **LITMO**

На рисунке приведен процесс преобразования трех двоичных комбинаций входного сигнала в соответствующий выходной сигнал

 $000 \rightarrow Q_0$ 


 $010 \rightarrow Q_2$ 

 $101 \rightarrow Q_5$ 




## **LITMO**

Кодирование - это процесс формирования закодированного представления набора входных данных, и он является обратным операции декодирования. Шифратор (кодер) - это комбинационная устройство, которое генерирует n-разрядный двоичный код, однозначно идентифицирующий один из m активированных входов ( $0 \le m \le 2^n - 1$ ). На рисунке показана структурная схема 8- элементного 3-разрядного шифратора.



# VITMO




$I_7$	$I_6$	$I_5$	$I_4$	$I_3$	$I_2$	$I_1$	$I_0$	$n_2$	$n_1$	$n_0$
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1



## **LITMO**

На рисунке приведена схема приоритетного шифратора 8-3.

В отличии от обычного шифратора, приоритетный шифратор при наличии на входах нескольких возбужденных линий (запросов) будет на выходе выдавать сигнал (двоичный код), соответствующих старшему входу.






На рисунке приведены процессы преобразования трех входных сигналов в соответствующие выходные двоичные комбинации

$$I_1 \rightarrow 001$$

$$I_3 \rightarrow 010$$

$$I_5 \rightarrow 101$$






#### Мультиплексор

## **I/İTMO**


Мультиплексор - это селектор данных. Мультиплексор - это комбинационная схема, которая выбирает один из нескольких возможных входных сигналов и направляет этот сигнал на один выходной терминал. Выбор конкретного входного сигнала управляется набором переменных выбора. Мультиплексор с *п* входными переменными выбора обычно может выбрать один из  $2^n$ входных сигналов.



$A_1$	$A_0$	Out
0	0	$I_1$
0	1	$I_2$
1	0	$I_3$
1	1	$I_4$








#### Мультиплексор

# VITMO






#### Демультиплексор



(или Демультиплексор распределитель данных) является противоположностью мультиплексора. Он принимает один входных данных и направляет его на один из нескольких возможных выходов. Чтобы выбрать выходной сигнал ( $Out_1$ ,  $Out_2$ ,  $Out_3$  или  $Out_4$ ), на который входной отправить сигнал, ВЫ хотите необходимо подать соответствующую логическую комбинацию на входы  $(S_0, S_1)$ .




#### Демультиплексор

# VITMO

Алгоритм работы демультиплексора описывается таблицей истинности.





	_	
$A_1$	$A_0$	Output
0	0	$Out_1 = In$
0	1	$Out_2 = In$
1	0	$Out_3 = In$
1	1	$Out_4 = In$

### Последовательные логические элементы //ТМО





В последовательных логических элементах, в отличии от элементов комбинационной логики, присутствуют элементы памяти, таким образом, выходной сигнал элемента зависит не только от текущего состояния (сигналов на его входах), но и от предыдущих состояниях, информация о которых хранится в элементе памяти.


К последовательным логическим элементам относятся:

- Триггеры
- Регистры
- Счетчики



На слайде приведено условное обозначение RS-триггера и соответствующая таблица истинности






Inp	out	Output		
$In_1$	$In_2$	$Q_{n+1}$	$ \bar{Q}_{n+1} $	
0	0	$Q_n$	$\bar{Q}_n$	
0	1	0	1	
1	0	1	0	
1	1	Not al	llowed	



На слайде приведено условное обозначение RS-триггера и соответствующая таблица истинности





Inp	out	Output		
$In_1$	$In_2$	$Q_{n+1}$	$ \bar{Q}_{n+1} $	
0	0	$Q_n$	$\bar{Q}_n$	
0	1	0	$\begin{vmatrix} 1 \end{vmatrix}$	
1	0	1	0	
1	1	Not al	lowed	


Можно ли реализовать RS-триггер на базе блоков/элементов комбинационной логики?





На слайде приведено условное обозначение RS-триггера и соответствующая таблица истинности





Inp	out	Output		
$In_1$	$In_2$	$Q_{n+1}$	$ \bar{Q}_{n+1} $	
0	0	$Q_n$	$\bar{Q}_n$	
0	1	0		
1	0	1	$\mid 0 \mid$	
1	1	Not al	llowed	

Можно ли реализовать RS-триггер на базе блоков/элементов комбинационной логики?


Конечно, можно!!!





RS триггер может быть реализован на базе двух базовых типов логики – на базе элементов И-НЕ и ИЛИ-НЕ






### Синхронный RS триггер



Триггер SR, запускаемый по уровню - это синхронный триггер, означающий включение или отключение входов S и R с помощью управляющего импульса.






$C_k$	S	R	Q	$\bar{Q}$	Mode
0	0	0	Q	$\bar{Q}$	Hold
0	0	1	Q	$\bar{Q}$	Hold SR-inputs
0	1	0	Q	$\bar{Q}$	Hold disabled
0	1	1	Q	$\bar{Q}$	Hold
1	0	0	0	0	Hold
1	0	1	0	1	RESET SR-inputs
1	1	0	1	0	SET enabled
1	1	1	Q	$\bar{Q}$	Inderterminate


#### Синхронный RS триггер



Триггер, запускаемый по фронту, выполняет выборку входных данных только во время положительного или отрицательного тактового фронта ( $\uparrow$  = положительный фронт,  $\downarrow$  = отрицательный фронт).









### Синхронный RS триггер










### Обозначения RS-триггеров














level triggered



edge-triggered



positive edgetriggered input edge-triggered




negative edgetriggered input

#### **D** триггер



D триггер (защелка или элемент задержки). Триггер D-типа представляет собой устройством с одним входом. По сути, это триггер SR, где S заменяется на D, а R заменяется на D (инверсное D).






D	Q	$\bar{Q}$	Mode
0	0	1	Reset
1	1	0	Set

#### **D** триггер



D триггер (защелка или элемент задержки). Триггер D-типа представляет собой устройством с одним входом. По сути, это триггер SR, где S заменяется на D, а R заменяется на D (инверсное D).





D	Q	$ar{Q}$	Mode
0	0	1	Reset
1	1	0	Set


Как реализовать D – триггер?

#### **D** триггер



D триггер (защелка или элемент задержки). Триггер D-типа представляет собой устройством с одним входом. По сути, это триггер SR, где S заменяется на D, а R заменяется на D (инверсное D).







D	Q	$\bar{Q}$	Mode
0	0	1	Reset
1	1	0	Set

Как реализовать D – триггер?

Конечно, мы можем реализовать D-триггер на базе RS триггера!







#### **D** - триггер

# **LITMO**

#### Можно реализовать синхронный D-триггер





Inp	out	Outp	out	
CLK	D	Q	$ar{Q}$	Mode
0	X	Q	$ar{Q}$	Hold
1	0	0	1	Reset
1	1	1	0	Set




#### **D** - триггер

# **LITMO**

Реализация синхронных D - триггеров







#### Обозначения D триггера

## **LITMO**







negative edgetriggered input


#### Применение D триггера









Stop-Go indicator




Divide-by-two counter





Synchronizer



What would happen if D flip-flop wasn't in place







#### ЈК триггер



Триггер JK напоминает триггер SR, где J действует как S, а K действует как R. Однако, в отличие от триггера SR, который имеет неопределенный режим, когда S = 1, R = 1, триггер JK имеет переключаемый режим, когда J = 1, K = 1.



Переключение означает, что выходы Q и  $\bar{Q}$  переключаются в свои противоположные состояния на каждом активном тактовом фронте.

Как и D триггер мы можем создать JK триггер на основе RS триггера.


Чтобы создать триггер JK, изменяется внутренняя логическая схема триггера RS, в нее включаются две линии обратной связи с перекрестной связью между выходом и входом.

Однако эта модификация означает, что триггер JK не может быть только синхронным.

#### ЈК триггер

# VITMO


#### Синхронизация по переднему фронту



_	_	_	_	_	
$C_k$	J	K	Q	$ar{Q}$	Mode
0	X	X	Q	$ar{Q}$	Hold
1	X	X	Q	$ar{Q}$	Hold
¥	X	X	Q	$ar{Q}$	Hold
1	0	0	Q	$ar{Q}$	Hold
1	0	1	0	1	Reset
1	1	0	1	0	Set
1	1	1	$ar{Q}$	Q	Toggle











positive edgetriggered input




#### ЈК триггер

# **VITMO**


#### Синхронизация по заднему фронту







edge-triggered





negative edgetriggered input

#### Регистр сдвига



**Регистр сдвига** — это набор триггеров, соединенных таким образом, чтобы хранящиеся в триггерах биты сдвигались влево или вправо, тем самым упрощая умножение или деление данных.



Слова данных, проходящие через цифровую систему, часто должны временно удерживаться, копироваться и сдвигаться по битам влево или вправо. Устройством, которое может быть использовано для таких приложений, является сдвиговый регистр.

#### Регистр сдвига








#### Различают регистры сдвига 4-х типов:


- С последовательным входом/параллельным выходом (Serial-in/Parallelout – SIPO) – данные в последовательном коде загружаются по одному биту в каждом такте и одновременно доступны в параллельном коде на выходе.
- 2. С последовательным входом/последовательным выходом (Serial-in/Serial-out SISO) данные вводятся в регистр сдвига и выводятся из него по одному биту в каждом такте.
- С параллельным входом/последовательным выходом (Parallel-in/Serialout – PISO) – все биты данных загружаются одновременно, но сдвигаются по одному биту в каждом такте.
- С параллельным входом/последовательным выходом (Parallel-in/Serialout – PIPO) – все биты данных загружаются одновременно и сдвигаются вместе.




## **LITMO**

#### Serial-In/Serial-Out Shifter Registers






















Serial-In/Parallel-Out Shift Registers








#### Parallel-In/Parallel-Out Shift Registers







Регистр сдвига можно использовать в качестве счетчика, поскольку данные сдвигаются для каждого тактового импульса.



Счетчик - это регистр, который проходит через заданную последовательность состояний при приеме входных импульсов.

Кроме того, компьютеры, таймеры, частотомеры и различные другие цифровые устройства содержат счетчики для подсчета событий.

По способу формирования внутренних связей счетчики делятся на:

- с последовательным переносом;
- с параллельным переносом;
- с комбинированным переносом;
- кольцевые.



#### Классификация по модулю счета:

- двоично-десятичные;
- двоичныес произвольным постоянным модулем счета;
- с переменным модулем счета;
- по направлению счета:
- Суммирующие;
- Вычитающие;
- Реверсивные.






# **LITMO**


Счетчик импульсов (асинхронный счетчик)





## **VİTMO**

Синхронный счетчик








Циклический сдвиговый регистр




Кольцевой счетчик - это уникальный тип сдвигового регистра, который включает обратную связь с выхода последнего триггера на вход первого триггера.




## Двоичный сумматор


#### Mechanics of adding



MSB addition		LSB addition	
$A_1 B_1 C_{in}$	$\Sigma_{\rm l} C_{\rm out}$	$A_0B_0$	$\Sigma_0 C_{\text{out}}$
0 0 0	0 0	0 0	0 0
0 0 1	1 0	0 1	1 0
0 1 0	1 0	1 0	1 0
0 1 1	0 1	1 1	0 1
1 0 0	1 0		
1 0 1	0 1		
1 1 0	0 1		
1 1 1	1 1		









half-adder symbol




#### Full-adder





#### 4-bit adder








## Цифровые логические ИС

## **LITMO**

#### 74HC00 Series










## Уровни логических сигналов










Acceptable TTL Gate Output Signal Levels








## Уровни логических сигналов













### Acceptable CMOS Gate Input Signal Levels





### Acceptable CMOS Gate Output Signal Levels




# **VİTMO**






Acceptable CMOS Gate Input Signal Levels




Acceptable CMOS Gate
Output Signal Levels
High — 10 V




 $V_{dd} = 10 \text{ V}$ 

Acceptable CMOS Gate Input Signal Levels



 $V_{dd} = 15 \text{ V}$ 



Acceptable CMOS Gate

## Список использованных источников



1. Sarma M. S. Introduction to electrical engineering. – New York: Oxford University Press, 2001. – C. 715-716.



- 2. Tokheim R. L. Digital Electronics: Principles and Applications, 8th Edition. McGraw-Hill, Inc., 2014.
- 3. Kleitz W. Digital Electronics: A practical approach with VHDL. Prentice Hall, 2011.
- 4. Harris S., Harris D. Digital design and computer architecture: arm edition.– Morgan Kaufmann, 2015.
- 5. Paul Scherz, Simon Monk. Practical Electronics for Inventors, Fourth Edition. McGraw-Hill, Inc., 2016.

https://circuitverse.org/simulator

https://learn.circuitverse.org/docs/seq-msi/counters.html

# Спасибо за внимание!

ITSMOre than a UNIVERSITY