

Zwei Schaltungen für Punktraster

Bauheft | bearbeitbare Projekte, Drahtlisten und nachvollziehbare Prüfungen

Gerade Verdrahtung auf handelsüblichen Platinen: unten verzinnte Leiter, oben ausdrücklich isolierte Brücken. Beide Seiten werden an vorgesehenen End- und Abzweigpunkten verbunden.

Entwurf	Platine	Bauteile / Pins	Drahtstrecken / oben
Zweitransistor-Blinklicht	100 x 80 mm	13 / 28	50 / 1
Zehnkanal-Lauflicht	160 x 100 mm	53 / 136	200 / 45

Was geprüft ist

Alle Bauteilanschlüsse liegen auf dem 2,54-mm-Raster. Die gezeichneten Gehäuse kollidieren nicht. Die Netzprüfung findet keine offenen Verbindungen oder Kurzschlüsse im gewählten Modell. Native Speicherdateien sowie LM4-Koordinaten und Drahtseiten wurden wieder eingelesen und verglichen.

Was noch aussteht

Kein physischer Aufbau. Die Simulation verwendet generische LED-/Transistormodelle. Die aktuelle Version beider Exporte muss noch im Original-LochMaster geöffnet und dort zurückgespeichert werden. Ein zuvor gefundener Fehler in internen Anschlusslisten ist inzwischen korrigiert.


Vor dem Löten

Einseitige **Punktrasterplatine mit isolierten Einzelaugen** verwenden. Geregelter 5 V DC, höchstens 5,25 V. Lochbild und tatsächliche Gehäuse prüfen. Dünne isolierte Brücken (ca. 0,25-0,3 mm Leiter) verwenden; blanke Unterseitenleiter auf die Pads löten. Alle Tabellen zählen von oben, erstes Loch = 1.

Vollständige Einzelpin- und Drahtkoordinaten stehen in den CSV-Dateien. BAUANLEITUNG.md enthält die detaillierte Reihenfolge, Anschlussregeln und Herstellerquellen. PDF-Übersichten nicht ungeprüft als 1:1-Schablone verwenden.

1 | Zweittransistor-Blinklicht

Bestückungsseite | 100 x 80 mm | 5 V DC | eine isolierte Brücke



X nach rechts, Y nach unten. Zahlen zählen tatsächliche Löcher von der Bestückungsseite.

Blinklicht | Bestücken und prüfen

Zwei BC547B, zwei rote LEDs, bipolare Zeitkondensatoren

Kennung	Wert / Ausführung
Q1, Q2	BC547B; flache Seite zum unteren Rand, C-B-E von links nach rechts
D1, D2	Rote 5-mm-LED; Anode links, Kathode rechts
R1, R2 / R3, R4	470 Ohm / 47 kOhm; axial, Anschlussabstand 10,16 mm
C1, C2	10 uF BIPOLAR, mindestens 25 V, Durchmesser höchstens 6,3 mm
C3 / C4	100 nF Keramik / 47 uF 16 V radial, Plus links
J1	Pin 1 = +5 V; Pin 2 = GND

Verdrahtung


+5-V-Schiene: Y=3, X=3 bis 29. Masseschiene: Y=24, X=3 bis 29. **Einzige obere Brücke: VCC von (7,21) nach (9,21).** Die vollständigen 50 geraden Teilstrecken stehen in der Drahtliste; alle Knicke und Abzweige werden verlötet.

Simulierter Betrieb

Nominal 0,463 s Periode pro LED (2,16 Hz). Geprüfte Eckfälle: 0,363-0,563 s; 5,29-6,92 mA Spitzenstrom. Kurze Überschneidung beim Umschalten ist vorhanden. C1/C2 nicht ungeprüft durch gewöhnliche gepolte Elkos ersetzen. Vor dem Einschalten Netze und Polaritäten durchmessen.

2 | Zehnkanal-Lauflicht

Bestückungsseite | 160 x 100 mm | parallele Signalbahnen, isolierte senkrechte Brücken



X nach rechts, Y nach unten. Zahlen zählen tatsächliche Löcher von der Bestückungsseite.

Lauflicht | Bestückung

U1-Kerbe oben. U2 ist gedreht: Kerbe nach LINKS.

Kennung	Wert / Ausführung
U1 / U2	TLC555CP DIP8 / CD4017BE DIP16; jeweils IC-Sockel verwenden
Q1-Q10 / D1-D10	BC547B / hocheffiziente rote 5-mm-LED
R1 / R2 / R3	10 kOhm Takt / 100 kOhm Takt / 100 kOhm Reset
R4-R13 / R14-R23	1,5 kOhm LED-Vorwiderstände / 22 kOhm Basiswiderstände
C1 / C2	1 uF 16 V radial, Plus links / 10 nF Keramik
C3, C4, C6 / C5	100 nF Keramik / 47 uF 16 V radial, Plus links
J1 / J2	+5 V, GND / externer Schließer: +5 V mit RESET verbinden

Ausgangsfolge

D1 bis D10 entsprechen CD4017-Pin **3, 2, 4, 7, 10, 1, 5, 6, 9, 11**. Pin 13 liegt fest an GND; Pin 12 bleibt offen. Die zehn Kanäle haben denselben Aufbau und stehen in dieser Reihenfolge nebeneinander.

Nominal 6,86 Takte/s und 1,46 s pro Umlauf. Treibersimulation: ca. 1,67-2,18 mA LED-Strom. Stromsparende LEDs verwenden. RC-Toleranz allein: ca. 5,44-9,02 Hz; kein vollständiges IC-Modell simuliert.

Lauflicht | Verdrahten und einschalten

Unterseitenbahnen und Oberseitenbrücken sind elektrisch getrennte Ebenen

Gerade Bahnen

Die +5-V-Schiene liegt unten bei Y=2, X=3 bis 58. Die obere isolierte GND-Schiene liegt bei Y=16. Die zehn unteren Signalleitungen laufen parallel bei Y=24 bis 33. Von dort führt je eine gerade isolierte Brücke nach oben zum Basiswiderstand bei Y=21.

Die 45 oberen Teilstrecken enthalten auch die abschnittsweise aufgeführte Masseschiene und ihre Abzweige. Benachbarte GND-Teilstücke können als durchgehender isolierter Draht ausgeführt werden, mit kurzen abisolierten Fenstern ausschließlich an den gelisteten Abzweigen. Mehrere Drähte nicht mit Gewalt in ein belegtes Loch stecken; unten auf das Lötauge löten.

Erster Funktionstest

ICs zunächst aus den Sockeln lassen und VCC/GND auf Kurzschluss prüfen. Bei 5 V die richtigen Versorgungspins kontrollieren: U1 Pin 8 und U2 Pin 16 = VCC; U1 Pin 1 und U2 Pin 8 = GND. Versorgung ausschalten, ICs richtig ausgerichtet einsetzen. Mit ca. 20 mA Strombegrenzung einschalten und Reset an J2 kurz drücken.

Nach Reset startet D1; anschließend D2 bis D10, dann wieder D1. Der RC-Reset mit 100 kOhm/100 nF garantiert bei langsamer Versorgung keinen definierten Start. Bei Stillstand zuerst U1 Pin 3 / U2 Pin 14 auf Taktsignal prüfen, dann Reset Pin 15 und Clock Inhibit Pin 13. Nur mit der vorgesehenen Kleinspannung arbeiten.

Primärquellen

TI TLC555: Pinbelegung, Pegel und Taktformel

TI CD4017B: Zählerfolge und Ausgangsstrom

onsemi BC547: TO-92 Style 17, C-B-E