YAMAHA LSI YM2163

NO.84-04 2

YM2163

Digital Sound Generator (DSG)

■概　　要

DSG(Digital Sound Generator)は、内蔵するレジスタアレイにCPUが音程、音色の種類、リズム音の種類などを初期設定するだけで、波形メモリ方式により容易に楽音・リズム音の発生が可能なNMOS－LSIです。


■特　　長

- ●5V単一電源 N channel E/D MOS
- ●TTLコンパチブルレベル
- ●8ビットまたは16ビットのCPUと容易に接続可能
- ●プリセットされた5種類の楽音および4種類のリズム音が容易に発生可能。楽音は最大4オクターブ発音可能。
- ●7ビットD/Aコンバータ内蔵
- ●14ビットタイマー内蔵
- ●24ピンプラスチックDILパッケージ


日本楽器製造株式会社

カタログNo. LSI-1121630

■端子配置図


YM 2163
Vss 1
OR1 2
OR2 3
OR3 4
OR4 5
IC 6
(NC) 7
D0 8
D1 9
D2 10
D3 11
D4 12
24 φ
23 VDD
22 RH2
21 RH1
20 IRQ
19 RD
18 WR
17 CS
16 TEST
15 D7
14 D6
13 D5

■ブロック図


Vss VDD φ IC TEST
Timing Generator
Phase Generator
CTRL DO
Wave ROM
ADI DO
CTRL
Multiplier
DI DO
DAC
DI O
CTRL
OR1
OR2
OR3
OR4
D0
D1
D2
D3
D4
D5
D6
D7
R
DB
DO
Resister Array
CTRL
CTRL Envelope Generator DO
Rhythm Oscillater DO
CTRL Rhythm Envelope Generator DO
DAC
DI O
RH1
RH2
CS
WR
RD
CTRL
STATUS
Timer
STATUS
IRQ

■端子機能説明

[1] V_{SS}　グランド端子

[2] OR1 ～ [5] OR4

楽音(オーケストラ音)の出力端子。4音マルチフレックスされた形でアナログで出力されます。4つの端子のいずれに出力させるかは4音それぞれ独立に選択できます。

内部はソースフォロアになっており、外部負荷抵抗(標準1KΩ)によってリズム音(RH1、RH2端子に出力)とのミキシングが可能です。

[6] $\overline{IC}$

イニシャルクリア端子。この端子がローレベルの時、DSG内部すべてのレジスタアレイの内容を〝0〟にクリアします。

[7] NC

DSG内部のどこにも電気的に接続されていない端子です。

[8] D0 ～ [15] D7

データバス端子。DSGの内部レジスタアレイにデータを書き込む入力端子として、また内部タイマーのフラグの状態を読み出す出力端子として用います。(表1参照)

[16] TEST

LSIをテストする為の端子です。内部にフルアップ抵抗がついています。通常はどこにも接続しないで下さい。

[17] $\overline{CS}$

チップセレクト端子。この端子がハイレベルの時、データバス端子(D0～D7)はハイインピーダンス状態になり、DSG内部レジスタアレイへのデータの書き込みやフラグの状態の読み出しは出来ません。(表1参照)

[18] $\overline{WR}$

ライト信号入力端子。$\overline{CS}$・$\overline{WR}$・$\overline{RD}$ =〝1〟の状態から$\overline{CS}$・$\overline{WR}$=〝0〟の状態に移る時バスデータがレジスタアレイに書き込まれます。(表1参照)

[19] $\overline{RD}$

リード信号入力端子。$\overline{CS}$・$\overline{WR}$・$\overline{RD}$ =〝1〟でデータバス端子にデータ(フラグの状態)がDSG内部から出力されます。(表1参照)

	$\overline{CS}$	$\overline{WR}$	$\overline{RD}$	D0 ～ D7の状態	備　　考
a	1	*	*	ハイインピーダンス	*：don't care
b	0	1	1	ハイインピーダンス	c → b または c → a の遷移でバスデータがレジスタアレイに書きこまれます。
c	0	0	1	入力(書き込み)	
d	0	1	0	出力(読み出し)	フラグの状態が読み出されます。
e	0	0	0	(禁止)	使用中この状態にしないで下さい。

表1　データバスコントロール

[20] $\overline{IRQ}$

インタラプトリクエスト端子。DSG内蔵タイマーによって周期的にセットされるフラグの状態が、反転されてCPUへの割り込み要求信号(〝0〟がアクティブ)としてこの端子に出力されます。

フラグはデータバスからフラグリセット信号(FGR)=〝1〟を書き込むことによってリセットされ、$\overline{IRQ}$ =〝1〟に戻ります。また、割り込みイネーブル信号(IEN)=〝0〟をデータバスからレジスタアレイに書き込むと、フラグの状態の如何にかかわらず$\overline{IRQ}$ =〝1〟を保ちます。(フラグがマスクされる。)

[21] RH1 [22] RH2

リズム音の出力端子。RH1にドラム音系の2音が、またRH2にノイズ音系の2音が、それぞれ2音マルチフレックスされてアナログで出力されます。内部はOR1～OR4端子と同様のソースフォロアになっています。(負荷抵抗は外付けです：標準1KΩ)

[23] V_{DD}

電源端子(標準電圧＋5 V)です。

[24] ϕ

クロック(標準1 MHz)の入力端子です。

■機能説明

DSGの全機能は23バイトの内蔵レジスタアレイによって制御されます。CPUはレジスタアレイにデータを書き込むだけでよく、音の発生はDSG自身が行ないます。次の各ブロックによって音が発生されます。

- フェイズジェネレータ：楽音の音程をつくる分周器です。
- ウェーブROM：楽音の波形を記憶しているメモリです。
- エンベロープジェネレータ：楽音のエンベロープを発生させます。
- マルチプライヤ：エンベロープの付加された楽音をつくります。
- リズムオシレータ：リズム音の周波数成分をつくります。
- リズムエンベロープジェネレータ：リズム音のエンベロープをつくります。
- D/Aコンバータ：計算された楽音・リズム音をアナログ信号に変換します。

この他に、タイマではレジスタアレイに設定した周期の時間をカウントし、CPUへの割り込み要求信号を発生させます。

表2にレジスタアレイの内容を示します。データバスD0～D7の最上位ビットD7を1として書き込むとDSG内部レジスタアレイのアドレスとなり、D7を0として書き込むと、その前に入力されたアドレスにD0～D6がデータとして書き込まれます。一度書き込まれたデータは、書き換えられない限り原則として保存されます。(表2で＊印のついたデータは、"1"を書き込んでも一定時間後に"0"に戻ります。)

＊Write Data

Address	D7	D6	D5	D4	D3	D2	D1	D0	COMMENT	
80H	0	DV4(0)	DV3(0)	DV2(0)	DV1(0)	DV0(0)	DV½(0)	DV¼(0)	分周数(下位)	楽音ーオーケストラ音ー
81H	0	(1)	(1)	(1)	(1)	(1)	(1)	(1)		
82H	0	(2)	(2)	(2)	(2)	(2)	(2)	(2)		
83H	0	(3)	(3)	(3)	(3)	(3)	(3)	(3)		
84H	0	KON(0)	FD (0)	B2 (0)	B1 (0)	DV7(0)	DV6(0)	DV5(0)	キイオン / フォーシングクンフ / オクターブ / 分周数(上位)	
85H	0	(1)	(1)	(1)	(1)	(1)	(1)	(1)		
86H	0	(2)	(2)	(2)	(2)	(2)	(2)	(2)		
87H	0	(3)	(3)	(3)	(3)	(3)	(3)	(3)		
88H	0	E2 (0)	E1 (0)	SUS(0)		W3 (0)	W2 (0)	W1 (0)	エンベロープセレクト / サスティンオン / 波形メモリセレクト	
89H	0	(1)	(1)	(1)		(1)	(1)	(1)		
8AH	0	(2)	(2)	(2)		(2)	(2)	(2)		
8BH	0	(3)	(3)	(3)		(3)	(3)	(3)		
8CH	0	TEST1	VL2(0)	VL1(0)	F4 (0)	F3 (0)	F2 (0)	F1 (0)	テスト / 音量セレクト / 出力フィルタセレクト	
8DH	0	2	(1)	(1)	(1)	(1)	(1)	(1)		
8EH	0	3	(2)	(2)	(2)	(2)	(2)	(2)		
8FH	0	4	(3)	(3)	(3)	(3)	(3)	(3)		
90H	0	FGR＊	IEN	HHD＊	HHO＊	SDN＊	HC＊	BD＊	リズムトリガー	リズム音
91H									↓割込みイネーブル	
92H									↓フラグリセット	
93H										
94H	0		LV4(0)	LV3(0)	LV2(0)	LV1(0)	LV0(0)	LH(0)	(HH) / (BD) / (HC) / (SDN) リズムレベル / レベルホールド	
95H	0		(1)	(1)	(1)	(1)	(1)	(1)		
96H	0		(2)	(2)	(2)	(2)	(2)	(2)		
97H	0		(3)	(3)	(3)	(3)	(3)	(3)		
98H	0	PT6	PT5	PT4	PT3	PT2	PT1	PT0	タイマー周期(下位)	タイマー
99H										
9AH										
9BH										
9CH	0	PT13	PT12	PT11	PT10	PT9	PT8	PT7	タイマー周期(上位)	
9DH										
9EH										
9FH										

(注) 添字(0)~(3)は発音チャンネルを示します。

＊Read Data

Address	D7	D6	D5	D4	D3	D2	D1	D0	COMMENT
don't care								FLAG	ステータス

表2 DSGアドレスマップ

(1) 楽音周波数とキイオン・オフデータの設定（アドレス80H～87H）

分周数DV7～ DV¼とオクターブ値B1、B2を設定すると楽音の基本周波数fが

$$f = \frac{\phi / 4}{\left(\sum_{i=0}^{7} DVi\right) + DV\,\frac{1}{2} + DV\,\frac{1}{4}} \times \left(\frac{1}{2}\right)^{(3-B1-2\times B2)}$$

で決まります。ここで

分周数									
上位			下位						
DV7	DV6	DV5	DV4	DV3	DV2	DV1	DV0	DV½	DV¼
128	64	32	16	8	4	2	1	½	¼

φ：DSGのマスタクロックの周波数

B2	B1	オクターブ
0	0	1
0	1	2
1	0	3
1	1	4

楽音の発音はKONデータの設定で発音開始・減衰開始が行なわれます。FDはKONとは無関係に減衰させる時用います。

KON	
0	キイオフ(減衰開始)
1	キイオン(発音開始)

FD	
0	
1	フォーシングダンフ(強制減衰)

(2) 波形メモリ・エンベロープの設定(アドレス88H～8BH)

楽音の波形とエンベロープが下記データにより選択されます。

波形メモリ			
W3	W2	W1	
0	0	0	――
0	0	1	St(ストリングス)
0	1	0	Or(オルガン)
0	1	1	Cl(クラリネット)
1	0	0	Pf(ピアノ)
1	0	1	Hc(ハーフシコード)
1	1	0	――
1	1	1	――

(図1参照)

エンベロープ選択		
E2	E1	
0	0	エンベロープ0(減衰音)
0	1	エンベロープ1(持続音)
1	0	エンベロープ2(持続音)
1	1	エンベロープ3(持続音)

(図2参照)

サスティン指定	
SUS	
0	サスティンオフ
1	サスティンオン

(図2参照)




図1　波形メモリ　（楽音）




図2　エンベロープ（楽音）

(3) 音量・フィルタセレクトの設定(アドレス8CH～8FH)

楽音の音量調整データと出力端子指定データとが次の様に設定されます。

音　量(ボリューム)		
VL2	VL1	
0	0	0 dB (ノーマル)
0	1	－6 dB
1	0	－12dB
1	1	－∞dB

出力端子選択(フィルタセレクト)		
F1	0	OR1端子に出力しない。
	1	OR1端子に出力する。
F2	0	OR2端子に出力しない。
	1	OR2端子に出力する。
F3	0	OR3端子に出力しない。
	1	OR3端子に出力する。
F4	0	OR4端子に出力しない。
	1	OR4端子に出力する。

(4) リズムトリガー(アドレス90H～93H)

データ〝1〟を書き込むと下記の如くリズム音が発音され、内蔵のリズムエンベロープジェネレータにより自然に減衰し、データは自動的に〝0〟に戻ります。

リズムトリガー			COMMENT
BD	0		RH1端子に出力。
	1	バスドラム発音	
HC	0		RH1端子に出力。
	1	ハイコンガ発音	
SDN	0		RH2端子に出力。
	1	スネアドラムノイズ	
HHO	0		RH2端子に出力。
	1	ハイハット(オープン)発音	
HHD	0		RH2端子に出力。
	1	ハイハット(クローズ)発音	

(5) リズムレベル(アドレス94H～97H)

リズム音の出力レベルを内蔵リズムエンベロープジェネレータによらず、DSG外部から制御する時に用います。この場合通常LH＝1とします。

リズムレベル				
LV4	LV3	LV2	LV1	LV0
16	8	4	2	1

レベルホールド	
LH	
0	設定したリズムレベルを保持しない
1	設定したリズムレベルを保持する

リズムレベル0が最大音量、リズムレベル31が最小音量です。

(6) タイマー割り込みコントロール(アドレス98H～9FH、90H～93H)

下記の様に設定されるタイマ周期毎にDSG内の割り込みフラグがセットされます。

$$\text{タイマ周期 } PT = \left(1 + \sum_{i=0}^{13} PTi\right) \times \frac{28}{\phi} \quad (\text{sec})$$

ここで、ϕ ：DSGのマスタークロックの周波数(Hz)

上　位							下　位						
PT13	PT12	PT11	PT10	PT9	PT8	PT7	PT6	PT5	PT4	PT3	PT2	PT1	PT0
8192	4096	2048	1024	512	256	128	64	32	16	8	4	2	1

割り込みフラグは、割り込みフラグリセット信号FGR＝〝1〟が書き込まれるとリセットされ、FGRは自動的に〝0〟に戻ります。

割り込みフラグの状態は割り込みイネーブル信号IEN＝〝1〟の時、$\overline{IRQ}$ の端子に反転出力され、またリード(読み出し)モードではD0端子にも出力されます。

■電気的特性

絶対最大定格

記号		最小	標準	最大	単位
VI	端子電圧	−0.3		7	V
Top	動作温度	0		70	℃
Tstg	保存温度	−50		125	℃


直流特性 (@ V_{DD} = 4.5～5.5V)

記号		最小	標準	最大	単位
V_{DD}	電源電圧	4.5	5.0	5.5	V
I_{DD}	電源電流 @ RL = 1KΩ		25	45	mA
V_{IL}	入力ローレベル電圧 (φ、CS、D0－D7、WR、RD、IC)			0.8	V
V_{IH}	入力ハイレベル電圧 (φ、CS、D0－D7、WR、RD、IC)	2.0			V
V_{OL}	出力ローレベル電圧 (D0、IRQ) @ I_{OL} = 1.6mA			0.4	V
V_{OH}	出力ハイレベル電圧 (D0)	2.4			V
I_{LK}	入力リーク電流 (φ、$\overline{CS}$、D0－D7、WR、RD、$\overline{IC}$) @ VI = 5V			10	μA

交流特性


記号			最小	標準	最大	単位
T_{CW}	チップセレクト パルス巾	(図3)	135			ns
T_{WW}	ライト信号 パルス巾	(図3)	135			ns
T_{DS}	データ セットアップ時間	(図3)	160			ns
T_{DHW}	データホールド時間(ライト)	(図3)	30			ns
T_{ACC}	アクセス時間	(図4)			400	ns
T_{DHR}	データホールド時間(リード)	(図4)	0			ns
fφ	クロック周波数	(図5)	0.9	1.0	1.1	MHz
$T_{\phi ON}$	クロックオン時間 (@ fφ = 1MHz)	(図5)	400			ns
$T_{\phi OFF}$	クロックオフ時間 (@ fφ = 1MHz)	(図5)	400			ns
$T_{\phi R}$	クロック立上り時間	(図5)			80	ns
$T_{\phi F}$	クロック立下り時間	(図5)			80	ns
T_{OD}	出力遅延時間 (IRQ)	(図5)			700	ns
V_{P-P}	出力最大振巾 (OR1～4、RH1～2) @ RL=1KΩ、V_{DD} = 5V	(図6)	0.60	0.90	1.40	V

図3　ライトタイミング



(注)　T_{DS}、T_{DHW} は$\overline{CS}$、$\overline{WR}$ のいずれか一方が High Level になった時を基準とする。

図4　リードタイミング



(注)　T_{ACC} は$\overline{CS}$、$\overline{RD}$ の Low Level になるのが遅い方を基準とする。
T_{DHW} は$\overline{CS}$、$\overline{RD}$ のいずれか一方が High Level になった時を基準とする。

図5　クロック/出力タイミング






図6　出力最大振巾



(注) W1 ＝1、W2＝W3＝0、VL1＝0、VL2＝0の場合で規定する。

■外形寸法図



注）本製品の仕様につきましては、改良等の為、予告なく変更する場合があります。

代理店

兼松セミコンダクター株式会社
東京都中央区新富1丁目6番1号
電話（03）551－7791

日本楽器製造株式会社

■本　　社　〒430　静岡県浜松市中沢町10－1
TEL 0534－65－1111代

お問い合わせ先
■豊岡工場　〒438 01　静岡県磐田郡豊岡村松之木島203
電子機器事業部　営業課
TEL 053962－3111代