# YM 2608B

# 6-ch, 4-op. FM,SSG,- ADPCM 音乐合成器

### (OPNA)

### ■ 简介

YM2608B (OPNA) 是一种复合音源集成电路,兼容 YM2203C,增加了 ADPCM 等功能。

在 FM 音源部分, YM2203C 的 3 个同时发音数翻倍为 6 个,输出声道也为 2 声道。此外,它具有内置 LFO (低频振荡器),可以调节幅度和频率。

通过新添加的 ADPCM 部分,可以使用一个通道进行音频分析/合成。 此外,使用此 ADPCM 的节奏音源部分可以产生 6 种高度逼真的节奏音。

由 FM 音源、SSG 音源、ADPCM 音源、Rhythm 音源四种音源组成的系统配置,可以灵活支持各种声音的合成。

#### ■ 特点

#### 〈FM 音源〉

- 4op (合成) 6 种声音同时发音
- 内置正弦波 LFO 功能。
- 六种声音中的一种可以与复合正弦波组合。
- 支持双声道,且可为每个声音选择输出通道
- 内置两个计时器

#### <SSG 音源>

- 兼容 YM2203、YM2149
- 3ch 混合输出

#### <Rhythm 音源>

- 6种打击乐器音色
- 可以控制每个音色的发音及音量
- 支持双声道,且可为每个音色选择输出通道

#### <ADPCM 音源>


- 1个通道用于 A/D 转换和 D/A 转换。
- 可以访问外部存储器和由 CPU 管理的存储器 (最大 256 KB)。
- 可选采样率为 2k 16kHz
- 将 8 位采样数据压缩为 4 位。

#### 〈其它〉

- 硅纳米管工艺
- 5V 单电源
- 64 针塑料 SDIP (YM2608B)

## ■ 引脚配置图

#### YM2608B



64 pin SDIP TOP VIEW

## ■ 引脚定义

序号	名称	1/0	功能
1	GND		地线
2	DO	I/0	CPU 端口 数据总线 DO
3	D1	I/0	CPU 端口 数据总线 D1
4	D2	I/0	CPU 端口 数据总线 D2
5	D3	I/0	CPU 端口 数据总线 D3
6	D4	I/0	CPU 端口 数据总线 D4
7	D5	I/0	CPU 端口 数据总线 D5
8	D6	I/0	CPU 端口 数据总线 D6
9	D7	I/0	CPU 端口 数据总线 D7
10	IOA7	I+/0	GPIO A (MSB)
11	IOA6	I+/0	GPIO A
12	IOA5	I+/0	GPIO A
13	IOA4	I+/0	GPIO A
14	IOA3	I+/0	GPIO A
15	IOA2	I+/0	GPIO A
16	IOA1	I+/0	GPIO A
17	IOAO	I+/0	GPIO A (LSB)
18	I0B7	I+/0	GPIO B (MSB)
19	I0B6	I+/0	GPIO B
20	I0B5	I+/0	GPIO B
21	I0B4	I+/0	GPIO B
22	I0B3	I+/0	GPIO B
23	I0B2	I+/0	GPIO B
24	IOB1	I+/0	GPIO B
25	IOB0	I+/0	GPIO B (LSB)
26	AGND	-A	模拟部分地线
27	AOUT	OA	SSG 部分 模拟信号输出(源极跟随器)
28	AVCC	-A	+5V 电源
29	SH1	0	DAC 端口 CH1 锁存输出
30	SH2	0	DAC 端口 CH2 锁存输出
31	OPO	0	DAC 端口 串行数据
32	GND		地线
33	/IC	I+	用于初始化输入
34	SPOFF	0	用于扬声器 ON/OFF 开关
35	AVCC	-A	+5V 电源(模拟部分)
36	AD	Ι	ADC 模拟输入引脚
37	C	Ι	ADC 用于采样保持的电容连接引脚
38	DA	Ι	ADC AD 转换 基准电压输入引脚
39	AGND	-A	模拟部分地线
40	/TEST	I+	LSI 测试引脚
41	DTO	I+	外部内存数据输出(D00)

42	A8	0	外部内存地址输出(A8)								
43	/ROMCS	0	在外部内存使用 ROM 时读入数据时所用的时序信号。								
44	MDEN	0	在外部内存使用 DRAM 时读入数据时所用的时序信号。								
45	/WE	О	外部内存端口使能信号								
46	/CAS	0	外部内存端口 RAS 地址锁存信号								
47	/RAS	0	外部内存端口 CAS 地址锁存信号								
48	DMO	I+/0	外部内存地址输出和数据输入(A0,DI0)								
49	DM1	I+/0	外部内存地址输出和数据输入输出(A1,DI1,DO1)								
50	DM2	I+/0	外部内存地址输出和数据输入输出(A2, DI2, DO2)								
51	DM3	I+/0	外部内存地址输出和数据输入输出(A3, DI3, DO3)								
52	DM4	I+/0	外部内存地址输出和数据输入输出(A4,DI4,DO4)								
53	DM5	I+/0	外部内存地址输出和数据输入输出(A5,DI5,DO5)								
54	DM6	I+/0	外部内存地址输出和数据输入输出(A6,DI6,D06)								
55	DM7	I+/0	外部内存地址输出和数据输入输出(A7, DI7, DO7)								
56	/IRQ	OD	CPU 端口 中断请求信号								
57	/CS	I+	CPU 端口 片选信号								
58	/WR	Ι	CPU 端口 数据写入信号								
59	/RD	Ι	CPU 端口 数据读取信号								
60	AO	Ι	CPU 端口 总线控制信号								
61	A1	Ι	CPU 端口 总线控制信号								
62	VCC	Ι	+5V 电源								
63	ØM	Ι	主时钟(Master Clock)信号输入(8MHz)								
64	ØS	0	DAC 端口 位元时钟(bit Clock)信号								

(注) I+: 内置上拉电阻 OD: 开漏输出引脚

## ■ CPU 端口

寄存器的地址以及数据的读取与写入等的数据总线控制是/CS,/WR,/RD,A1,A0的各信号所一起决定的。

/CS	/RD	/WR	A1	A0	地址范围	内容
L	Н	L	L	L	00H <sup>~</sup> 2FН	地址写入 (SSG, FM 共同部分, Rhythm)
L	П	L	L	L	30H~B6H	地址写入 (FM CH1, CH2, CH3)
L	Н		L	Н	00H <sup>~</sup> 2FН	数据写入(SSG, FM共同部分, rhythm)
L	П	L	L	п	30Н <sup>~</sup> В6Н	数据写入 (FM CH1, CH2, CH3)
L	L H		Н	ī	00H~10H	地址写入 (ADPCM)
L	П	L	п	L	30Н <sup>~</sup> В6Н	地址写入 (FM CH4, CH5, CH6)
L	11	L	Н	Н	00H~10H	数据写入 (ADPCM)
L	Н				30Н <sup>~</sup> В6Н	数据写入 (FM CH4, CH5, CH6)
L	L	Н	L	L	×	数据读取状态 0
L	L	Н	ī	11	OOH~OFH	数据读取 (SSG)
L	L	П	L	Н	FFH	设备识别代码读取
L	L	Н	Н	L	×	数据读取状态 1
L	L	Н	Н	Н	08H, 0FH	ADPCM, PCM 数据读取
Н	*	*	*	*	×	非活动模式

要写入寄存器的话,必须先指定地址,然后传送数据(必须是 地址写入,数据写入的顺序)。

连续访问同一地址的场合下是可以反复进行数据写入操作的。

此外,地址写入,数据写入之后进行下一步指令操作之前需要以下的等待时间。

#### (1) 地址写入后


音源部分	地址	等待周期		
FM	21H~B6H	17		
SSG	00H~0FH	17		
Rhythm	10H <sup>∼</sup> 1DH	17		
ADPCM	00H~10H	17		

#### (2) 数据写入后

音源部分	地址	等待周期		
FM	21H~9EH	155		
	AOH <sup>∼</sup> B6H	47		
SSG	OOH~OFH	17		
Rhythm	10H	576		
	11H <sup>∼</sup> 1DH	155		
ADPCM	00H~10H	17		


<sup>※</sup>周期数为主时钟 ØM 的周期数。

## ■ 模块图



## ■ 寄存器映射

(a) 寄存器·地址的分配



#### (b) SSG 部分寄存器

地址	MSB	D6	D5	D4	D3	D2	D1	LSB	功能		
00Н				音调	微调團	ě			- Channel-A 频率		
01H					音调粗调整				Chamier A <i>则</i> 华		
02H				音调	微调團	ě			- Channel-B 频率		
03Н						音调料	且调整	•	Chamiei B <i>则</i> 华		
04H				音调	微调團	ě			- Channel-C 频率		
05H						音调料	且调整	•	Chamier C <i>则</i> 华		
06H					丏	异声频	率		噪声频率		
07Н	IN/	OUT	/	/nois	se /tone				Mixer 设置,Port 输入输出设置		
0711	IOB	IOA	С	В	A	С	В	A	MIXEI 设直,IOIC 拥入相山 设直		
08H				M	Level				Channel-A 音量		
09Н				M	Level				Channel-B 音量		
OAH				M		Lev	ve1		Channel-C 音量		
OBH				微	调整				包络频率		
ОСН				粗	调整						
ODH					CON	ATT	ALT	HLD	包络形状		
OEH	I/O Port A								I/O Port A 数据		
OFH				I/0	Port .	В			I/O Port B 数据		

#### (c) Rhythm 音源部分寄存器

地址	MSB	D6	D5	D4	D3	D2	D1	LSB	作	用	
10H	DM				RF	KON			Dump, Rhythm Key ON/OFF		
11H					R	TL			Rhythm Total Level		
12H		TEST							LSI Test Data		
18H : 1DH	L	R		IL					Output Selec Instrument L		

#### (D) FM 部分寄存器

地址	MSB	D6	D5	D4	D3	D2	D1	LSB	功能		
21H				Т	est			ı	LSI Test		
22H						LF	70		LFO 频率控制		
24H				Tin	ner-A				Timer-A 上位8位数据		
25H							Timer-A 下位2位数据				
26Н				Tin	ner-B				Timer-B 数据		
9711	Mod		Re	eset	Enal	ble	Lo	ad	Timer-A/B 控制		
27H	Mod	е	В	A	В	A	В	A	三通道(3CH)模式		
28H		S1	ot				СН		Key ON/OFF		
					IRQ	ENAB	LE		│ ・发声通道(CH)数设置		
29Н	SCH	SCH /		7EDO	BRDY	EOC	TI-	TI-			
				ZERO	DKDI	RDY EOS B		A	中國人工成分至中		
2DH											
2EH									根据预分频器机能设定时钟分频。		
2FH											
3*H			DT		MULTI				Detune, Multiple		
4*H					TL				Total Level		
5*H	KS				AR				Key Scale, Attack Rate		
6*H	AMON				DR				AM ON/Decay Rate		
7*H						SR			Sustain Rate		
8*H		S	L			R	R		Sustain Level, Release Rate		
9*H						SSG-EG			SSG Type Envelop Control		
АОН											
A1H				F-N	Num. 1						
A2H									F-Number, Block		
A4H											
А5Н				Block	ζ	F	₹-Num.	2			
А6Н											
A8H											
А9Н				3CH*F	-Num.	1					
AAH									3CH-3 slot F-Number/Block		
ACH									Sen a sise i Namesi, bissi		
ADH			3	BCH*B1c	ock	3CI	I*F−Nu	m. 2			
AEH											
ВОН							_				
B1H				FB			Conne <sup>-</sup>	t	Self Feed Back, Connection		
В2Н											
В4Н	L R			MC			P. 16		I /D AM DM C		
В5Н			AMS			PMS			L/R, AM, PM Sense		
В6Н											

<sup>(</sup>注)地址下位4位的"\*"根据下表对应通道。

slot No.	1	2	3	4
CH1, CH4	+0	+8	+4	+C
СН2, СН5	+1	+9	+5	+D
СНЗ, СН6	+2	+A	+6	+E

#### (e) ADPCM 部分寄存器

地址	MSB	D6	D5	D4	D3	D2	D1	LSB		
ООН	START	REC	MEM REPEAT		SP OFF			RESET		
01H	L	R			SMP	DA/AD	RAM TYPE	ROM		
02Н			(	Start Ado	dress	(L)				
03Н			Ç	Start Ado	dress	(H)				
04H				End Addı	cess (I	_)				
05Н				End Addı	cess (I	H)				
06Н				PRESCA	YL (L)					
07Н				PRESCA	AL (H)					
08H				ADPCM	-DATA					
09Н				Delta-	-N (L)					
OAH				Delta-	-N (H)					
OBH				EG Co	ntrol					
ОСН			I	LIMIT Ado	dress	(L)				
ODH			I	LIMIT Ado	dress	(H)				
OEH				DAC	DATA					
OFH	(PCM DATA)									
10H	IRQ			MASK	MASK	MASK	MASK	MASK		
1011	RESET			ZERO	BRDY	EOS	TI-B	TI-A		

#### (f) Status 部分

地址	MSB	D6	D5	D4	D3	D2	D1	LSB	备注
××	BUSY						FLAG B	FLAG A	Status 0
$\times \times$	BUSY		PCM BUSY	ZERO	BRDY	EOS	FLAG B	FLAG A	Status 1

## ■ 寄存器功能概要

(1) FM 部分

地址	) FM 部分 BIT				 力能						
21H	TEST	LSI 的测试数	据输入。通	常不需要任	何设置。						
22H	LFO	通过 D2-D0 设	t置 LFO 的想	顶率,通过 D	3 设置 ON/OI	F 来控制。					
24~25H	TIMER-A	设定 Timer-A 2 Bit 范围。 分辨率为 9 μ			位于 24H 的	下位 8 Bit,	25H 的上位				
26H	TIMER-B	设定 Timer-B	的预设(P	reset)值。	分辨率为14	14 μs (ØM=81	MHz时)。				
		设置 CH3, 6 的模式。									
		MSB	D6	模	式	功負	ž.				
		0	0	普	通与	通常通道一样	4发音。				
		1	0	C	SM CSM	1 音声合成模	式设定后				
					F-N	NUMBER与BLO	OCK 在 4				
	MODE				S1c	ot 可以分别	设定。这时				
	MODE				候	发音受 Timer	一A 控制。				
		1	1	效具	果音 与	CSM 时同样,	F-NUMBER				
27H					与	BLOCK 在 4 S	Slot 可以分				
					别:	没定。					
	RESET A, B	根据 Timer-A, B 重置标志位 (Flag)									
	ENABLE A, B	根据 Timer-A, B 控制标志位(Flag)。为"0"时标志位会被忽略(Mask)									
•		控制 Timer-A, B的开始、停止。Load="1"时 Timer 开始计数									
	LOAD A, B	(Count) .									
0011	SLOT	控制发音端口	目的 ON/OFF								
28Н	СН	决定发音通道	<u>Í</u> 。								
	SCH	设定发音通道	<b>道数。为"</b> 0	"时3个通过	道与 OPN 相同	司。为"1"日	寸可 6 通道同				
29Н	SCII	时发音。									
2311	IRQ ENABLE	控制各中断信	言号。为"1	"时,同步》	对应的状态标	示志位(Stat	us Flag) 且				
	ING ENABLE	1IRQ= "L"	1 I RQ= "L"								
		根据预分频器 址来设置分频		}频。此地址	:无地址位(	Data Bit),	仅以指定地				
			地址		分别	· 须值	主时钟				
2DH~2FH		2DH	2EH	2FH	FM 部分	SSG 部分	ØM(Max)				
ZDH ZFH		0	×	×	1/6	1/4	8MHz				
		0	0	×	1/3	1/2	4MHz				
		×	×	0	1/2	1/1	2.67MHz				
				•	•	•	〇: 指定地址				
OutII	DT	设定 Detune									
3 <b>*</b> H	MULTI	设定 Multipl	e								

4*H	TL	设定 Total Level			
5*H	KS	设定 Key Scale			
Э≁П	AR	设定 Attack Rate			
6*H	AMON	控制振幅变调的 ON/OFF。"1"为 ON。			
U*II	DR	设定 Decay Rate			
7*H	SR	设定 Sustain Rate			
8*H	SL	设定 Sustain Level			
ОФП	RR	设定 Release Rate			
9*H	SSG-EG	控制 SSG Type 的包络波形。			
AOH~A2H	F-Num. 1	定 F-Number 的下位 8 位(bit)。			
A4H~A6H	F-Num. 2	殳定 F-Number 的上位 3 位			
А4п А0п	BLOCK	根据 BLOCK 设置八度			
A8H~AAH	3CH F-Num.1	效果音模式时,设定 3CH 各 Slot 的 F-Number 的下位 8 位。			
	3CH F-Num. 2	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・			
ACH~AEH		XX末日俣八門, 以足 3Cn 台 310t fly F-Nulliber fly 上位 3位			
	3CH BLOCK	效果音模式时,设定 3CH 各 Slot 的八度。			
BOH~B2H	FB	设定自反馈(self feedback)的 level。			
DUN DZN	CONNECT	设定算法。共有8种算法可选。			
	LR	设定输出通道。设定为"1"的通道将输出。			
B4H~B6H	AMS	根据 LFO 设定调幅率。			
	PMS	根据 LFO 设定调频率。			

#### (2) SSG 部分

地址	BIT	功能					
00Н, 01Н		设置通道 A 的频率。00H 为微调,01H 为粗调。					
02Н, 03Н		设置通道 B 的频率。02H 为微调,03H 为粗调。					
04H, 05H		设置通道 C 的频率。04H 为微调,05H 为粗调。					
06Н		设置噪声(Noise)频率。					
07Н	IN/OUT	控制内置 I/O 端口的输入输出。D7, D6 为"1"的时候 I/O					
	IOA, IOB	端口为输出状态。					
	/NOISE	设置 Noise 输出通道。"0"的时候对应的通道将输出					
		Noise.					
	/Tone	设置音频振荡器(Tone Generetor)的通道的 ON/OFF。					
		"0"的时候对应的通道将输出音乐。					
08H~0AH		控置各通道的输出电平。根据 D4 的 M 决定输出的模式。M=					
		"0"时为 D0~D3 中设置的固定级别。M="1"时,输出的					
		level 会对应着包络生成器而变化。DO-D3 的话,全部为					
		"0"的时候电平是最大的。					
ОВН, ОСН		设定包络的重复周期。OBH 为微调,OCH 为粗调。					
ODH		当 08H-0AH 的 M 为 "1" 时设定包络的波形。					
OEH, OFH		存储 I/0 端口的输入输出数据。					

#### (3) Rhythm 乐器部分

地址	BIT	功能
10H	DM	DM="1"时将 Rhythm 音强制 dump(消音)

10H	RKON	指定各 Rhythm 音
11H	RTL	设定 Rhythm 音源部分的总合音量。分辨率为 0.75dB,全部为
		"0"时 level 为最小,为-47.5dB。
12H		OPNA 的测试用寄存器。通常不需要进行任何设定。
18H	L, R	设定各 Rhythm 音的输出通道。为"1"时被设定的通道将输出。
18H	IL	设定各 Rhythm 音的输出电平。分辨率为 0.75dB,全部为"0"的
		时候电平为最小,为-23.25dB。

#### (4) ADPCM 部分

地址	BIT	功能
ООН	START	ADPCM 的声音分析/合成的开始位 (Start Bit)。设定为
		"1"时分析/合成将开始。
	REC	ADPCM 声音分析中,以及从 CPU 向外部存储器写入分析
		数据时设为"1"
	MEM DATA	选择访问 ADPCM 数据的内存。设置"0"的时候访问 CPU
		管理的内存,设定为"1"时访问外部存储器。
	REPEAT	设置反复标识。设定为"1"时为反复模式,将在选定的
		区间内重复合成 (播放)。
	SP OFF	此位置"1"时 SP OFF 端口将置为高电平 (H)。
	RESET	用于 ADPCM 声音合成时进行重置。声音合成中将此位置
		"1"时合成将停止然后恢复初始状态。
01H	L R	设置输出通道。设定为"1"时选定的通道将输出。
	SAMPLE	此位置"1"时 DA/AD 转换将开始。
	DA/AD	指定 AD/DA。设定为"1"时为 DA 转换。
	RAM TYPE	指定 DRAM 的位数 (bit)。为"1"时为 x8 bit 访问,为
		"0"时为×1 bit 访问。
	ROM	指定外部存储器。 为"1"时为ROM, 为"0"时为
		DRAM.
02Н, 03Н		设定 DRAM, ROM 起始地址。02H 为上位 8 位,03H 为下位
		位 (Bit)。
04Н, 05Н		设定 DRAM, ROM 结束地址。02H 为上位 8 位,03H 为下位
		位 (Bit)。
06Н, 07Н		指定含 ADPCM 分析的 AD 转换时,以及 DA 转换时的采样
		频率。
08Н		对 CPU 管理的存储器进行 ADPCM 分析/合成时,或从 CPU
		访问外部存储器时存储 ADPCM 数据的可读写缓冲寄存
		器。
09Н, ОАН		设定 ADPCM 声音合成时的采样频率。同时,给出以
		55. 5kHz 线性插值各采样之间的插值系数。
OBH		以 256 分级控制 ADPCM 声音合成的输出电平。
OCH, ODH		设置内存限值的寄存器。在内存访问时,达到这个地址
		的话会回到0号。
OEH		根据此寄存器写入的数据进行 DA 转换。写入时的数据格
		式为 2's 组合 8 位 PCM 数据。

OFH		存储 AD 转换后的数据的只读寄存器。数据格式为 2's 组合 8 位 PCM 数据。
10H	IRQ RESET	写入"1"将重置状态标志位。
	MASK ZERO	为"1"时, ZERO 标志位将被忽略。
	MASK BRDY	为"1"时,BRDY标志位将被忽略。
	MASK EOS	为"1"时, EOS 标志位将被忽略。
	MASK TIMER-B	为"1"时,Timer-B标志位将被忽略。
	MASK TIMER-A	为"1"时,Timer-A标志位将被忽略。

#### (5) 状态寄存器

#### (a) STATUS 0

地址	BIT	功能
××	BUSY	将数据写入寄存器时变为"1"。
	FLAG B	Timer-B 经过设定时间时变为"1"
	FLAG A	Timer-A 经过设定时间时变为"1"

#### (b) STATUS 1

地址	BIT	功能
$\times \times H$	PCM BUSY	ADPCM 声音合成进行中时变为"1"
	ZERO	ADPCM 声音分析中,持续 290ms 以上的无音状态时变为
		"1"
	BRDY	ADPCM 声音分析(合成)时,2数据(1字节)分析(合
		成)完毕时变为"1"。此外,写入(读取)外部存储器
		时,1数据写入(读取)完成时变为"1"。
	EOS	ADPCM 声音分析/合成完成时,以及 AD/DA 转换时的 1 个
		采样周期经过时变为"1"。

## ■ 电气特性

#### 1. 额定参数

项目	符号	额定值	单位
电源电压	$V_{cc}$	-0.3 <sup>~</sup> 7.0	V
输入电压	$V_{\mathrm{I}}$	-0.3°Vcc+0.3	V
工作温度	$T_{\mathrm{OP}}$	0~70	${\mathbb C}$
保存温度	$T_{ ext{STG}}$	-50 <sup>~</sup> 125	$^{\circ}$ C

#### 2. 推荐工作条件

项目	符号	最小	标准	最大	单位
电源电压	$V_{\rm CC}$	4. 75	5.00	5. 25	V
工作温度	$T_{\mathrm{OP}}$	0	25	70	${\mathbb C}$

#### **3. 直流特性** (条件: T<sub>0P</sub>=0<sup>~</sup>70 ℃, V<sub>CC</sub>=5. 00±0. 25 V)

项目	符号	条件	最小	标准	最大	单位
电源电流	$I_{cc}$	Vcc=5.0 V			200	mA
输入电压 L level	$V_{\scriptscriptstyle \mathrm{IL}}$	全部输入引脚			0.8	V
输入电压 H level	$V_{\scriptscriptstyle \mathrm{IH}}$	全部输出引脚	2.0			V
输入泄漏电流	${ m I}_{\scriptscriptstyle  m LI}$	* 1	-10		10	μА
输出泄漏电流	${ m I}_{ ext{LO}}$	* 2	-10		10	μА
上拉电阻	$R_{\text{U}}$	* 3	60			$k \Omega$
输出电压 L level	$V_{\text{OL}}$	$I_{OL}=2$ mA, * 4			600	V
输出电压 H level	$V_{\scriptscriptstyle OH}$	$I_{OH}$ =0.4 mA,* 4	2.4		0.4	V
		I <sub>0H</sub> =40 μ A	3. 3		$V_{\text{CC}}$	V
输入电容量	$C_{\text{I}}$	全部输入引脚			10	pF
输出电容量	$C_0$	全部输出引脚			10	pF

- \* 1 VI=0~5 V, 适用于 ØM, /WD, /RD, AO, A1 引脚
- \* 2 适用于 DO~D7, IRQ 引脚
- \* 3 适用于 IOAO~IOA7, IOBO~IOB7, /IC, /CS, DTO, DMO~DM7 引脚
- \* 4 适用于所有输出引脚

经译者整理后发现其与应用手册数据有较大出入,建议使用本手册的读者对比 应用手册的数据进行使用,应用手册中有关直流特性的数据会附录于最后。

## **4. 交流特性** (条件: T<sub>0P</sub>=0<sup>~</sup>70 ℃, V<sub>cc</sub>=5.00±0.25 V, 输出容量 100 pF)

项目	符号	图示	最小	标准	最大	单位
ØM 时钟频率	$\mathrm{f}_{\scriptscriptstyle \mathrm{c}}$	图 1			8.0	MHz
负载	D		40	50	60	%
上升沿时间	$t_{\scriptscriptstyle{CR}}$				50	ns
下降沿时间	$t_{ ext{CF}}$				50	ns
A0, A1 地址建立时间	$t_{\mathtt{AS}}$	图 2,3	10			ns
A0, A1 地址保持时间	$t_{\mathtt{AH}}$		10			ns
/CS 写入宽度	$t_{\scriptscriptstyle{CSW}}$	图 2	200			ns
/WR 写入脉冲宽度	$t_{\mathtt{ww}}$		200			ns
DO~D7 写入数据建立时间	$t_{ exttt{WDS}}$		100			ns
DO~D7 写入数据建立时间	$t_{\mathtt{WDH}}$		20			ns
/CS 读取宽度	$t_{\scriptscriptstyle{CSR}}$	图 3	250		250	ns
/RD 读取脉冲宽度	$t_{\scriptscriptstyle{RW}}$		250		250	ns
DO <sup>~</sup> D7 读取数据访问时间	${ m t}_{ m ACC}$				250	ns
DO~D7 读取数据保持时间	$t_{\mathtt{RDH}}$		10		250	ns
ØS 输出上升沿时间 * 1	$t_{\mathtt{OR1}}$	图 4			200	ns
OPO, SH1, SH2 输出上升沿时间 * 1	$t_{ ext{OR2}}$				300	ns
ØS 输出下降沿时间 * 1	$t_{\scriptscriptstyle{0}\text{F}1}$	图 5			200	ns
OPO, SH1, SH2 输出下降沿时间 * 1	$t_{\scriptscriptstyle{0F2}}$				300	ns
重置脉冲宽度	$t_{\scriptscriptstyle \rm ICW}$	图 11	$192/f_c$			S

\*1: CL=100 pF

\*2: Cycle 是主时钟 ØM 的周期数

	项目	符号	图示	最小	标准	最大	单位
A0, A1	地址建立时间	tsas	图 6,7	10			ns
AO, A1	地址保持时间	tsan		10			ns
/CS	写入宽度	t <sub>scsw</sub>	图 6	250			ns
/WR	写入脉冲宽度	tsww		250			ns
DO~D7	写入数据建立时间	$t_{ ext{SWDS}}$		0			ns
DO~D7	写入数据建立时间	tswdH		20			ns
/CS	读取宽度	$t_{\scriptscriptstyle SCSR}$	图 7	400			ns
/RD	读取脉冲宽度	$t_{\mathtt{SRW}}$		400			ns
$D0^{\sim}D7$	读取数据访问时间	$t_{\mathtt{SACC}}$				400	ns
$D0^{\sim}D7$	读取数据保持时间	$t_{ ext{SRDH}}$		10			ns

项目	符号	图示	最小	标准	最大	单位
A0, A1 地址建立时间	$t_{\mathtt{AAS}}$	图 8,9	10			ns
A0, A1 地址保持时间	$t_{\scriptscriptstyle{AAH}}$		10			ns
/CS 写入宽度	t <sub>ACSW</sub>	图 8	380			ns
/WR 写入脉冲宽度	$t_{\scriptscriptstyle{AWW}}$		380			ns
D0~D7 写入数据建立时间	$t_{\mathtt{AWDS}}$		10			ns
D0~D7 写入数据建立时间	$t_{\scriptscriptstyle{AWDH}}$		30			ns
/CS 读取宽度	t <sub>ACSR</sub>	图 9	380		380	ns
/RD 读取脉冲宽度	$t_{\mathtt{ARW}}$		380		380	ns
DO <sup>~</sup> D7 读取数据访问时间	$t_{\mathtt{AACC}}$				380	ns
D0~D7 读取数据保持时间	$t_{\mathtt{ARDH}}$		10		380	ns
内存数据建立时间 * 1	t <sub>AMDS</sub>	图 12, 13	70			ns
内存数据保持时间 * 1	$t_{ ext{ iny AMDH}}$		10			ns
输出上升沿时间 * 2	$t_{ ext{OR3}}$	图 10			300	ns
输出下降沿时间 * 2	$t_{ ext{OF3}}$				300	ns

<sup>\*1:</sup> 适用于 DM1~DM7, DTO 引脚


### 5. 模拟特性


项目	符号	最小	标准	最大	单位
输入电压	$V_{\scriptscriptstyle \mathrm{IA}}$	$V_{\rm cc}/4$		$3V_{cc}/4$	V
输出电压振幅 * 1	$V_{\scriptscriptstyle OA}$	0.8		1.10	V

<sup>\*1:</sup>最大音量、3 个音同时发音, R<sub>□</sub>=470 Ω

<sup>\*2:</sup> 适用于 DMO~DM7, /RAS, CAS, /WE, A8, MDEN, /ROMCS 引脚

## ■ **时序图** (时序图的设定以 $V_R$ =2.0 V, $V_L$ =0.8 V 为基准。)





(注) tcsw, tww, twos, twoh 在 CS, WR 当中任意一个为高电平时作为基准。

图 2 FM部分, Rhythm部分写入时序





图 3 FM部分读取时序

(注) tacc 在 CS, RD当中任意一个缓慢 变为低电平时作为基准。

> tcsr, trw, trdH 在 CS, RD当中任意 一个为低电平时作为基准







图 5 输出时序(2)

(注) tswps 在 CS, WR当中任意一个缓慢 变为低电平时作为基准。

> tscsw, tsww, tswbH 在 CS, WR当中 任意一个为高电平时作为基准。

(注) tsacc 在 CS, RD 当中任意一个缓慢 变为低电平时作为基准。

tscsr, tsrw, tsrdh 在  $\overline{CS}$ ,  $\overline{RD}$ 当中 任意一个为高电平时作为基准。




变为低电平时作为基准。

(注) tAWDS 在 CS, WR当中任意一个缓慢

tacsw, taww, tawdh 在 CS, WR当中 任意一个为高电平时作为基准。





(注) tAACC在 CS, RD当中任意一个缓慢 变为低电平时作为基准。

tacsr、tarw, tardh 在 CS, RD当中 任意一个为高电平时作为基准。






图10 输出时序(3)



(注) A8规定ADD(L), ADD(H), DTO规定MD, DMO规定ADD(L), ADD(H)。 MDEN和ROMCS的实线是RAM读取周期,点划线是ROM读取周期。

图13 外部存储器读取周期

## ■ 封装外形图



模具外形尺寸不包括毛刺。 单位(UNIT):mm

## 附:应用手册中有关 YM2608 芯片直流特性表

项目			条件	最小	最大	单
						位
输入电压 H	所有输入端(时钟输入除外)	$V_{\text{IH}}$		2.0	$V_{cc}$	V
level						
输入电压 L	所有输入端(时钟输入除外)	$V_{\rm IL}$		-0.3	0.8	V
leve1						
时钟输入电压 H	ØM	$V_{\text{CH}}$		2.0	$V_{cc}$	V
leve1						
时钟输入电压 L	ØM	$V_{\scriptscriptstyle CL}$		-0.3	0.8	V
leve1						
输入泄漏电流	ØM, /WR, /RD, AO, A1	$I_{\text{L}}$	$V_{in}=0^{\sim}5$ V	-10	10	μА
三态输入 (OFF	DO~D7	$I_{\scriptscriptstyle TSL}$	V <sub>in</sub> =0~5 V	-10	10	μА
状态) 电流						
输出电压H	/IRQ 除外	$V_{\mathrm{OH1}}$	$I_{OH1}=0.4$ mA	2.4		V
level		$V_{\mathrm{OH2}}$	I <sub>0H2</sub> =40 μ A	3.3		V
输出电压L	所有输出端	$V_{\text{OL}}$	$I_{OL}=2$ mA		0.4	V
leve1						
输出泄漏电流	/IRQ	$I_{ ext{oL}}$	V <sub>OH</sub> =0~5 V	-10	10	μА
(OFF 状态)						
模拟输出电压	ANALOG OUT	Voa	3 音同时最大	0.80	1.10	$V_{PP}$
			音量			
			$R_L=470 \Omega$			
模拟输入电压	AD, DA	V <sub>A</sub>		$V_{cc}/4$	$3V_{cc}/4$	V
电源电流		$I_{cc}$			200	mA
上拉电阻	IOAO~IOA7, IOBO~IOB7, /IC, /CS, DTO, DMO~DM7	R <sub>PU</sub>		60	600	kΩ
输入容量	所有输入端	CI	f=1 MHz		10	pF
输出容量	所有输出端	Co			10	рF