YAMAHA'L SI

YM2608B

6-ch, 4-op. FM, SSG, ADPCM sound generator (OPNA)

■概 要

YM2608B(OPNA)は、YM2203Cと互換性を持ちながら、ADPCM等の機能を追加した複合型音源LSIです。

FM音源部では、YM2203Cでは3音だった同時発音数を倍の6音とし、出力チンネルも2 チャンネルとしています。さらに、LFOを内蔵し振幅や周波数に変調をかけることが可能 になりました。

新たに追加されたADPCM部では1チャンネルで音声の分析/合成が可能です。また、このADPCMを利用したリズム音源部では、リアリティの高い6音のリズム音が発音可能です。

FM音源、SSG音源、ADPCM音源、リズム音源の4音源部によるシステム構成は、あらゆるサウンドコンセプトに柔軟に対応します。

■特 徴

〈FM部〉

- ・4オペレータ・6音同時発音。
- ・サイン波LFO機能内蔵。
- ・6音中1音は、複合正弦波合成が可能。
- · L, Rの2系統の出力チャンネルを持ち、各音毎に出力チャンネルの選択が可能。
- ・2つのタイマーを内蔵。

〈SSG部〉

- ・YM2203、YM2149とソフトウェアコンパチブル。
- ・3 chをミチシング後出力。

くリズム音源部〉

- ・発音音色数6音(バスドラム、スネア、リムショット、タム、シンバル、ハイハット)。
- ・各音色毎に発音の制御、及びポリュームのコントロールが可能。
- ・L、Rの2系統の出力チャンネルを持ち、各音色毎に出力チャンネルの選択が可能。

〈ADPCM部〉


- ·A/D変換、D/A変換ともに1チャンネル。
- ・外部メモリ、及びCPUが管理するメモリーへのアクセスが可能(最大256k bytes)。
- ・選択可能なサンプリングレートは、2k~16kHz。
- ・8 ビットのサンプリングデータを4 ビットに圧縮。

〈その他〉

- ・シリコンゲートNMOSプロセス。
- · 5 V 単一電源
- ・64ピンプラスチックSDIP (YM2608B)。

■端子配置図

YM2608B



64 pin SDIP TOP VIEW

■端子機能

_	名称	I/O	機 能
No.			グランド
1	GND		CPUインターフェイス データバス DO(LSB)
2	D0	I/O	CPUインターフェイス データバス D1
3	D1	I/O	CPUインターフェイス データバス D2
4	D2	I/0	CPUインターフェイス データバス D3
5	D3	I/O	CPUインターフェイス アータバス D4
6	D4	I/O	CPUインターフェイス データバス D5
7	D5	I/O	CPUインターフェイス データバス D6
8	D6	I/O	CPU1ンターフェイス サーテハス D6
9	D7	I/O	
10	IOA7	I+/0	汎川I/OボートA (MSB)
11	IOA6	I+/0	汎川I/OボートA
12	IOA5	I+/0	汎川I/OポートA
13	IOA4	I+/0	汎川I/OボートA
14	IOA3	I+/0	汎用I/OボートA
15	IOA2	I+/0	汎用I/OボートA
16	IOA1	I+/0	汎用I/OポートA
17	IOA0	I+/0	汎用I/OポートA (LSB)
18	IOB7	I+/0	汎川I/OポートB (MSB)
19	IOB6	I+/0	汎川I/OボートB
20	IOB5	I+/0	汎用I/OボートB 汎用I/OポートB
21	IOB4	I+/0	1 2 3 4 4
22	IOB3	I+/0	汎州I/OポートB mmr/OポートB
23	IOB2	I+/0	汎州I/OポートB
24	IOB1	I+/0	汎用I/OポートB
25	IOB0	I+/0	汎川I/OポートB (LSB) グランド(アナログ部)
26	AGND	-A	フラント(ノブロノロ) SSG部 アナログ信号出力(ソースフォロア)
27	AOUT	OA	+ 5 V 電源
28	AVCC	-A	DACインターフェイス CHANNEL 1 ラッチ出力
29	SH1	0	DACインターフェイス CHANNEL 2 ラッチ出力
30	SH2	0	DACインターフェイス シリアルデータ
31	OPO	_	グランド
32	GND /IC	I+	初期化用入力
34	SPOFF	0	スピーカー ON/OFF川スイッチ
35	AVCC	-A	1 + 5 V 電源(アナログ部)
36	AD	I	ADコンバータ アナログ入力端子
37	C	I	ADコンバータ サンプルホールド川コンデンサ接続端子
38	DA	ı	ADコンバータ AD変換 基準電圧人力端子
39	AGND	-A	グランド(アナログ部)
40	/TEST	I+	LSIテスト端子
41	DTO	I+	外部メモリのデータ出力 (DO0)
42	A8	0	外部メモリのアドレス出力(A8)
43	/ROMCS	o	外部メモリにROMを使用した場合のデータ取り込み用タイミング信号
44	MDEN	o	外部メモリにDRAMを使用した場合のデータ取り込み用タイミング信号
45	/WE	0	外部メモリインターフェース イネーブル信号
7.0	1,112		12,000 - 2,000

No.	名 称	I/O	機能	
46	/CAS	0	外部メモリインターフェース RASアドレスラッチ信号	
47	/RAS	0	外部メモリインターフェース CASアドレスラッチ信号	
48	DM0	I+/O	外部メモリのアドレス出力及びデータの入力(A0, DI0)	
49	DM1	I+/O	外部メモリのアドレス出力及びデータの入出力(A1, DI1, DO1)	
50	DM2	I+/0	外部メモリのアドレス出力及びデータの入出力(A2, DI2, DO2)	
51	DM3	I+/0	外部メモリのアドレス出力及びデータの入出力(A3, DI3, DO3)	
52	DM4	I+/O	外部メモリのアドレス出力及びデータの入出力(A4, DI4, DO4)	
53	DM5	I+/O	外部メモリのアドレス出力及びデータの入出力(A5, DI5, DO5)	
54	DM6	I+/O	外部メモリのアドレス出力及びデータの入出力(A6, DI6, DO6)	
. 55	DM7	I+/0	外部メモリのアドレス出力及びデータの入出力(A7, DI7, DO7)	
- 56	/IRQ	OD	CPUインターフェイス 割り込み要求信号	
57	/CS	I+	CPUインターフェイス チップセレクト信号	
58	/WR	I	CPUインターフェイス データライト信号	
59	/RD	I	CPUインターフェイス データリード信号	
60	A0	I	CPUインターフェイス パスコントロール信号	1000
61	A1	I	CPUインターフェイス パスコントロール信号	
62	VCC	I	+5 V 電源	
63	φM	I	マスタークロック入力(8MHz)	
64	φ S	0	DACインターフェイス ビットクロック	

(注) I+:プルアップ抵抗付、OD:オープンドレイン出力端子

■CPUインターフェース

レジスタのアドレスやデータのリード、ライト等のデータバスコントロールは/CS, /WR, /RD, A1, A0の各信号によって行います。

/CS	/RD	/WR	A1	A0	アドレス範囲	内容
L	н	L	L	L	00H~2FH	アドレスライト(SSG, FM共通部, リズム)
	11	L	L	L .	30H~B6H	アドレスライト(FM CH1, CH2, CH3)
L	Н	L	L	Н	00H~2FH	データライト(SSG, FM共通部, リズム)
	11	بر	L	n	30H~B6H	データライト(FM CH1, CH2, CH3)
L	н	L	Н	L	00H~10H	アドレスライト(ADPCM)
	11	נ	n	L	30H~B6H	アドレスライト(FM CH4, CH5, CH6)
L	Н	L	Н	Н	00H~10H	データライト(ADPCM)
		L	п		30H~B6H	データライト(FM CH4, CH5, CH6)
L	L	Н	L	L	×	ステータス0のリード
L	L	Н	L	Н	00H~0FH	データリード(SSG)
	1		1	п	FFH	デバイス識別コードリード
L	L	Н	Н	L	×	ステータス1のリード
L	L	Н	Н	Н	08H, 0FH	ADPCM, PCMデータのリード
Н	*	*	*	*	×	D0~D7はハイインピーダンス

レジスタの書き込みは、まずアドレス指定を行い、次にデータを送ります(必ずアドレスライト、データライトの順)。 同じアドレスを連続してアクセスする場合はデータライトを繰り返すことができます。 なお、アドレスライト、データライト後に次の動作に移るまでには各々以下のウエイト時間が必要です。

1) アドレスライト後


音源部	アドレス	待ちサイクル
FM	21H~B6H	17
SSG	00H~0FH	17
リズム	10H~1DH	17
ADPCM	00H~10H	17

2) データライト後

音源部	アドレス	待ちサイクル
FM	21H~9EH	155
	A0H~B6H	47
SSG	00H~0FH	17
リズム	10H	576
	11H~1DH	155
ADPCM	00H~10H	17

※サイクル数は、マスタークロックφ Mのサイクル数です。


■ブロックダイアグラム



■レジスタマップ

(a)レジスタ・アドレスの割当





(b)SSG部レジスタ

ADDR	MSB	D6	D5	D4	D3	D2	D1	LSB	機	能
00H				トーン	微調整				Channel-A	周波数
01H						トーン	粗調整		1	
02H				トーン	微調整				Ghannel-B	周波数
03H						トーン	粗調整			
04H				トーン	微調整				Channel-C	周波数
05H	トーン粗調整									
06H					ノイ	ズ周波	数		ノイズ 周波	支数
07H	IN/OUT /noise						/tone		ミキサー設定	定,ポート入出力設定
	IOB	IOA	С	В	A	С	В	Α		
08H				M		Le	vel		Channel-A	音址
09H				M		Le	vel		Channel-B	音量
0AH				M		Le	vel		Channel-C	音量
0BH				微調	周整				エンベローフ	プ周波数
0CH				粗調						
0DH					CON	ATT	ALT	HLD	エンベローフ	プ形状
0EH				I/0 F	Port A				I/0	Port A データ
0FH				I/0 F	Port B				I/0	Port B データ

(c)リズム音源部レジスタ

ADDR	MSB	D6	D5	D4	D3	D2	D1	LSB	機能			
10H	DM				RK	ON			Dump, Rhythm Key ON/OFF			
11H					R	ΓL			Rhythm Total Level			
12H				TE	ST				LSIOTest Data			
18H		i							Output Select,			
:	L	R		IL					Instrument Level			
1DH												

(d)FM部レジスタ

2EH	ADDR	MSB	D6	D5	D4	D3	D2	D1	LSB	機能		
LFO	21H			•	Te	est	·			LSIテスト		
Timer - A	22H						Ll	FO				
Timer-B	24H				Time	er-A		-		Timer-Aの上位8ビットデータ		
Mode	25H							Tim	er-A	Timer-Aの下位2ビットデータ		
Reset	26H				Time	er-B				Timer-Bのデータ		
Sch	27H	Mo	ode	Re	set	Enable Load						
SCH		1		В	Α	В	A	В	A	3CHのモード		
ZERO BRDY EOS TI-B TI-A 割り込みの制御 プリスケール機能によるクロック 数を設定します。 数を設定は、Rate AM ON/Decay Rate SR Sustain Rate SSG Type Envelop Control AOH A1H	28H		S	lot				СН	<u> </u>	Key ON/OFF		
プリスケール機能によるクロック 数を設定します。	29H	SCH				IRQ	ENAF	BLE		発音チャンネル数の設定		
2EH		Z		ZERO	BRDY	EOS	TI-B	TI-A	割り込みの制御			
2FH 3*H DT MULTI Detune, Multiple 4*H TL Total Level 5*H KS AR Key Scale, Attack Rate 6*H AMON DR AM ON/Decay Rate 7*H SR Sustain Rate 8*H SL RR Sustain Level, Release Rate 9*H SSG-EG SSG Type Envelop Control A0H A1H F-Num.1 A2H F-Num.2 F-Number, Block A8H A9H 3CH*F-Num.1 ACH ADH 3CH*Block 3CH*F-Num.2	2DH									プリスケール機能によるクロック分別		
3*H DT MULTI Detune, Multiple 4*H TL Total Level 5*H KS AR Key Scale, Attack Rate 6*H AMON DR AM ON/Decay Rate 7*H SR Sustain Rate 8*H SL RR Sustain Level, Release Rate 9*H SSG-EG SSG Type Envelop Control A0H A1H F-Num.1 F-Number, Block A4H A5H Block F-Num.2 F-Number, Block A8H A9H 3CH*F-Num.1 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num.2	2EH						数を設定します。					
4 * H TL Total Level 5 * H KS AR Key Scale, Attack Rate 6 * H AMON DR AM ON/Decay Rate 7 * H SR Sustain Rate 8 * H SL RR Sustain Level, Release Rate 9 * H SSG-EG SSG Type Envelop Control A0H A1H F-Num.1 F-Number, Block A4H A5H Block F-Num.2 F-Number, Block A8H A9H 3CH*F-Num.1 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num.2	2FH									•		
4 * H TL Total Level 5 * H KS AR Key Scale, Attack Rate 6 * H AMON DR AM ON/Decay Rate 7 * H SR Sustain Rate 8 * H SL RR Sustain Level, Release Rate 9 * H SSG-EG SSG Type Envelop Control A0H A1H F-Num.1 F-Number, Block A4H A5H Block F-Num.2 F-Number, Block A8H A9H 3CH*F-Num.1 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num.2	3 * H	DT				MULTI				Detune, Multiple		
6*H AMON DR AM ON/Decay Rate 7*H SR Sustain Rate 8*H SL RR Sustain Level, Release Rate 9*H SSG-EG SSG Type Envelop Control A0H A1H F-Nnm 1 F-Number, Block A4H A5H Block F-Num. 2 F-Number, Block A8H A9H 3CH*F-Num. 1 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num. 2	4 * H					TL						
6*H AMON DR AM ON/Decay Rate 7*H SR Sustain Rate 8*H SL RR Sustain Level, Release Rate 9*H SSG-EG SSG Type Envelop Control A0H A1H F-Num. 1 A2H F-Num. 2 F-Number, Block A5H A9H 3CH*F-Num. 1 AAH 3CH*F-Num. 2 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num. 2	5 * H	KS				AR				Key Scale, Attack Rate		
8 * H SL RR Sustain Level, Release Rate 9 * H SSG-EG SSG Type Envelop Control A0H A1H F-Nnm.1 F-Number, Block A4H A4H Block F-Num.2 F-Number, Block A8H A9H 3CH*F-Num.1 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num.2	6 * H	AMON					DR					
9*H SSG-EG SSG Type Envelop Control A0H A1H F-Nnm 1 A2H F-Number, Block A5H Block F-Num. 2 A6H A8H A9H 3CH*F-Num. 1 AAH ACH ACH 3CH*Block 3CH*F-Num. 2 AEH 3CH*Block 3CH*F-Num. 2 3CH-3lot F-Number/Block	7 * H						SR			Sustain Rate		
9 * H SSG-EG SSG Type Envelop Control A0H A1H F-Nnm.1 F-Number, Block A4H A5H Block F-Num.2 F-Number, Block A8H A9H 3CH*F-Num.1 3CH-3lot F-Number/Block ACH ADH 3CH*Block 3CH*F-Num.2	8 * H		S	L			R	R		Sustain Level, Release Rate		
A0H A1H A2H A4H A5H A6H Block F-Num. 2 A8H A9H A9H AAH ACH ADH ADH AEH 3CH * Block 3CH * F-Num. 2 3CH-3lot F-Number/Block	9 * H						SSG	-EG	-			
A2H A4H F-Number, Block A5H Block F-Num. 2 A6H 3CH*F-Num. 1 3CH-3lot F-Number/Block AAH 3CH*Block 3CH*F-Num. 2	A0H											
A4H A5H A6H Block F-Num. 2 A8H A9H A9H ACH ADH ACH ADH AEH SCH * Block 3CH * F-Num. 2 3CH-3lot F-Number/Block	A1H				F-N	nm. 1						
A4H A5H A6H Block F-Num. 2 A8H A9H A9H AAH ACH ADH ACH ADH AEH 3CH * Block 3CH * F-Num. 2 3CH-3lot F-Number/Block	A2H											
A6H A8H A9H ACH ACH ADH ACH AEH 3CH*F-Num.1 3CH*F-Num.2 3CH-3lot F-Number/Block	A4H		/							F-Number, Block		
A8H A9H 3CH*F-Num.1 AAH ACH ADH ADH AEH 3CH*Block 3CH*F-Num.2	A5H	_			Block		F	-Num.	2			
A9H 3CH*F-Num.1 AAH ACH ADH ABH 3CH*Block 3CH*F-Num.2	A6H											
AAH ACH ADH AEH 3CH*Block 3CH*F-Num.2	A8H											
ACH ADH 3CH * Block 3CH * F-Num. 2	A9H			3	СН* F	-Num. 1						
ACH ADH 3CH * Block 3CH * F-Num. 2	AAH											
АЕН	ACH		$\overline{}$							3CH-3lot F-Number/Block		
АЕН	ADH	/		3CH	*Block	,	3CH	∦F-Nu	m. 2			
	AEH											
B0H /	ВОН											
B1H FB Connect Self Feed Back, Connention	В1Н	FB		FB		(Connect		Self Feed Back, Connention			
В2Н	В2Н					Connect			Jon 1 cou Duck, Contention			
В4Н	B4H											
B5H L R AMS PMS L/R, AM, PM Sense	В5Н	L	R	AN	1S			PMS		L/R, AM, PM Sense		
В6Н	В6Н					/						

(注)アドレスの下位4ビットの"*"は、以下のようにチャンネルと対応します。

slot No.	1	2	3	4
CH1, CH4	+ 0	+ 8	+ 4	+ C
CH2, CH5	+1	+ 9	+ 5	+ D
CH3, CH6	+ 2	+ A	+6	+ E

(e)ADPCM部レジスタ

ADDR	MSB	D6	D5	D4	D3	D2	D1	LSB			
00H	START	REC	MEM	REPEAT	SP			RESET			
			DATA		OFF						
01H	L	R			SMP	DA/	RAM	ROM			
						AD	TYPE				
02H		Start Address (L)									
03H		Start Address (H)									
04H			E	nd Add	ress (L	.)					
05H			E	nd Add	ress (H	()					
06H				PRES	CAL (I	.)					
07H		PRESCAL (H)									
08H				ADPCM	I-DATA	\					
09H				Delta-	N (L)						
0AH				Ι	Delta-N	(H)					
0BH				EG C	ontrol						
0CH			LI	MIT Ad	dress (L)					
0DH			LII	MIT Ad	dress ((H)					
0EH		DAC DATA									
0FH					DATA)						
10H	IRQ			MASK	MASK	MASK	MASK	MASK			
	RESET			ZERO	BRDY	EOS	TI-B	TI-A			

(f)ステータス部

ADDR	MSB	D6	D5	D4	D3	D2	D1	LSB	Comment	
××	BUSY						FLAG	FLAG	Status 0	
							В	A		
××	BUSY		PCM	ZERO	BRDY	EOS	FLAG	FLAG	Status 1	
			BUSY	1			В	A		

■レジスタ機能概要

1) FM部

ADDR	BIT	機能									
21H	TEST	LSIの	TEST	DAT	「Aを入	力します。通	常は何も設	 定しません。			
22H	LFO	D2~D	0でLF	0の月	引波数の	設定を、D3	でON/OFF	'の制御をします。			
24H~25H	TIMER-A	TIME	R-Aのフ	プリも	ニット値	を設定します	ト。24Hが下	位 8 ビット、25Hが上位2			
		ピット	にあた	ります	上。分 解	能は 9 μs (φ	M = 8MHz	のとき)です。			
26H	TIMER-B	TIME	R-Bので	プリも	ニット値	を設定します	ト。分解能は	t144μs (φ M=8MHzの			
		とき)	です。								
27H	MODE	チャン	ネル3,	6 0	りモート	を設定しまっ	† .				
		MSE	D6	Ŧ	ード		機	能			
		0	0	ノ-	-マル	通常のCHと					
		1	0	(CSM			なり、F-NUMBERと			
								川々に設定できます。こ			
	-	l ├─	+-	***	. HI ++-			-Aで制御します。			
		0	1	201	果音	CSM時间保 設定できまっ	-	BERとBLOCKは別々に			
		<u> </u>		<u> </u>							
	RESET A, B					をリセット					
	ENABLE A, B		R-A, B	による	3FLA	Gを制御しま [、]	す。"0"の	ときFLAGはマスクされ			
		ます。									
	LOAD A, B		TIMER-A, Bのスタート、ストップを制御します。 LOAD="1"となると TIMERはカウントを始めます。								
	2.25					· · •					
28H	SLOT		発音させるスロットのON/OFFを制御します。 発音チャンネルを決定します。								
0011	CH					<u> </u>	701 + 07	YEARN I HI Is lead. IN de			
29H	SCH							音でOPNと同じになりま			
	IRQ ENABLE					音可能となり		するステータスフラグに同			
	ING ENABLE	l			川町しょ "となり		ca, Millos	りる人ゲーテスノブグに同			
2DH~2FH							と砂宝し キャ	ナ。このアドレスには、			
2211								別問がセットされます。			
		l ´´		レス			<u>,。んし)、)</u> 司 値	マスタークロック			
		2DI		EH	2FH		SSG部	φ M (max)			
			-	×	×	1/6	1/4	8MHz			
		l		\overline{c}	×	1/3	1/2	4MHz			
		×		×	0	1/2	1/1	2.67MHz			
								○:アドレスを指定。			
3 * H	DT	Detune	の設定	をし	ます。						
	MULTI	Multip	leの設定	きをし	ます。						
4 * H	TL	Total	Level0)設定	をしま	<u>ーーー</u> す。					
5 * H	KS				します						
	AR	Attack	Rate	の設定	ミをしま	す。					
6 * H	AMON	振幅変	調のON	I/OF	Fを制行	卸します。"!	l "でONとな	よります。			
	DR	Decay Rateの設定をします。									
7 * H	SR				定をし						
8 *H	SL				定をし	<u> </u>					
	RR				定をし						
9 *H	SSG-EG					プ波形を制御					
A0H~A2H	F-Num. 1	F-Nun	nberの	下位 8	3 ピット	を設定しまっ	۶				

ADDR	BIT	機能
A4H~A6H	F-Num. 2	F-Numberの上位3ピットを設定します。
	BLOCK	BLOCKによりオクターブの設定をします。、
A8H~AAH	3CH F-Num. 1	効果音モード時の、3チャンネル各スロットのF-Numberの下位8ピットを
		設定します。
ACH~AEH	3CH F-Num. 2	効果音モード時の、3チャンネル各スロットのF-Numberの上位3ビットを
		設定します。
1	3CH BLOCK	効果音モード時の、3チャンネル各スロットのオクタープを設定します。
B0H~B2H	FB	セルフフィードバックのレベルを設定します。
	CONNECT	アルゴリズムを設定します。選択可能なアルゴリズムは8種類です。
B4H~B6H	LR	出力チャンネルの設定をします。"1"が設定されたチャンネルに出力されま
		す。
	AMS	LFOによる振幅変調度の深さを設定します。
	PMS	LFOによる周波数変調度の深さを設定します。

2) SSG部

ADDR	ВІТ	機能
00H, 01H		チャンネルAの周波数を設定します。00Hが做設定、01Hが粗設定です。
02H, 03H		チャンネルBの周波数を設定します。02Hが傲設定、03Hが粗設定です。
04H, 05H		チャンネルCの周波数を設定します。04Hが微設定、05Hが粗設定です。
06H		ノイズの周期を設定します。
07H	IN/OUT	内巌のI/Oポートの人出力を制御します。D7、D6が"1"のときI/Oポートは
	IOA, IOB	出力状態になります。
	/NOISE	ノイズの出力チャンネルを設定します。"0"のとき対応するチャンネルにノ
		イズを出力します。
	/Tone	トーンジェネレータのチャンネルのON/OFFを設定します。"0"のとき対応
		するチャンネルに楽音を出力します。
08H~0AH		各チャンネルの出力レベルを制御します。D4のMにより出力のモードを決定
		します。M="0"のときD0~D3で設定した固定レベルになります。M="1"
		のとき、エンベロープジェネレータに対応して、出力レベルが変化します。 D
		0~D3は、すべて"0"のときレベルは最大となります。
0BH~0CH		エンベロープの繰り返し周期を設定します。OBHで微設定、OCHで組設定
·		を行います。
0DH		08H~OAHのMが"1"のときのエンベローブ波形を設定します。
0EH~0FH		I/Oポートの入出力データが格納されます。

3) リズム楽器部

ADDR	BIT	梭 能
10H	DM	DM="1"のときリズム音は強制ダンプ(消音)されます。
10H	RKON	各リズム音の指定をします。
11H	RTL	リズム音源部の総合ポリュームを設定します。分解能は0.75dBで、すべて"0"
		のときレベルは最小となり、-47.5dBとなります。
12H		OPNAのテスト用レジスタです。通常は何も設定しません。
18H	L, R	各リズム音の出力チャンネルの設定を行います。"1"が設定されたチャンネ
		ルに出力されます。
18H	IL	各リズム音毎の出力レベルを設定します。分解能は0.75dBで、すべて"0"の
		ときレベルは最小となり-23.25dBとなります。

4) ADPCM部

ADDR	BIT	機能
00H	START	ADPCMの音声分析/合成のスタートビットです。"1"が設定されたときから
		分析/合成がスタートします。
	REC	ADPCM音声分析中、及びCPUから外部メモリに分析データを書き込むとき
:		に"1"にします。
	MEM DATA	ADPCMデータをアクセスするメモリを選択します。"0"が設定されたとき
		CPUが管理するメモリを、"1"が設定されたとき外部メモリをアクセスしま
		す。
	REPEAT	リピートの設定を行います。"1"が設定されるとリピートモードになり、設
		定した区間を繰り返し合成(再生)を行います。
	SP OFF	このビットに"1"を設定するとSPOFF端子が"H"レベルになります。
	RESET	ADPCM音声合成時のリセット機能です。音声合成中にこのビットに"1"を
		設定すると合成を停止して初期状態に戻ります。
01H	LR	出力チャンネルの設定をします。"1"が設定されたチャンネルに出力されま
		す。
	SAMPLE	このピットに"1"が設定されたときからDA/AD変換がスタートします。
	DA/AD	AD/DAの指定を行います。"1"が設定されたときDA変換が指定されます。
	RAM TYPE	DRAMのピットを指定します。"1"のとき×8 bit、"0"のとき×1 bitでアク
		セスします。
	ROM	外部メモリーの指定をします。"1"のときROM、"0"のときDRAMです。
02H, 03H		DRAM, ROMのスタートアドレスを設定します。02H が上位8ビット、03H
		が下位ピットです。
04H, 05H		DRAM, ROMのストップアドレスを設定します。02H が上位8ビット、03H
		が下位ピットです。
06H, 07H		ADPCM分析を含むAD変換時、及びDA変換時のサンプリング周波数を指定
		します。
08H		ADPCM分析/合成を、CPUが管理するメモリに対して行うとき、またはC
h - 4		PUより外部メモリをアクセスするときにADPCMデータを格納する、リード
		ライトが可能なバッファレジスタです。
09H, 0AH		ADPCM音声合成時のサンプリング周波数を設定します。同時に、各サンプ
		リング間を55.5kHzで線形補間するための補間係数を与えます。
0BH		ADPCM音声合成の出力レベルを、256ステップでコントロールします。
OCH, ODH		メモリのリミット値を設定するレジスタです。メモリアクセス時に、このア
		ドレスに達すると0番地に戻ります。
0EH		このレジスタにデータを書き込むことにより、DA変換が行われます。書き
		│ 込み時のデータフォーマットは、2'sコンプリメント8ビットPCMデータで
		す 。
0FH		AD変換されたデータが格納される読みだし専用レジスタです。データのフ
		ォーマットは2'sコンプリメント8ビットPCMデータです。
10H	IRQ RESET	"1"を沓き込むとステータスのフラグはリセットされます。
	MASK ZERO	"1"のとき、ZEROフラグをマスクします。
	MASK BRDY	"1"のとき、BRDYフラグをマスクします。
	MASK EOS	"1"のとき、EOSフラグをマスクします。
	MASK TIMER-B	"1"のとき、TIMER-Bのフラグをマスクします。
	MASK TIMER-A	"1"のとき、TIMER-Aのフラグをマスクします。

5) ステータスレジスタ

a) STATUS 0

ADDR	BIT	機	能
××	BUSY	データをレジスタに書き込んでいる間"1	"になります。
	FLAG B	TIMER-Bにセットした時間が経過すると	"1"がセットされます。
	FLAG A	TIMER-Aにセットした時間が経過すると	:"1"がセットされます。

b)STATUS 1

ADDR	BIT	機能
××H	PCM BUSY	ADPCM音声合成の実行中"1"になります。
	ZERO	ADPCM音声分析中、290ms以上無音状態が続くと"1"となります。
	BRDY	ADPCM音声分析(合成)時、2データ(1バイト)の分析(合成)が終了すると、
		"1"になります。また、外部メモリライト(リード)時、1データライト(リ
		ード)が終了すると"1"になります。
	EOS	ADPCM音声分析/合成の終了時、またはAD/DA変換時の1サンプリング問
		の経過時、"1"になります。

■電気的特性

1. 絶対最大定格

मुं(記 号	定格値	単位
電源電圧	Vcc	-0.3~7.0	v
入力電圧	Vı	$-0.3 \sim V_{CC} + 0.3$	v
動作温度	Тор	0-70	で
保存温度	Tstg	-50~125	°C

2. 推奨動作条件

項目	記 号	最 小	標準	报 大	単位
電源電圧	Vcr	4.75	5.00	5.25	v
動作温度	Тор	0	25	70	℃

3. 直流特性 (条件: Top=0~70℃, Vcc=5.00±0.25 V)

項目	記号	条	件	最小	標準	最大	単位
電源電流	Icc	$V_{CC}=5.0 V$				200	m A
入力電圧しビベル	VIL	全入力端子				0.8	v
入力電圧Hレベル	Viii	全入力端子		2.0			v
入力リーク電流	I 1.1	* 1		-10		10	μΑ
出力リーク電流	ILO	* 2		-10		10	μΑ
プルアップ抵抗	Ru	* 3		60			kΩ
出力電圧しレベル	Vor.	IoL=2 mA, * 4				600	v
出力電圧Hレベル	Vон	Iон=0.4 mA, * 4		2.4		0.4	v
		IoH = 40 μ A		3.3		Vcc	v
入力容量	Cı	全入力端子				10	рF
出力容量	Co	全出力端子				10	· pF

^{*1)} V₁=0~5V, ø M, /WD, /RD, A0, A1端子に適用。

^{*2)} D0~D7、/IRQの各端子に適用。

^{*3)} IOA0~IOA7.IOB0~IOB7./IC,/CS,DTO,DM0~DM7の各端子に適用。

^{*4)} 全出力端子に適用。

4. 交流特性 (条件; Top=0~70°C, Vcc=5.00±0.25 V, 出力容量100 pF)

項目	記号	×	最 小	標準	最 大	単位
φ M クロック周波数	fc				8.0	MHz
デューティ	D	100 1	40	50	60	%
立ち上がり時間	tcr	図1			50	ns
立ち下がり時間	tcF				50	ns
A0, A1 アドレスセットアップ時間	tas	⊠2, 3	10			ns
A0, A1 アドレスホールド時間	tah	IZIZ, 3	10			ns
/CS ライト幅	tcsw		200			ns
/WR ライトパルス幅	tww	⊠2	200			ns
D0~D7 ライトデータセットアップ時間	twos	1212	100			ns
D0~D7 ライトデータホールド時間	twdH		20			ns
/CS リード幅	tcsr		250			ns
/RD リードパルス幅	trw	⊠3	250		250	ns
D0~D7 リードデータアクセス時間	tACC	1213			250	ns
D0~D7 リードデータホールド時間	trdh		10	_		ns
φS 出力立ち上がり時間 *1	tori	⊠ 4			200	ns
OPO, SH1, SH2 出力立ち上がり時間 *1	tor2	IA 4			300	ns
φS 出力立ち下がり時間 *1	toFi	⊠ 5			200	ns
OPO, SH1, SH2 出力立ち下がり時間 *1	toF2				300	ns
リセットパルス幅	ticw	図11	192/fc			s

*1:CL=100 pF

*2:サイクルはマスタークロックø Mのサイクル数

項目	記号	図	最 小	標準	最 大	単位
A0, A1 アドレスセットアップ時間	tsas	図6, 7	10			ns
A0, A1 アドレスホールド時間	tsah		10			ns
/CS ライト幅	tscsw		250			ns
/WR ライトパルス幅	tsww	図6	250			ns
D0~D7 ライトデータセットアップ時間	tswds		0			ns
D0~D7 ライトデータホールド時間	tswdh		20			ns
/CS リード幅	tscsr		400			ns
/RD リードパルス幅	tsrw	⊠7	400			ns
D0~D7 リードデータアクセス時間	tsacc				400	ns
D0~D7 リードデータホールド時間	tsrdh		10			ns

項目	記号	×	最 小	標 準	最 大	単位
A0, A1 アドレスセットアップ時間	taas	⊠8, 9	10			ns
A0, A1 アドレスホールド時間	taah		10			ns
/CS ライト幅	tacsw		380			ns
/WR ライトパルス幅	taww	⊠ 8	380			ns
D0~D7 ライトデータセットアップ時間	tawds		10			ns
D0~D7 ライトデータホールド時間	tawdh		30			ns
/CS リード幅	tacsr		380			ns
/RD リードパルス幅	tarw	図9	380		200	ns
D0~D7 リードデータアクセス時間	tAACC	KI 9			380	ns
D0~D7 リードデータホールド時間	tardh		10			ns
メモリデータセット時間 *1	tamds	₩10 10	70			ns
メモリデータホールド時間 *1	tamdh	図12, 13	10			ns
アウトプット立ち上がり時間 *2	tors	₩10			300	ns
アウトプット立ち下がり時間 *2	toF3	図10			300	ns

*1:DM1~DM7, DTOの各端子に適応。


*2:DM0~DM7,/RAS,/CAS,/WE,A8,MDEN,/ROMCSの各端子に適応。

5. アナログ特性

	項	目	記号	最 小	標準	最 大	単位
入力電圧			VIA	Vcc/4		3Vcc/4	V
出力電圧振幅	* 1		Voa	0.8		1.10	v

*1: 最大音量、3音同時発音、R_L=470 Ω

■タイミング図 (タイミング図の設定はV_R=2.0V, V_L=0.8Vを基準とする。)






図2 FM部、リズム部ライトタイミング

(注) tcsw, tww, twps, twpHは、 CS, WR の何れかがHIGHレベルになる時を基準 とする。




図3 FM部リードタイミング

(注) taccは、CS、RDの何れかが遅くLOW レベルになる時を基準とする。

> tcsr, trw, trdH(1, CS, RD tcsr, trw, trdhは、CS, RDの何れか がHIGHレベルになる時を基準とする。




図4 出力タイミング(1)




図 5 出力タイミング(2)





図6 SSG部ライトタイミング


(注) tswpsは、CS, WRの何れかが遅くLOW レベルになる時を基準とする。

tscsw, tsww, tswdHは、CS、WRの何れかがHIGHレベルになる時を基準とする。




(注) tsaccは、CS, RDの何れかが遅くLOW レベルになる時を基準とする。

tscsr, tsrw, tsrdhは、 \overline{CS} , \overline{RD} の何れかがHIGHレベルになる時を基準とする。



(注) tawdsは、CS、WRの何れかが遅くLOW レベルになる時を基準とする。

tacsw, taww, tawdhは、CS, WRの何れかがHIGHレベルになる時を基準とする。



(注) tAACCは、CS, RDの何れかが遅くLOW レベルになる時を基準とする。

tacsR、tarw, tardhは、CS, RDの何れかがHIGHレベルになる時を基準とする。







図10 出力タイミング(3)







(注) A8はADD(L), ADD(H)のみ規程、DTOはMDのみ規程、DMOはADD(L), ADD(H)を規程。MDENとROMCSは実線がRAMリードサイクル、一点鎖線はROMリードサイクル。

図13 外部メモリーリードサイクル

■パッケージ外形図

