YM3438

OPN2C

■概 要

OPN2CはFM方式によるシンセサイザー脊膜です。

OPN (YM2203C) と FM 存取の存色データの互換性を保ちながら、同時発育数を 6 育に 拡張しました。 6 育の内 1 青を使用して 8 ピットのPCM育の出力も可能です。

また、ピプラート・振幅変調用に低周波発振器及び音が出力用にステレオDACを内蔵しました。

…方、OPNから組形被音楽及びI/Oボートを削除し、24ビンのパッケージにコンパクトに まとめました。

■特 徴

●FM音楽部 : 4オペレータ、6音問時発育

OPNの音色データと孔換性あり

● PCM : 6 花中 1 花可能

マイコンより8ピットのレジスタに称き込むことにより出力可能

●低周波発振器:ピブラート・振幅変調

(LFO) 変制の有無及び発扱開波数数定可能

●芥川引力 :L、Rの2チャンネル

9ピットのステレオDAC内蔵・

●タイマー :プログラマブルなタイマーを2個内蔵

その他 :5 V 単--- 電源


CMOSによる低消費電力化

パッケージは24ビンプラスチックDIP

端子配置図

						1
GND	1	1	_	1	24	φΜ
D0	2	1/0		1	23	Vcc
D1	.3	ſ/Ó		1	22	AVcc
,D2	4	1/0		o	21	MOL
D3 .	5	I/ 0		o	20	MOR
D4	6	1/0		1	19	AGND
D 5	7	1/0		I	18	A1
D6	8	1/0		1	17	AO
D7	9	1/0		I	16	RO
TEST	10	1/0		I	15	WR
IC	11	ſ		1	14	c s
GND	12	I		. 0	13	IRQ
			· .			

ブロックダイアグラム



■電気的特性

1. 絶対最大定格 (Vss=0V基準)

78i (:)	記号	定(济 fil	非位	
मा	礼写	段 小	最大	માપ	
MEMIE.	Vcc	Vss-0.5	Vss+7.0	y	
入力電柜	Vi	Vss-0.5	Vcc+0.5	V	
出力電腦	Vo	Vss-0.5	Vcc+0.5	V	
動作問個溫度	Top	0	70	٣	
保存温度	Tsrc	-50	. 125	Ť	
人力给了電流	Ttp	-20	+20	an A	

2. 推奨動作条件 (Vss=0V基準)

e; ti	#1 #1.	推 炎 統						
मां वि	紀号	数小	標準	最 大	単位			
电凝电压:	Voc	4.75	5.00	5.25	v			
動作周門温度	Top	0 .	2 5	70	r			
低レベル入力電圧 * 1	VIL		1-	0.8	·v			
高レベル入力電圧+1・	Vin	2.0			V			

注) キ1…クロック入力(øn)を除く。

3. 直流特性(推奨動作条件において)

- শ্	Ħ	紀 号	条 件	最小	標準	最大	単位
入力リーク電流	♦M, WR, RD, A0, A1 .	IL	Vin= 0 ~5V	-10		10	μA
スリーステート入力電流。(オフ状態)	D0~D7	ITSL	Via= 0 ~5V	-10		10	μA
制力Highレベル電圧	D0~D7	Von	Iон=80µА	2.4			V
出力Lowレベル電圧	D0~D7	Vol	Iot=1.6mA			0.4	v
ポカリーク電流 (オフ状態)	RQ	loL	V _{OH} = 0 ~5V	-10	_	10	μA
电路电流		Icc				25	mA.
ブルアップ抵抗	TEST, IC, CS	Reu		60	•	600	kΩ

4. DAC特性 (推奨動作条件において)

ग्(11	起步	* 11:	Цž	小	標	Ha	मिर	大	मार्
最大批力指標	MOR. MOL	Vout				AVo	∞ •0.08			v
分解能	MOR, MOL						9			BIT

i. クロック特性 (推奨動作条件において)

rii 11	親号	条件		抓住		
1 11 11 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1			赦 小	模作	最大	गराद
ゆい間波数	ÍNCLK	(対1)	7.7	8.0	8.3	MHz
φωデューティ H L	Duty H	(和1)	40	50	60	%
クロック入力低レベル電圧	VILC	(fX1)			0.8	v
クロック入力高レベル電圧	VIHC	(対1)	2.0			. v

ゆNデューティH=tHN:fMCLK×100 $\sharp t t d + r - r + L = t L + f + c L \times 100$

i. 端子容量(推奨動作条件において)

मं(11	紀号		斯位		
30 11		最 小	概 赛	载 大	मर्श्य
入力端子容景	Ci		5	8	рF
クロック入力端子容量	Cic		•	8	pF
推力编子容量	Co			10	pF
入出力端子容量。	Cio			12	рF

制定条件: ToP = 25℃ Vcc = 5.0V

入力電形: V_H = 2.4 V以1: V_L = 0.45 V以下

VHC = 3.0 V IL 1: Vn.c = 0.4 V IL F

入力信号周波数 1.0MHz

Vcc と測定場子以外は GND に接続

■端子機能説明

φΜ

マスタークロック人力です。

MOL · MOR

2チャンネルのアナログ出力です。 地圧出力されます。

D0~D7

8ピットの双方向データバスです。プロセッサとデータのやり取りをします。

CS - RD - WR - A1 - A0

D0~D7のデータバスのコントロールをします

CS	RD	WR	A1	A O	アドレス範囲	14 *
0	1	0	0	0	\$21~\$2C	タイマー等のレジスタ・アドレスを背を込みます。
U	•	U	_	Ů	\$30~\$B6	チャンネル1~3のレジスタ・アドレスを称き込みます。
0	1	0	0	,	\$21~\$2C	タイマー等のレジスタ・データを書き込みます。
U	•	Ů		•	\$30~\$B6	チャンネル1~3のレジスタ・データを背を込みます。
0	1	0	1	0	\$30~\$B6	チャンネル4~6のレジスタ・アドレスを背を込みます。
0	1	0	1	1	\$30~\$B6	チャンネル4~6のレジスタ・データを称き込みます。
0	0	1	0	0	\$XX	ステータスを読み出します。
0	0	1	0	. 1		
0	0	1	1	0	\$ XX	DO~D7は高インビーダンスになります。
0	0	1	1	1	444	ロリーロバははインモーテンスになります。
1	X	X	X	X		

<u>IRQ</u>

2つのタイマーから小される割り込み信号です。タイマーにフログラムされた時間が経過すると、低レベルになります。

ĪC

内部レジスタを初期化します。

TEST

本LSIをテストするための端子です。どこにも接続しないで下さい。

GND, AGND

グランド紹子です。

Vcc. AVcc

+5V電源端子です。

幾能説明

OPN2Cの制御は、すべてレジスタに書き込まれたデータをもとにしておこなわれます。したがってプロセッサの上事は、レジスタにデータを送る以外の発音制御から解放されます。

FM音源は、4つのSin液の組み合せ(変調)で1音を決めます。変調形式は、feedback FM・単純FMおよび多形Mのすべてが可能です。

OPN2Cの各ブロックは、次のような化剤をします。

*エンベロープジェネレータ (EG) : FM音楽のエンベロープおよび変割波の変割指数を決定します。

sフェイズジェネレータ (PC) :FM存職の各時間ステップでのSin波の位相を決めます。

オ ベ レ ー タ (OP) : EGからの振幅・PGからの位相をもとにしてE sin θの値を計算するプロ

ックです。

ィデジタルアナログコンパータ(DAC) : 9ビットデジタルデータをLR2チャンネルのアナログデータに変換しま

†.

・タ イ マ ー(TIMER):2種類のタイマーをもっています。

*Low Frequency Oscillator (LFO) : 低周波発展器の出力によりオペレータを変調し、音に周期的変化を与え

ます。

r FM方式

FM方式とはFrequency Modulation (間波教変制) を利用し、そこで発生するいろいろな高間波をコントロールして、発音を合成する方法です。

FMの基本式は、次式で炎わされます。

-(1)

ここで、Aは出力操幅、Iは変調指数、«κ・«m はそれぞれキャリアおよびモジュレータの角周波数です。 この式は、また次のようにも表現できます。

 $F = A(JO(1) \sin \omega ct + J1(1) | \sin(\omega c + \omega m)t - \sin(\omega c - \omega m)t|$

$$+J2(1) \sin(\omega c + 2\omega m)t - \sin(\omega c - 2\omega m)t$$

+------

ここで、Jn(I)はn次の第1種Bessel関数です。上式から、FM方式は、各種の倍音を含み、かつそれを制御できることがわかります。

OPN2Cでは、上記のFM変調の他に、(3)、(4)式で扱わされる乡爪FM変調およびfeedback FM変調の方式も用意されており、あらゆる音に対応できます。

$$F = A \sin \left(\omega_{ct} + I_1 \sin \left(\omega_{m1} t + I_2 \sin \omega_{m2} t \right) \right)$$
 (3)

$$\mathbf{F} = \mathbf{A}\sin\left(\omega\cot+\beta\mathbf{F}\right) \qquad \qquad -(4)$$

7. 交流特性 (推奨動作条件において)

Ŋį 11		記号	条件	最小	標準	最大	単位
アドレスセットアップ時間	A0, A1	TAS	([久2, 3)	10			nS
アドレスホールド時間	A0, A1	Тан	(t×2.3)	10			nS
チップセレクトライト幅	c s	Tcsw	(村2、3)	200			пS
ライトパルス幅	WR	Tww	(松2、3)	200			пS
ライトデータセットアップ時間	D0~D7	Twos	(村2、3)	100			nS
ライトデータホールド時間	D0~D7	Турн	(知2、3)	20			пS
チップセレクトリード幅	<u>cs</u>	TCSR	(ス2)	350			αS
リードパルス幅	RD	TRW	(F42)	350			пS
リードデータアクセス時間	D0~D7	TACC	(内2) CL=50pF		-	250	пS
リードデータホールド時間	D0~D7	TROH	(四2)	10			пS
ライト・リードウエイト時間	WR, RD	Twrw	(対5.6) -	750 °			nS
リード・ライトウエイト時間		Trww	·				
ライト後リードアクセス	CS, WR, RD	TAIW	([対5]	17			サイクル
禁止幅	A1, A0			•		٠.	
ライトウエイト幅	WR	Twww	(闰7) *1	17			
			* 2	83			#12n
			* 3	47			

注) *1:アドレス・ライトーデータ・ライト間

*2:データ・ライトーアドレス・ライト問およびデータ・ライトーデータ・ライト問 他し、データ・ライトされるレジスタ・アドレスは\$21~\$9Eの場合


*3:データ・ライトーアドレス・ライト問およびデータ・ライトーデータ・ライト問 们し、データ・ライトされるレジスタ・アドレスは\$A0~\$B6の場合

*リセット

- 項 !		記	条	14:	极小	資素	最大	単位
リセットパルス幅	ĪĊ	Ticw	(別4)		192			サイグル


イミング図


(タイミング図の設定はVH=2.0V, VL=0.8V を基準とする。)



(H:)

TCSW. Tww. Twos. TwoHlt. CS. WRの何れかがHIGHレベルになる時を 養剤とする。





(H;)

Taccは、CS、RDの何れかが遅くLOW レベルになる時を基準とする。


Tesr. Trw. Tronは、 CS, RDの何 れかがHIGHレベルになる時を基準とす

■レジスタマップ


	`								
ADDRESS				·				_	COMMENT
\$ 2 1 ———				7	Γest	. •			LSIO Test Data
\$ 2 2	/		/			L	F0		LFOO FREQ CONTROL
\$ 2 4				Tim	er – A				Timer-Aの上後8ピット
\$ 2 5	/	/	/	/	/		Timer-	A	Timer-Aの下位2ピット
\$ 2 6				Tim	er – B				Timer-Bのデータ ・
\$ 2 7	М	ode '	Re B	set A	B	nable A	Load B	A	TimerーA/BのControl 及び 3 CHのMode
\$ 2 8		SL	OT		/		CH		Key ON/OFF
\$ 2 A				DA	C Date	\neg	DAC Data		
\$ 2 B	SEL	/	/		/		//		DAC Select
\$ 2 C				T	est				LSIØTest Deta
\$30					1				Detune/Multiple
1 \$ 3 E	/		DT			MU	LTI		- (33, 37, 3Bのアドレスは無し)
\$40					1		_	\dashv	Total Level
1	/				TL				10tal Level (43, 47, 4Bのアドレスは無し)
\$4E			1				<u> </u>	-	
\$ 5 0 (K	S	/		AR				Key Scale/Attack Rate
\$ 5 E	L.,								(\$3, \$7, \$Bのアドレスは無し)
\$60	AM				DR				AMON/Decay Rate
\$ 6 É		•							(63, 67, 68のアドレスは無し)
\$70						S D			Sustain Rate
\$7E	_				S R				(73, 77, 7Bのアドレスは無し)
\$80								┤ ·	Sustain Level/Release Rate
1 \$ 8 E		S	L		1	RR			(83, 87, 8Bのアドレスは無し)
\$ 9 0								\dashv	SSC Town Power Control
(\$ 9 E	/	/	/	/	1	SSG	– E G		SSG-Type Envelop Control (93、97、9Bのアドレスは無し)
					1			-	
\$ A O \$ A 1	1			F-N	ium. 1			1	
\$ A 2		- 1						4	F-Number/BLOCK
\$ A 4 \$ A 5	/		В	LOC	K	F-	-Num. 2		
\$ A 6								_	
\$ A 8 •\$ A 9	,		3 C1		F-1	J., 1			
\$ A A		,	3 CI	1 *	F - L		3CH-3 Slot		
\$AC			2	СН	*	2	CH +		F-Number/BLOCK
\$AD \$AE	/	/		LOC					
\$ B 0									
\$B1 \$B2	/	/		FB		CONNECT			Self-Feedback/Connection
\$ B 4 \$ B 5	L	R	A M	s	/	1	PMS		LR/AMS/PMS
\$ B 6									

OPN2Cのレジスタは、レジスタマップで示されるように内部アドレスが与えられています。 各レジスタの内容は次のとおりです。

(1)	\$21. \$2C	テスト情報。常に"ひ"の状態にしておきます。
(2)	\$ 22	LFOのON/OFF制御とLFOの発振周波数を設定します。
(3)	\$ 24~ \$ 26	タイマーAとタイマーBのセットの時間を与えます。
(4) ·	\$ 27	タイマーA・Bの動作を制御します。加えて、FM育製第3チャンネルのモードを設定します。
(5)	\$ 2 A	DACに対し直接DATAを答き込みます。
(6)	\$ 2 B	チャンネル6のFM作を削力するか、\$ 2 Aに称かれたDATAを削力するかを選択します。
(7)	\$30~\$3E	DetuneとMultipleの制御です。作色を設定する時に使います。
(8)	\$40~\$4E	Total Levelを与えます。この情報は、被変調波の音紙・変調波の変調指数になります。
(9)	\$50~\$5E	Key-Scale は、存高情報に従ってA・D・S・Rの変化制合を制御します。 Attack Rateはアタック時のエンベローブの変化の割合を与えます。
(1 0	\$60~\$6E	Decay Rateはディケイ時のエンベローブの変化の割合です。及び振幅変割ON/OFF。
an	\$70~\$7E	Sustain Rateはサスティン時のエンベローブの変化の割合です。
02)	\$80~\$8E	Sustain Levelはディケイからサスティンに移行するレベルを与えます。 Release Rateはリリース時のエンベローブの変化割合です。
(13)	\$90~\$9E	ブリセットされたエンベローブを与えます。
00	\$ A0~ \$ A6	谷チャンネルのKey-Code (F-Number) を与えます。
09	\$A8~\$AE	特殊モードにした場合の3チャンネルのKey-Code (F-Number)です。
Œ	\$B0~\$B2	FM変制の変制形式(Connection) と feedback FMの変制版を与えます。 (Self-feedback)
(17)	\$B4~\$B6	LFOを振幅及び発振周波数にかける深度を数定および、L/R、ON/OFF。



レジスタアクセスタイミング




対5 ライトーリード・タイミング

(語) TAIWは、CS、WRのいずれかが遅くLOWレベル になる時、および、CS、RDのいずれかが遅く変化す る時を基準とする。


Twawは、CS、WRのいずれかが遅くHIGHレベルになる時、および、CS、RDのいずれかが早く変化する時を基準とする。

また、TAIW. TWRWは、AO, A1とは無関係である。



(注) TRWWは、CS、RDのいずれかが遅くHIGHレベル になる時、および、CS、WRのいずれかが早く変化す る時を基準とする。

また、Tawwは、AO, A1とは無関係である。




関7 ライトーライト・タイミング


(注) Twwwは、CS、WRのいずれかが遅くHIGHレベルになる時から、CS、WRのいずれかが遅く変化するる時を扱わす。

また、Twwwは、AO、A1とは無関係である。

推奨回路例



外形寸法図



本品の仕様につきましては改良の為、予告なく変更する場合があります。

