Registres

Nom	Numéro	Utilisation
\$zero	0	Constante 0
\$at	1	Réservé
\$v0	2	Résultat de fonction
\$v1	3	Résultat de fonction
\$a0	4	Paramètre 1
\$a1	5	Paramètre 2
\$a2	6	Paramètre 3
\$a3	7	Paramètre 4
\$t0	8	Temporaire
\$t1	9	Temporaire
\$t2	10	Temporaire
\$t3	11	Temporaire
\$t4	12	Temporaire
\$t5	13	Temporaire
\$t6	14	Temporaire
\$t7	15	Temporaire
\$s0	16	Temporaire (sauvé)
\$s1	17	Temporaire (sauvé)
\$s2	18	Temporaire (sauvé)
\$s3	19	Temporaire (sauvé)
\$s4	20	Temporaire (sauvé)
\$s5	21	Temporaire (sauvé)
\$s6	22	Temporaire (sauvé)
\$s7	23	Temporaire (sauvé)
\$t8	24	Temporaire
\$t9	25	Temporaire
\$k0	26	Réservé
\$k1	27	Réservé
\$gp	28	Pointeur global
\$sp	29	Pointeur de pile
\$fp/\$s8	30	Pointeur de cadre
\$ra	31	Adresse de retour

Branchements / Sauts

b étiq	Branchement inconditionnel
beq rs, imm/rt, étiq	Branch if EQual
beqz rs, étiq	Branch if EQual to Zero
bge rs, imm/rt, étiq	Branch if Greater or Equal
bgeu rs, imm/rt, étiq	Branch if Greater or Equal Unsigned
bgez rs, étiq	Branch if Greater or Equal to Zero
bgt rs, imm/rt, étiq	Branch if Greater Than
bgtu rs, imm/rt, étiq	Branch if Greater Than Unsigned
bgtz rs, étiq	Branch if Greater Than Zero
ble rs, imm/rt, étiq	Branch if Lower or Equal
bleu rs, imm/rt, étiq	Branch if Lower or Equal Unsigned
blez rs, étiq	Branch if Lower or Equal to Zero
blt rs, imm/rt, étiq	Branch if Lower Than
bltu rs, imm/rt, étiq	Branch if Lower Than Unsigned
bltz rs, étiq	Branch if Lower Than Zero
bne rs, imm/rt, étiq	Branch if Not Equal
bnez rs, étiq	Branch if Not Equal to Zero
j étig	Jump
jal étiq	Jump And Link
ir rs	Jump from Register
jalr rs	Jump And Link from Register

Stockage

sb rs, étiq/imm(rt)	MEM[étiq]:8 = rs / MEM[rt + imm]:8 = rs
sh rs, étiq/imm(rt)	$MEM[\acute{e}tiq]:16 = rs / MEM[rt + imm]:16 = rs$
sw rs, étiq/imm(rt)	$MEM[\acute{e}tiq]:32 = rs / MEM[rt + imm]:32 = rs$
move rd, rs	rd = rs

Chargement

la rd, étiq	rd = @étiq
lb rd, étiq/imm(rs)	rd = MEM[étiq]:8 / rd = MEM[rs + imm]:8
Ih rd, étiq/imm(rs)	rd = MEM[étiq]:16 / rd = MEM[rs + imm]:16
li rd, imm	rd = SignExt(imm)
lui rd, imm	rd = (imm << 16) & 0xffff0000
lw rd, étig/imm(rs)	rd = MEM[étiq]:32 / rd = MEM[rs + imm]:32

Directives d'assemblage

.ascii <i>chaîne</i>	Stocke chaîne en mémoire
.asciiz <i>chaîne</i>	Stocke <i>chaîne</i> suivie de '\0'
.byte <i>b1</i> ,, <i>bn</i>	Stocke <i>n</i> octets consécutivement
.data	Stockage dans le segment de données
.globl étiq	étiq est un symbole global
.half <i>h1</i> ,, <i>hn</i>	stocke n demi-mots (16 bits)
.space n	Réserve la place pour n octets
.text	Stockage dans le segment de code
.word w1,, wn	Stocke n mots (32 bits)

Arithmétique entière

	abs rd, rs	Valeur absolue (rd = rs)
	add rd, rs, imm/rt	Addition signée (rd = rs + [imm/rt])
	addu rd, rs, rt	Addition non signée (rd = rs + rt)
	div rd, rs, rt	Division signée (rd = rs / rt)
	divu rd, rs, rt	Division non signée (rd = rs /rt)
	mul rd, rs, rt	Multiplication (rd = rs * rt)
	mulo rd, rs, rt	Multiplication avec erreur sur
		dépassement (rd = rs * rt)
	mulou rd, rs, rt	Multiplication non signée avec
		erreur sur dépassement (rd = rs * rt)
	neg rd, rs	Négation (rd = -rs)
	rem rd, rs, rt	Reste de la division signée (rd = rs % rt)
	remu rd, rs, rt	Reste de la division non signée (rd = rs % rt)
	sub rd, rs, imm/rt	Soustraction signée (rd = rs - [imm/rt])
	subu rd, rs, rt	Soustraction non signée (rd = rs - rt)
ı		

Instructions logiques


i ra, rs, imm/rt	ET bit a bit (rd = rs & [imm/rt]
rd, rs	NON bit à bit (rd = ~rs)
d, rs, imm/rt	OU bit à bit (rd = rs & [imm/rt]
rd, rs, imm	Shift Left Logical (rd = rs << imm)
rd, rs, rt	Shift Left Logical Variable (rd = rs << rt)
rd, rs, imm	Shift Right Arithmetic (rd = rs >> imm)
v rd, rs, rt	Shift Right Arithmetic Variable (rd = rs >> rt)
rd, rs, imm	Shift Right Logical (rd = rs >> imm)
rd, rs, rt	Shift Right Logical Variable (rd = rs >> rt)
rd. rs. imm/rt	OU Exclusif (rd = rs ^ [imm/rt])

Pile d'appels ←\$fp Variables locales C adre de Registres pile à sauver (\$fp, \$ra, ...) courant Paramètre 5 Paramètres de la ←\$sp

Appels système

Service	Appel (\$v0)	Entrée	Sortie
print_int print_string read int	1 4 5	\$a0: entier à afficher \$a0: adresse chaîne	\$v0
read_string	8	\$a0: adresse de stockage \$a1: taille maximum	
malloc exit	9 10	\$a0: taille à allouer	
print_char read char	11 12	\$a0: caractère (octet faible)	\$v0
print_hex print_uint	34 36	\$0a: entier à afficher \$0a: entier à afficher	•
rand_seed random	40 41	\$a0: valeur de l'initialiseur \$a0: n'importe quel entier	\$a0
	print_int print_string read_int read_string malloc exit print_char read_char print_hex print_uint rand_seed	print_int 1 print_string 4 read_int 5 read_string 8 malloc 9 exit 10 print_char 11 read_char 12 print_hex 34 print_uint 36 rand_seed 40	print_int 1 \$a0: entier à afficher print_string 4 \$a0: adresse chaîne read_int 5 read_string 8 \$a0: adresse de stockage \$a1: taille maximum malloc 9 \$a0: taille à allouer exit 10 print_char 11 \$a0: caractère (octet faible) read_char 12 print_hex 34 \$0a: entier à afficher print_uint 36 \$0a: entier à afficher rand_seed 40 \$a0: valeur de l'initialiseur

Hello World!



2013 Frédéric Goualard, Université de Nantes

Attribution Non-Commercial Share Alike
mulaite ne présente qu'une vue partielle des possibilités
activations de la processeur MIPS let qu'implémenté
munication de la processeur MIPS let qu'implémenté