

**ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA CƠ KHÍ**



Môn học

**TRANG BỊ ĐIỆN
ĐIỆN TỬ TRONG MÁY CÔNG NGHIỆP**

ĐỀ TÀI:

**THIẾT KẾ MẠCH ĐÈN GIAO THÔNG BẰNG
CÁC IC LOGIC**

GV Hướng dẫn:	Dương Văn Tú
Sinh viên thực hiện:	Trần Minh Đức
MSSV:	2310804

TP. Hồ Chí Minh, 12/2025

LỜI CẢM ƠN

Kính gửi: Thầy Dương Văn Tú

Em xin bày tỏ lòng biết ơn sâu sắc đến Ban Giám hiệu trường Đại học Bách Khoa, Khoa Kỹ thuật Cơ khí và đặc biệt là giảng viên Dương Văn Tú đã tận tình giảng dạy và trang bị những kiến thức quý báu về Trang bị Điện - Điện tử trong Máy công nghiệp, tạo điều kiện thuận lợi để em hoàn thành bài tập lớn này.

Em cũng xin cảm ơn các bạn sinh viên đã hỗ trợ và chia sẻ kinh nghiệm trong quá trình tìm hiểu và chế tạo hệ thống.

TP.HCM, tháng 12 năm 2025

Sinh viên thực hiện

Trần Minh Đức

Mục lục

LỜI CẢM ƠN	i
1 Tổng Quan Về Dự Án và Yêu Cầu Kỹ Thuật	1
1.1 Đặt Vấn Đề và Mục Tiêu Kỹ Thuật	1
1.2 Kiến Trúc Hệ Thống và Pha Tín Hiệu	1
1.2.1 Cấu Hình Giao Thông	2
2 Cơ Sở Lý Thuyết và Nguyên Lý Hoạt Động	3
2.1 Tổng Quan Về Các Họ Logic (Logic Families)	3
2.2 Phân Tích Mạch Tạo Xung (IC NE555)	3
2.2.1 Cấu Trúc Nội Tại	3
2.2.2 Nguyên Lý Hoạt Động Chế Độ Astable	4
2.2.3 Chu Kỳ và Chu Kỳ Tải (Duty Cycle)	4
2.3 IC Đếm Ngược Đồng Bộ BCD (74HC192)	4
2.3.1 Bảng Chân Lý Hoạt Động (Function Table)	4
2.3.2 Cơ Chế Mượn (Borrow Logic)	4
2.4 Logic Giải Mã và Hiển Thị (74HC4511)	5
2.4.1 Chức Năng Chốt (Latch)	5
2.4.2 Các Chân Điều Khiển Phụ Trợ	5
2.5 Máy Trạng Thái Hữu Hạn (Finite State Machine)	5
2.5.1 IC 74HC74 (D-Flip Flop)	5
2.6 Lý Thuyết Khuếch Đại Dòng (BJT Driver)	5
2.6.1 Điều Kiện Bảo Hòa	6
3 Thiết Kế Mạch và Lắp Đặt PCB	7
3.1 Thiết Kế Khối Tạo Xung Clock và Bộ Đếm Ngược	7
3.1.1 Tính Toán và Thiết Kế IC 555	7
3.1.2 Logic Nạp Giá Trị và Kích Hoạt Load	8
3.2 Khối Driver và Bố Trí Mạch In (PCB Layout)	8
3.2.1 Mạch Điều Khiển Dòng LED Tín Hiệu	8
3.2.2 Phân Tích Sai Số và Bố Trí Mạch In	9
3.3 Kết Quả Thiết Kế Mạch In và Mô Phỏng	9
3.3.1 Bố Trí Mạch In 2D (PCB Layout)	9
3.3.2 Mô Phỏng 3D Trực Quan (3D Visualization)	10
3.3.3 Thông Số Kỹ Thuật Của Bo Mạch	11

4	Kết Luận và Hướng Phát Triển	12
4.1	Kết Luận và Đánh Giá Thành Tựu	12
4.1.1	Thành Tựu Kỹ Thuật Chính	12
4.1.2	Hạn Chế Cần Khắc Phục	12
4.2	Đề Xuất Hướng Phát Triển Tăng Tính Học Thuật	12
4.2.1	Cải Thiện Độ Ổn Định Tần Số	12
4.2.2	Mở Rộng Tính Năng	12
	TÀI LIỆU THAM KHẢO	13

Danh sách hình vẽ

1.1	Sơ đồ khối hệ thống	1
3.1	Sơ đồ mạch tạo xung đồng hồ 1 Hz sử dụng IC NE555.	7
3.2	Sơ đồ nguyên lý mạch Logic chuyển đổi dữ liệu Preset (18 hoặc 3).	8
3.3	Sơ đồ mạch Transistor NPN (BC547) dùng để khuếch đại dòng điều khiển LED tín hiệu.	9
3.4	Bản vẽ bố trí mạch in 2D với lớp phủ đồng chống nhiễu.	10
3.5	Mô hình 3D của mạch điều khiển đèn giao thông hoàn thiện.	11

Chương 1

Tổng Quan Về Dự Án và Yêu Cầu Kỹ Thuật

1.1 Đặt Vấn Đề và Mục Tiêu Kỹ Thuật


Thiết kế mạch điều khiển giao thông là một ứng dụng cơ điện tử (Mechatronics) cốt lõi. Dự án này đặt ra thách thức thiết kế một bộ điều khiển thời gian dài, chính xác và không đối xứng (**18s Xanh, 3s Vàng**) mà **chỉ sử dụng các IC Logic rời rạc**, loại trừ hoàn toàn việc sử dụng MCU.

Yêu Cầu Cốt Lõi của Hệ Thống

- Cơ chế Đếm Ngược BCD:** Sử dụng IC **74HC192** để đếm ngược từ giá trị được nạp trước (**18** hoặc **3**) về **0**.
- Hiển thị Số Đếm:** Tích hợp **4** màn hình LED 7 đoạn (**4x 74HC4511**) để hiển thị thời gian đếm ngược.
- Điều Khiển Driver Công Suất:** Mạch logic phải điều khiển an toàn **6** đèn LED tín hiệu (**3** cho mỗi hướng) thông qua Transistor Driver.

1.2 Kiến Trúc Hệ Thống và Pha Tín Hiệu

Hệ thống điều khiển được thiết kế theo kiến trúc đồng bộ, hoạt động dựa trên xung nhịp **1 Hz**.



Hình 1.1: Sơ đồ khối hệ thống

1.2.1 Cấu Hình Giao Thông

Mạch được thiết kế để điều khiển 6 đèn tín hiệu (Đỏ, Vàng, Xanh cho 2 hướng A và B).

Bảng 1.1: Chu Kỳ Hoạt Động (42 giây)

TT	Time (s)	Đường A	Đường B	Lệnh
S_1 (Xanh A)	18	Xanh	Đỏ	$\overline{BO} = 0$ kích hoạt S_2
S_2 (Vàng A)	3	Vàng	Đỏ	$\overline{BO} = 0$ kích hoạt S_3
S_3 (Xanh B)	18	Đỏ	Xanh	$\overline{BO} = 0$ kích hoạt S_4
S_4 (Vàng B)	3	Đỏ	Vàng	$\overline{BO} = 0$ kích hoạt S_1 (Chu kỳ mới)

Bảng 1.1: Phân tích chu kỳ hoạt động và tín hiệu chuyển trạng thái.

Chương 2

Cơ Sở Lý Thuyết và Nguyên Lý Hoạt Động

Chương này trình bày nền tảng lý thuyết về mạch số, phân tích chi tiết cấu trúc, nguyên lý hoạt động và các đặc tính kỹ thuật của các linh kiện bán dẫn và IC logic được sử dụng trong đồ án.

2.1 Tổng Quan Về Các Họ Logic (Logic Families)

Hệ thống được thiết kế dựa trên họ logic ****CMOS (Complementary Metal-Oxide-Semiconductor)****, cụ thể là dòng ****74HC**** (High-speed CMOS).

- **Dải điện áp hoạt động:** $2V$ đến $6V$, tối ưu ở mức $5V$ tiêu chuẩn.
- **Mức Logic:**
 - Mức cao (V_{IH}): $> 3.5V$ (tại $V_{CC} = 5V$).
 - Mức thấp (V_{IL}): $< 1.5V$.
- **Ưu điểm:** Tiêu thụ điện năng thấp, trở kháng đầu vào cao và khả năng chống nhiễu tốt hơn so với dòng TTL truyền thống (74LS).

2.2 Phân Tích Mạch Tạo Xung (IC NE555)

IC **NE555** là bộ định thời gian chính xác, được cấu hình trong dự án này ở chế độ ****Astable Multivibrator**** (Dao động đa hài không bền) để tạo ra xung vuông liên tục.

2.2.1 Cấu Trúc Nội Tại

IC 555 bao gồm hai bộ so sánh điện áp (Comparators), một Flip-Flop RS, một tầng khuếch đại đầu ra và một transistor xả điện. Điện áp tham chiếu nội bộ được thiết lập bởi chuỗi chia áp 3 điện trở $5k\Omega$.

2.2.2 Nguyên Lý Hoạt Động Chế Độ Astable

Tụ điện C nạp điện thông qua $R_A + R_B$ và xả điện thông qua R_B .

- **Pha Nạp (T_{HIGH}):** Đầu ra ở mức CAO. Tụ nạp từ $1/3V_{CC}$ lên $2/3V_{CC}$.

$$T_{HIGH} = \ln(2) \cdot (R_A + R_B) \cdot C \approx 0.693 \cdot (R_A + R_B) \cdot C$$

- **Pha Xả (T_{LOW}):** Đầu ra ở mức THẤP. Tụ xả từ $2/3V_{CC}$ xuống $1/3V_{CC}$ qua chân Discharge (Pin 7).

$$T_{LOW} = \ln(2) \cdot R_B \cdot C \approx 0.693 \cdot R_B \cdot C$$

2.2.3 Chu Kỳ và Chu Kỳ Tải (Duty Cycle)

Tổng chu kỳ xung nhịp T :

$$T = T_{HIGH} + T_{LOW} = 0.693 \cdot (R_A + 2R_B) \cdot C$$

Chu kỳ tải (D) xác định tỷ lệ thời gian mức cao:

$$D = \frac{T_{HIGH}}{T} = \frac{R_A + R_B}{R_A + 2R_B}$$

Với thiết kế $R_A = R_B = 10k\Omega$, ta có $D = 66.6\%$, đảm bảo xung kích hoạt đủ rộng cho các IC đếm.

2.3 IC Đếm Ngược Đồng Bộ BCD (74HC192)

IC **74HC192** là trái tim của khối đếm, là bộ đếm BCD 4-bit đồng bộ có khả năng đếm lên/xuống (Up/Down) và nạp dữ liệu song song (Preset).

2.3.1 Bảng Chân Lý Hoạt Động (Function Table)

Các chế độ hoạt động của 74HC192 được điều khiển bởi các chân Logic như sau:

$\overline{MR}$	$\overline{PL}$	CPU	CPD	Chế Độ Hoạt Động
H	X	X	X	Reset (Asynchronous): $Q_n = 0$
L	L	X	X	Parallel Load: $Q_n = D_n$ (Nạp dữ liệu)
L	H	$\uparrow$	H	Count Up: Đếm lên (+1)
L	H	H	$\uparrow$	Count Down: Đếm xuống (-1)

Bảng 2.1: Bảng chức năng của IC 74HC192.

2.3.2 Cơ Chế Mượn (Borrow Logic)

Trong chế độ đếm ngược, khi bộ đếm chuyển từ trạng thái **0** (0000) về **9** (1001), chân $\overline{BO}$ (Borrow Output) sẽ tạo ra một xung mức thấp.

- Xung này được sử dụng để làm tín hiệu Clock cho tầng đếm tiếp theo (Cascading).
- Trong dự án này, $\overline{BO}$ còn đóng vai trò tín hiệu ngắt (Interrupt) để báo hiệu kết thúc pha thời gian.

2.4 Logic Giải Mã và Hiển Thị (74HC4511)

IC **74HC4511** là bộ giải mã BCD sang LED 7 đoạn (BCD to 7-Segment Latch/Decoder/Driver) dành cho LED Cathode chung.

2.4.1 Chức Năng Chốt (Latch)

IC này tích hợp một bộ chốt 4-bit.

- Khi chân $\overline{LE}$ (Latch Enable) ở mức THẤP, dữ liệu BCD đi qua bộ giải mã trong suốt (Transparent mode).
- Khi $\overline{LE}$ ở mức CAO, dữ liệu hiển thị được giữ nguyên (Latched), bất chấp sự thay đổi ở đầu vào. Tính năng này giúp hiển thị ổn định, tránh hiện tượng nhấp nháy.

2.4.2 Các Chân Điều Khiển Phụ Trợ

- $\overline{LT}$ (Lamp Test): Khi kéo xuống Low, tất cả các đoạn LED đều sáng (dùng để kiểm tra hư hỏng LED).
- $\overline{BI}$ (Blanking Input): Khi kéo xuống Low, tắt toàn bộ màn hình (dùng để tiết kiệm điện hoặc điều biến độ sáng PWM).

2.5 Máy Trạng Thái Hữu Hạn (Finite State Machine)

Hệ thống điều khiển đèn giao thông thực chất là một Máy Trạng Thái Hữu Hạn (FSM) kiểu Moore, được hiện thực hóa bằng phần cứng.

2.5.1 IC 74HC74 (D-Flip Flop)

IC **74HC74** chứa 2 bộ D-Flip Flop kích cạnh lên. Trong dự án, nó được cấu hình thành bộ đếm vòng (Ring Counter) hoặc thanh ghi dịch (Shift Register) để lưu trữ trạng thái hiện tại của hệ thống.

- **State 1** ($Q_A = 1, Q_B = 0$): Pha Xanh A / Đỏ B.
- **State 2** ($Q_A = 1, Q_B = 1$): Pha Vàng A / Đỏ B.
- **State 3** ($Q_A = 0, Q_B = 1$): Pha Đỏ A / Xanh B.
- **State 4** ($Q_A = 0, Q_B = 0$): Pha Đỏ A / Vàng B.

Việc chuyển đổi trạng thái (State Transition) xảy ra khi có sườn lên của xung Clock từ tín hiệu $\overline{BO}$.

2.6 Lý Thuyết Khuếch Đại Dòng (BJT Driver)

Do dòng điện ngõ ra tối đa (I_{OH}/I_{OL}) của các IC logic họ 74HC chỉ khoảng $20mA$, không đủ để lái trực tiếp các cụm LED công suất hoặc nhiều LED song song. Transistor Bipolar (BJT) **BC547** được sử dụng ở chế độ bão hòa (Saturation) như một khóa chuyển mạch.

2.6.1 Điều Kiện Bảo Hòa

Để Transistor dẫn hoàn toàn ($V_{CE} \approx 0.2V$):

$$I_B > \frac{I_C}{\beta}$$

Trong đó:

- I_C : Dòng tải của LED (khoảng $20mA - 40mA$).
- β (h_{FE}): Hệ số khuếch đại dòng (khoảng 100-300 đối với BC547).

Điện trở cực bazơ (R_B) được tính toán:

$$R_B = \frac{V_{OH_Logic} - V_{BE}}{I_B}$$

Với $V_{OH} \approx 5V$ và $V_{BE} \approx 0.7V$, chọn $R_B = 1k\Omega$ đảm bảo Transistor luôn hoạt động trong vùng bão hòa sâu, cung cấp dòng điện ổn định cho LED.

Chương 3


Thiết Kế Mạch và Lắp Đặt PCB

Mục này trình bày chi tiết các tính toán, logic đấu dây và bố trí mạch in để hiện thực hóa kiến trúc Đếm Ngược đã đề xuất.

3.1 Thiết Kế Khối Tạo Xung Clock và Bộ Đếm Ngược

3.1.1 Tính Toán và Thiết Kế IC 555

IC NE555 được thiết kế với $R_A = 10\text{ k}\Omega$, $R_B = 10\text{ k}\Omega$ và $C = 47\text{ }\mu\text{F}$. Đầu ra (Pin 3) được nối tới chân $\overline{CD}$ (Count Down) của 74HC192 Tầng Đơn vị.



Hình 3.1: Sơ đồ mạch tạo xung đồng hồ 1 Hz sử dụng IC NE555.


3.1.2 Logic Nạp Giá Trị và Kích Hoạt Load

Logic này sử dụng các cổng logic (AND/OR) để chuyển đổi các chân Data Input (A, B, C, D) giữa mã BCD của **18** và **3**, dựa trên trạng thái S_n từ 74HC74.

Bảng 3.1: Phân tích Dữ liệu Preset (BCD)

Giá trị	Mã BCD (8-bit)	Data Chục ($D_3D_2D_1D_0$)	Data Đơn vị ($D_3D_2D_1D_0$)
18	0001 1000	GND, GND, GND, VCC	VCC, GND, GND, GND
3	0000 0011	GND, GND, GND, GND	GND, GND, VCC, VCC

Bảng 3.1: Các giá trị Preset (ABCD inputs) cần nạp vào 74HC192.




Hình 3.2: Sơ đồ nguyên lý mạch Logic chuyển đổi dữ liệu Preset (18 hoặc 3).

3.2 Khối Driver và Bố Trí Mạch In (PCB Layout)

3.2.1 Mạch Điều Khiển Dòng LED Tín Hiệu

Sử dụng **6 Transistor NPN (BC547)** để điều khiển **6** đèn LED tín hiệu. Mỗi Transistor hoạt động như một công tắc điện tử điều khiển một đèn LED.



Hình 3.3: Sơ đồ mạch Transistor NPN (BC547) dùng để khuếch đại dòng điều khiển LED tín hiệu.

3.2.2 Phân Tích Sai Số và Bố Trí Mạch In

- **Phân Tích Sai Số:** Do sai số tích lũy của tụ hóa ($\pm 10\%$) và các điện trở, sai số toàn mạch có thể lên tới ± 2.1 giây trên tổng chu kỳ 42 giây.
- **Nguyên Tắc Bố trí:** Khu vực Logic (74HCxx, 74HC4511) phải được cách ly khỏi Khu vực Công suất (Transistor) để tránh nhiễu EMI.


3.3 Kết Quả Thiết Kế Mạch In và Mô Phỏng

Sau khi hoàn tất sơ đồ nguyên lý và thiết lập luật đi dây (Design Rules), quá trình bố trí mạch in (PCB Layout) đã được thực hiện trên phần mềm Proteus 8.0.

3.3.1 Bố Trí Mạch In 2D (PCB Layout)

Hình 3.4 thể hiện bản vẽ đường mạch lớp dưới (Bottom Copper) dùng cho phương pháp ủ thủ công.


- **Kích thước đường mạch:** Sử dụng độ rộng **T30 (30th)** cho dây tín hiệu và **T50 (50th)** cho dây nguồn để đảm bảo độ bền khi ăn mòn.
- **Phủ Đồng (Ground Plane):** Toàn bộ phần trống được phủ đồng nối Đất (GND) để chống nhiễu và tiết kiệm dung dịch rửa mạch.



Hình 3.4: Bản vẽ bố trí mạch in 2D với lớp phủ đồng chống nhiễu.

3.3.2 Mô Phỏng 3D Trực Quan (3D Visualization)

Hình 3.5 là hình ảnh mô phỏng 3D của bo mạch sau khi hoàn thiện lắp ráp linh kiện. Hình ảnh giúp kiểm tra va chạm vật lý giữa các linh kiện lớn như Tụ hóa và Đế IC.



Hình 3.5: Mô hình 3D của mạch điều khiển đèn giao thông hoàn thiện.

3.3.3 Thông Số Kỹ Thuật Của Bo Mạch

Thông số	Giá trị
Kích thước bo mạch	127.5mm × 9.5mm
Số lớp (Layers)	1 Lớp (Bottom Copper)
Chất liệu	Phíp đồng thủy tinh FR-4 hoặc Phíp sừng
Số lượng linh kiện	9 IC, 6 Transistor, 36 Trở, 4 Tụ, 1 Domino, 1 Diode
Nguồn cấp	5V DC (Jack DC 5.5mm)

Bảng 3.2: Tổng hợp thông số kỹ thuật của mạch in.

Chương 4

Kết Luận và Hướng Phát Triển

4.1 Kết Luận và Đánh Giá Thành Tựu

Dự án đã thành công trong việc hiện thực hóa một bộ điều khiển đèn giao thông theo kiến trúc Đếm Ngược sử dụng hoàn toàn IC Logic, đáp ứng các yêu cầu về thời gian không đối xứng và hiển thị số đếm.

4.1.1 Thành Tựu Kỹ Thuật Chính

1. **Kiến Trúc Đếm Ngược:** Thiết kế sử dụng **74HC192** và cơ chế $\overline{BO}$ đã chứng minh tính khả thi của việc sử dụng IC rời rạc để quản lý chu kỳ thời gian phức tạp thông qua lệnh Nạp Giá Trị (Preset Load).
2. **Khả năng Hiển thị:** Thành công tích hợp 4 màn hình LED 7 đoạn với 4 IC 74HC4511 để trực quan hóa quá trình đếm ngược.

4.1.2 Hạn Chế Cần Khắc Phục

Hạn chế lớn nhất là sự **mất ổn định của tần số Clock**. Độ chính xác của thời gian phụ thuộc vào hằng số thời gian RC của IC 555, dẫn đến độ trôi thời gian có thể lên tới ± 2.1 giây trên tổng chu kỳ 42 giây.

4.2 Đề Xuất Hướng Phát Triển Tăng Tính Học Thuật

4.2.1 Cải Thiện Độ Ổn Định Tần Số

- **Thay thế Nguồn Clock:** Chuyển sang sử dụng bộ tạo dao động dựa trên **Thạch Anh** (ví dụ: IC 74HC4060) để tạo ra xung nhịp 1 Hz với độ chính xác **ppm** (phần triệu).

4.2.2 Mở Rộng Tính Năng

- **Logic Thời gian:** Thực hiện bổ sung logic để đèn đỏ đếm từ 21-0 thay vì 18-0, 3-0.
- **Logic Khẩn Cấp:** Bổ sung logic để chuyển mạch sang chế độ đèn vàng nhấp nháy khẩn cấp thông qua một công tắc.

Tài liệu tham khảo

- [1] William Kleitz. *Digital Electronics: A Practical Approach with VHDL*, 9th Edition. Pearson Education, 2013. (Chapter 10: Counter Circuits và Chapter 13: Multivibrators and the 555 Timer).
- [2] Thomas L. Floyd. *Digital Fundamentals*, 11th Edition. Pearson, 2015.
- [3] Nguyễn Hữu Phương. *Mạch Số*. Nhà xuất bản Thống kê, 2004.
- [4] Texas Instruments. *CD74HC192 High Speed CMOS Logic Presettable Synchronous 4-Bit Up/Down Counters Datasheet*. Truy cập từ <https://www.ti.com/product/CD74HC192>.
- [5] Nexperia. *74HC4511 BCD to 7-segment latch/decoder/driver Datasheet*. Rev. 3, 2016. Truy cập từ https://assets.nexperia.com/documents/data-sheet/74HC_HCT4511.pdf.
- [6] Texas Instruments. *LM555 Timer - Single Precision Timer Datasheet*. Truy cập từ <https://www.ti.com/lit/ds/symlink/lm555.pdf>.
- [7] Toshiba. *TC74HC74AP/AF Dual D-Type Flip-Flop with Preset and Clear Datasheet*.
- [8] Philips Semiconductors. *AN170: NE555 and NE556 applications*. 1988.