

Universidad de Guadalajara
Centro Universitario de Ciencias Exactas e
Ingenierías
Arquitectura de computadoras Sección: D03
“Actividad - Arquitectura de computadoras
ISA y Endianness”
Casillas López Derek Gabriel
Código: 221930709
Fecha de entrega 15/Febrero/2026



UNIVERSIDAD DE
GUADALAJARA
Red Universitaria de Jalisco

CUCEI

¿Qué es una ISA?

La ISA (Instruction Set Architecture), o Arquitectura del Conjunto de Instrucciones, es la especificación que define cómo se comunica el software con el procesador. Se puede entender como un “contrato” entre el hardware (CPU) y el software (programas, sistema operativo y compiladores): le dice al software qué instrucciones existen y cómo deben comportarse cuando se ejecutan.

En una ISA se describen elementos como:

- El conjunto de instrucciones (por ejemplo, operaciones aritméticas, saltos, comparaciones, carga/almacenamiento en memoria).
- Los registros disponibles (lugares internos del CPU donde se guardan datos temporalmente).
- Los modos de direccionamiento (formas en que una instrucción calcula o usa direcciones de memoria).
- Los tipos de datos que maneja (enteros, punto flotante, extensiones vectoriales, etc.).
- El comportamiento de interrupciones, excepciones y niveles de privilegio (usuario/sistema), según la plataforma.

Un punto clave es que ISA no es lo mismo que microarquitectura:

- La ISA dice qué entiende y ejecuta el procesador (la “interfaz” visible para el software).

- La microarquitectura dice *cómo* lo implementa físicamente (pipeline, cachés, unidades internas, etc.).

Por eso pueden existir procesadores distintos por dentro que ejecutan los mismos programas si comparten la misma ISA.

Ejemplos de ISA

Dos ejemplos muy comunes y actuales son:

- **x86 / x86-64 (Intel 64 / AMD64)**: es la ISA típica en muchas computadoras personales y una gran parte de los servidores.
- **ARM (AArch32 / AArch64)**: muy usada en celulares, tabletas, sistemas embebidos y cada vez más en laptops/servidores por su eficiencia energética.

(De manera complementaria, en cursos de arquitectura también se mencionan **RISC-V** y **MIPS** como ISAs relevantes en educación e industria.)

Diferencia entre arquitectura RISC y CISC

La diferencia entre RISC y CISC se entiende mejor como dos filosofías de diseño del conjunto de instrucciones.

CISC (Complex Instruction Set Computer) se asocia históricamente con:

- Instrucciones más “ricas” o complejas.
- Gran variedad de modos de direccionamiento.
- La idea tradicional de “hacer más trabajo por instrucción”.

El ejemplo clásico es x86 (y su versión moderna x86-64). Aunque en la actualidad muchos procesadores CISC internamente convierten instrucciones complejas en operaciones más simples (micro-operaciones), se sigue clasificando como CISC por su estilo de ISA y compatibilidad histórica.

RISC (Reduced Instruction Set Computer) suele caracterizarse por:

- Instrucciones más uniformes y regulares.
- Diseños que facilitan ejecución eficiente (pipelines más sencillos de optimizar).
- En muchos casos, un enfoque tipo load/store: las operaciones aritméticas trabajan en registros, y el acceso a memoria se concentra en instrucciones específicas de carga/almacenamiento.

Ejemplos típicos: ARM, RISC-V y MIPS.

Endianness: qué es y por qué importa

El endianness es el orden de los bytes en memoria cuando se almacena un valor que ocupa varios bytes (por ejemplo, 16, 32 o 64 bits). Como la memoria se direcciona por bytes, un entero de 32 bits se guarda como 4 bytes en direcciones consecutivas, y el endianness define qué byte va primero.

- **Big Endian:** el byte más significativo (MSB) se guarda en la dirección más baja.
- **Little Endian:** el byte menos significativo (LSB) se guarda en la dirección más baja.

Esto importa porque afecta:

- Cómo se interpretan datos al leer memoria “byte por byte”.
- Compatibilidad entre sistemas (por ejemplo, al intercambiar datos entre arquitecturas o redes).
- Depuración, ingeniería inversa, formatos binarios y programación a bajo nivel.

Endianness utilizado por mi computadora

Para esta actividad utilicé una Acer Aspire Lite 14 con procesador 12th Gen Intel Core i3-1215U, identificado en el Administrador de tareas de Windows. El sistema reporta 6 núcleos y 8 procesadores lógicos. Al ser un procesador Intel para PC, su ISA corresponde a x86-64 (Intel 64/AMD64), la cual trabaja de forma nativa en Little Endian, es decir, al guardar un dato de varios bytes en memoria se coloca primero el byte menos significativo en la dirección más baja.

Big Endian y Little Endian

Representar en memoria el valor hexadecimal

0x12345678 que comienza en la dirección 1000

Tamaño de valor: 32 bits

$32 \text{ bits} \div 8 = 4 \text{ bytes}$ → Se usaran las direcciones 1000, 1001, 1002, 1003

Byte #1 = 0x12 (Most significant Bit/Byte)

Byte #2 = 0x34

Byte #3 = 0x56

Byte #4 = 0x78 (Least significant Bit/Byte)

0x12345678 = 0x12 0x34 0x56 0x78

Big Endian

Byte más significativo se guarda en la dirección más baja

Dirección	Dato
1000	0x12
1001	0x34
1002	0x56
1003	0x78

1000 → 12

1001 → 34

1002 → 56

1003 → 78

Little Endian

Byte menos significativo se guarda en la dirección más baja

Dirección	Dato
1000	0x78
1001	0x56
1002	0x34
1003	0x12

1000 → 78

1001 → 56

1002 → 34

1003 → 12

Bibliografía

Arm. (s. f.). *Instruction set architecture (ISA)*. Arm Glossary. Recuperado el 26 de febrero de 2026, de <https://www.arm.com/glossary/isa>

Carlos QL. (s. f.). *ISA (Instruction Set Architecture) CPU* [Video]. YouTube. Recuperado el 26 de febrero de 2026, de <https://www.youtube.com/watch?v=ECPsWU0SmBc>

Intel. (s. f.). *Procesador Intel® Core™ i3-1215U (caché de 10 MB, hasta 4,40 GHz): Especificaciones*. Intel Product Specifications. Recuperado el 26 de febrero de 2026, de <https://www.intel.la/content/www/xl/es/products/sku/226263/intel-core-i31215u-processor-10m-cache-up-to-4-40-ghz/specifications.html>

Intel. (2013). *Understanding big endian and little endian modes* (Application note). Recuperado el 26 de febrero de 2026, de <https://www.intel.com/content/dam/www/public/us/en/documents/application-notes/ixp4xx-ixc1100-big-endian-little-endian-modes-note.pdf>