Digital Logic Design

數位邏輯設計會

第7章正反器

- 7-1 RS 閂鎖器及防彈跳電路
- 7-2 RS 正反器
- 7-3 JK 正反器
- 7-4 D型與T型正反器
- 7-5 激勵表及正反器之互換

第7章正反器

循序邏輯(sequential logic)電路是由組合邏輯電路與記憶元件所組成,所以循序邏輯的輸出狀態是由前一個輸出狀態與目前的輸入狀態來決定,以達到循序的功能,例如計數器、移位暫存器等。

循序邏輯電路中最基本的記憶元件就是正反器(flip-flop;簡稱 FF),因為正反器有兩個互補的輸出端,其輸出的狀態互為反相(Q與 \overline{O}),所以稱為正反器。正反器是一種雙穩態多諧振盪電路, 由於正反器的輸出端有兩種穩定狀態,假設目前輸出端Q=0、 $\overline{Q}=0$ 1,只要輸入信號不變,則正反器的下一個輸出狀態穩定在Q=0、 Q_{-} =1;直到輸入信號改變,讓正反器的下一個輸出狀態轉態成 $Q=1 \cdot Q$ =0,並且持續穩定下去,所以正反器具有「記憶或儲存」資料的功 能,而單一個正反器可以儲存一個位元(bit)的資料,因此正反器 可應用於記憶體中。

第7章正反器

一般來說,正反器可以區分為RS 正反器、JK 正反器、D 型正反器與T型正反器等類型,而所有的正反器皆由RS 閂鎖器(RS latch)所組成,所以必須先介紹RS 閂鎖器。本章將針對各種正反器做詳細的說明,並介紹不同正反器之間互換的方法。

RS 門鎖器 (RS latch) 又稱為RS 電門電路, RS 門鎖器除了可組成各種正反器之外,亦可應用在開關防彈跳電路中。

一 RS 閂鎖器

RS 閂鎖器可由反或閘(NOR gate)或反及閘(NAND gate)組成,以下將分別說明這兩種RS 閂鎖器。

(一) NOR 閘組成的RS 閂鎖器


由NOR 閘組成的RS 門鎖器之符號、內部電路、電路原理與真值表說明如下:


1. 符號

圖 7-1 是一個由NOR 閘組成的RS 閂鎖器之符號,它有兩個輸入端,其中一個輸入端為重置(reset;簡稱R),相當於清除(clear)功能,另一個輸入端為設定(set;簡稱S),而輸出端 Q 與 Q 互為反相。

2. 內部電路

由 NOR 閘組成的RS 閂鎖器之內部電路,如圖7-2 所示。





3. 電路原理

如圖7-2 所示,輸出端Q 目前的狀態(即現態),以 Q_n 表示,輸出端Q 下一個狀態(即次態),以 Q_{n+1} 表示。對反或閘而言,只要有一個輸入為1,其輸出即為0,所以NOR 閘組成的RS 門鎖器,其電路原理說明如下:

- (1) 當 $R = 0 \cdot \underline{S} = 1$ 時:不論輸出Q與Q 原來的狀態為何,因為S = 1 使輸出 \overline{Q} 的下一個狀態 \overline{Q}_{n+1} 為0,由於 $\overline{Q}_{n+1} = 0 \cdot R = 0$,所以輸出Q的下一個狀態 Q_{n+1} 設定為1。
- (2) 當R=1、S=0 時:不論輸出Q與Q 原來的狀態為何,因為R=1使輸出Q的下一個狀態 Q_{n+1} 清除為0,由於 $Q_{n+1}=0$ 、S=0,所以輸出Q的下一個狀態 Q_{n+1} 為1。

- (3) 當R=0、S=0 時:不論輸出Q與Q 原來的狀態為何,輸出Q 與Q的下一個狀態 Q_{n+1} 都維持不變_, 以 Q_n 表示。若輸出原來的狀態Q=0、Q=1,由於原來的 Q=1、R=0,使輸出Q的下一個狀態 Q_{n+1} 維持0,由於 $Q_{n+1}=0$ 、S=0,使Q的下一個狀態 Q_{n+1} 維持1;同理可證,若輸出原來的狀態Q=1、Q=0,其輸出仍維持不變。
- (4) 當R=1、S=1 時:輸出Q 既設定又清除,所以輸出Q 與Q 的下一個狀態 Q_{n+1} 與 Q_{n+1} 皆為0,因為Q 與 Q_{n+1} 互為反相,所以這是不允許的狀態,以?或0*表示,此情況稱為競賽(race),應避免使用。

4. 真值表

由 NOR 閘組成的RS 閂鎖器之真值表,如表7-1 所示。

▼表 7-1 由 NOR 閘組成的 RS 閂鎖器之真值表

輸入狀態		下一個輸出狀態	説明	
R	S	Q_{n+1}	1	
0	0	Q_n	不變	
0	1	1	設定	
1	0	0	清除	
1	1	?	不允許	

(二) NAND 閘組成的RS 閂鎖器


由NAND 閘組成的RS 閂鎖器之符號、內部電路、電路原理與 真值表說明如下:

1. 符號


圖 7-3 是一個由NAND閘組成的RS 閂鎖器之符號,它有兩個輸入端,其中一個輸入端為設定(set;簡稱 \overline{S}),另一個輸入端為重置(reset;簡稱 R),相當於清除(clear)功能,而輸出端Q 與 互為反相。

內部電路

由 NAND 閘組成的RS 閂鎖器之內部電路,如圖7-4 所示。



▲ 圖 7-3



由 NAND 閘組成的 RS 閂鎖器 ▲ 圖 7-4 由 NAND 閘組成的 RS 閂鎖器

3. 電路原理

如圖 7-4 所示,對反及閘而言,只要有一個輸入為0,其輸出即為1,所以NAND 閘組成的RS 閂鎖器,其電路原理說明如下:

- (1) 當 $\overline{R} = 0$ 、 $\overline{S} = 1$ 時:不論輸出Q與 \overline{Q} 原來的狀態為何,因為 $\overline{R} = 0$ 使輸出 \overline{Q} 的下一個狀態 \overline{Q}_{n+1} 為1,由於 $\overline{Q}_{n+1} = 1$ 、 $\overline{S} = 1$,所以輸出Q的下一個狀態 \overline{Q}_{n+1} 清除為0。
- (2) 當 $\overline{R} = 1 \cdot \overline{S} = 0$ 時:不論輸出Q 與 \overline{Q} 原來的狀態為何,因為 \overline{S} = 0 使輸出Q 的下一個狀態 $Q_{\underline{n+1}}$ 設定為1,由於 $Q_{n+1} = 1 \cdot R = 1$,所以輸出 \overline{O} 的下一個狀態 Q_{n+1} 為0。

- (3) 當R = 0、S = 0 時:輸出Q 既設定又清除,所以輸出Q 與Q 的下一個狀態 Q_{n+1} 與 Q_{n+1} 皆為1,因為Q 與Q 互為反相,所以這是不允許的狀態,以?或1*表示,此情況稱為競賽(race),應避免使用。
- (4) 當 $\overline{R} = 1 \cdot \overline{S} = 1$ 時:不論輸出Q與 \overline{Q} 原來的狀態為何,輸出Q 與 \overline{Q} 的下一個狀態 Q_{n+1} 與 Q_{n+1} 都維持不變,以 Q_{n} 表示。若輸出原來的狀態 $Q = 0 \cdot Q = 1$,由於原來的 $Q = 0 \cdot R = 1$,使輸出 \overline{Q} 的下一個狀態 \overline{Q}_{n+1} 維持1,由於 $\overline{Q}_{n+1} = 1 \cdot \overline{S} = 1$,使Q的下一個狀態 Q_{n+1} 維持0;同理可證,若輸出原來的狀態 $Q = 1 \cdot \overline{Q} = 0$,其輸出仍維持不變。

4. 真值表


由 NAND 閘組成的RS 閂鎖器之真值表,如表7-2 所示。

▼ 表 7-2 由 NAND 閘組成的 RS 閂鎖器之真值表

輸入狀態		下一個輸出狀態	<u> </u>	
\overline{R}	S	Q_{n+1}	説明	
0	0	?	不允許	
0	1	0	清除	
1	0	1	設定	
1	1	Q_n	不變	

二 防彈跳電路

在數位電路中,經常會利用開關來做邏輯準位1 或0 的切換,如圖7-5 所示,然而一般的機械性開關,當開關SW 由a 點移到 b 點的瞬間,會有數毫秒 (ms)的彈跳 (bounce) 現象,使邏輯準位無法確定,所以容易造成電子電路錯誤動作。




RS 門鎖器可以用來消除開關彈跳 (debounce)的現象,以避免電子電路產生錯誤動作,圖7-6 為防彈跳電路及其輸出端波形。當開關SW 由a 點移到b 點之電路原理說明如下:

- 1. 當開關SW接到a點時:即 $R = 0 \cdot S = 1$,使輸出Q清除為0,即Q = 0。
- 2. 當開關SW在a、b之間時:
 - (1)SW離開a未到達b(時間很短可忽略): $\overline{R}=1$ 、 $\overline{S}=1$,使輸出Q維持不變,即Q=0。
 - (2)SW到達b點:R=1、S=0,使輸出Q設定為1,即Q=1。
 - (3)因為反作用力,使SW 在 $a \cdot b$ 之間: $\overline{R} = 1 \cdot \overline{S} = 1$,使輸出Q 維持不變,即Q 仍然維持1。

3. 當開關SW接到b點時:即 =1 =0 ,使輸出Q 設定為1 ,即 Q=1 。

所以當開關 SW 由 a 點移到 b 點時,輸出 Q 直接由 0 轉變為 1,並無彈跳的現象發生。以此類推,當開關 SW 由 b 點移到 a 點時,輸出 Q 直接由 1 轉變為 0。



▲ 圖 7-6 防彈跳電路及其輸出端波形

一般而言,循序邏輯電路有同步與非同步兩種類型,同步電路是受到時序脈波(clock pulse;簡稱時脈或CK)的控制,讓數個相關元件在某個時間點同時動作。而非同步電路則不受時序脈波的控制,因此其輸出是依據輸入信號而變化,並無固定的時間。

RS 門鎖器就是屬於非同步電路,只要RS 輸入的信號一經改變,輸出就會隨之變化,其變化的時間並無一定的標準。將RS 門鎖器加入時脈控制就是RS 正反器。

一 時脈 (CK) 控制的類型

時脈控制又可區分為高準位觸發、低準位觸發、正緣觸發與 負緣觸發等類型,分別說明如下:

- (一) 高準位觸發:當CK 為1 時,即「L,正反器的輸出才會依據輸入信號而變化,在真值表中以「1」表示高準位的時脈信號。
- (二)低準位觸發:當CK 為0 時,即了了,正反器的輸出才會依據輸入信號而變化,在真值表中以「0」表示低準位的時脈信號。
- (三)正緣觸發:當CK由0轉變為1時,即 □ ,正反器的輸出 才會依據輸入信號而變化,在真值表中以「↑」表示正緣的 時脈信號。

(四) 負緣觸發:當CK 由1 轉變為0 時,即 $\int_{-\infty}^{\infty}$,正反器的輸出才會依據輸入信號而變化,在真值表中以「 \downarrow 」表示負緣的時脈信號。


正緣觸發與負緣觸發都是屬於邊緣觸發,而邊緣觸發的正反器僅在時脈為正緣或負緣時,其輸出才會依據輸入信號而變化,由於觸發時間非常短暫,所以很容易達到同步的效果,因此大部分正反器的時脈都是採用正緣觸發或負緣觸發,以達到同步控制的目的。

二 RS 正反器


邊緣觸發RS正反器簡稱為RS正反器,RS正反器之符號、內部電路、電路原理與真值表說明如下:

(一) 符 號

圖7-7(a) 是正緣觸發RS 正反器之符號,而圖7-7(b) 是負緣 觸發RS 正反器之符號,一般在時脈輸入端加上「○」表示負緣觸發。








(b) 負緣觸發 RS正反器之符號

▲ 圖 7-7 邊緣觸發 RS 正反器之符號

(二) 內部電路

無論是正緣觸發或負緣觸發的RS正反器,其內部電路皆相同,只是邊緣檢測器是針對正緣或負緣做檢測而已,所以我們以正緣觸發RS正反器為例,說明RS正反器之內部電路,圖7-8是正緣觸發RS正反器之內部電路。



(三) 電路原理

如圖7-8所示,當CK為0、1或負緣(\downarrow)輸入時,正緣檢測器的輸出端皆為0,不論R、S的輸入狀態為何(以X表示),使RS門鎖器的R=1、S=1,所以輸出Q的下一個狀態 Q_{n+1} 維持不變,以 Q_n 表示。只有當CK為正緣(\uparrow)輸入時,正緣檢測器的輸出端才短暫輸出1,使R、S的信號反相輸入至RS門鎖器,其電路原理說明如下:

- 1. 當R=0、S=0 時:RS 門鎖器的 $\overline{R}=1$ 、 $\overline{S}=1$,所以輸出Q的下一個狀態 Q_{n+1} 維持不變,以 Q_n 表示。
- 2. 當 $R = 0 \cdot S = 1$ 時:RS 門鎖器的 $R = 1 \cdot S = 0$,使輸出Q的下一個狀態 Q_{n+1} 設定為1。

- 3. 當R=1、S=0 時:RS 門鎖器的 R=0、 $\overline{S}=1$,使輸出Q 的下一個狀態 Q_{n+1} 清除為0。
- 4. 當 $R=1 \cdot S=1$ 時:RS 門鎖器的 $R=0 \cdot S=0$,使輸出Q的下一個狀態 Q_{n+1} 是不允許的狀態,以?表示。

正緣觸發RS 正反器內部電路的完整真值表,如表7-3(a) 所示。

(四) 真值表

正緣觸發RS 正反器之真值表,如表7-3(b) 所示。

▼表 7-3 正緣觸發 RS 正反器之真值表

(a) 內部電路的完整真值表


輸入狀態					下一個輸出狀態	説明	
CK	R	S	\overline{R}	S	Q_{n+1}	可几刊了	
0	×	×	1	1	Q_n		
1	×	×	1	1	Q_n	不變	
\downarrow	×	×	1	1	Q_n		
\uparrow	0	0	1	1	Q_n	不變	
1	0	1	1	0	1	設定	
\uparrow	1	0	0	1	0	清除	
\uparrow	1	1	0	0	?	不允許	

(b) 真值表

輔	入狀態	態	下一個輸出狀態	≐H□□	
СК	R	S	Q_{n+1}	説明	
1	0	0	Q_n	不變	
1	0	1	1	設定	
1	1	0	0	清除	
1	1	1	?	不允許	

例題 7-1 RS 正反器輸出波形

假設正緣觸發RS 正反器的輸入CK 及R、S 之波形,如右圖所示,且輸出原來的狀態Q = 0,則輸出Q 之波形為何?




解 輸出 Q 之波形分析如下:

1. 當
$$t = t_1 \cdot R = 0 \cdot S = 1$$
 時:輸出 Q 設定為 $1 \circ$

2. 當
$$t = t_2 \cdot R = 1 \cdot S = 0$$
 時:輸出 Q 清除為 0 。


3. 當
$$t = t_3 \cdot R = 0 \cdot S = 1$$
 時:輸出Q設定為1。

所以輸出 0 之波形如下圖所示。時間 1 1 12 13



演練 1

假設負緣觸發RS 正反器的輸入CK 及R、S 之波形,如右圖所示,且輸出原來的狀態Q = 0,則輸出Q之波形為何?




由於RS正反器的輸出端有不允許的狀態出現,為了避免這種競賽的現象發生,我們可以將RS正反器改良成JK正反器來解決這個問題。常用的JK正反器有邊緣觸發JK正反器與主僕式JK正反器兩種。邊緣觸發JK正反器簡稱為JK正反器,JK正反器又可區分為正緣觸發、負緣觸發,分別說明如下:

一 JK 正反器


邊緣觸發JK 正反器僅在CK 為正緣或負緣時,其輸出才會依據輸入信號而變化。邊緣觸發JK 正反器之符號、內部電路、電路原理、真值表與用途說明如下:

(一) 符 號

圖7-9 是邊緣觸發JK 正反器之符號,它有三個輸入端,分別是J、K與CK,而輸出端Q與 \overline{Q} 互為反相,其中圖7-9(a) 是正緣觸發JK 正反器之符號,而圖7-9(b) 是負緣觸發JK 正反器之符號。








(b) 負緣觸發 JK 正反器之符號

▲ 圖 7-9 邊緣觸發 JK 正反器之符號

(二) 內部電路

無論是正緣觸發或負緣觸發的JK正反器,其內部電路皆是由 RS正反器與邏輯閘組合而成,只是其CK控制不同而已,所以我 們以負緣觸發JK正反器為例,說明JK正反器之內部電路,圖7-10 是負緣觸發JK正反器之內部電路。



▲圖 7-10 負緣觸發 JK 正反器之內部電路

(三)電路原理

如圖7-10 所示,只有當CK 為負緣觸發時,JK 正反器的輸出才會依據輸入信號而變化。參考表7-3(b) RS 正反器之真值表,JK 正反器的電路原理說明如下:

- 1. 當J=0、K=0 時:使R=0、S=0,所以輸出Q與Q的下一個狀態(即次態) Q_{n+1} 與 Q_{n+1} 維持不變,以 Q_n 表示。
- 2. 當J=0、K=1 時:假設輸出原來的狀態(即現態)Q=0、Q=1,使R=0、S=0,所以輸出Q的下一個狀態 Q_{n+1} 維持不變,即 $Q_{n+1}=0$;反之,假設輸出原來的狀態 Q=1、Q=0,使R=1、S=0,所以輸出Q的下一個狀態 Q_{n+1} 清除為0。所以當J=0、K=1 時,輸出Q的下一個狀態 Q_{n+1} 清除為0。

- 3. 當J=1、K=0時:假設輸出原來的狀態Q=0、Q=1,使R=0、S=1,所以輸出Q的下一個狀態 Q_{n+1} 設定為1;反之,假設輸出原來的狀態Q=1、Q=0,使R=0、S=0,所以輸出Q的下一個狀態 Q_{n+1} 維持不變,即 $Q_{n+1}=1$ 。所以當J=1、K=0 時,輸出Q的下一個狀態 Q_{n+1} 設定為1。
- 4. 當J=1、K=1 時:假設輸出原來的狀態Q=0、Q=1,使R=0、S=1,所以輸出Q的下一個狀態 Q_{n+1} 設定為1,即Q由0轉變為1;反之,假設輸出原來的狀態 Q=1、Q=0,使R=1、S=0,所以輸出Q的下一個狀態 Q_{n+1} 清除為0,即Q由1轉變為0。 ____ 所以當J=1、K=1 時,輸出 Q 的下一個狀態 Q_{n+1} 將會轉態,以 Q_n 表示。

-----> > > Digital Logic Design

7-3 JK 正反器

▼表 7-4 負緣觸發 JK 正反器之真值表

(a) 內部電路的完整真值表

	輔	入狀態	輸出狀態				
					現態	次態	説明
CK	J	K	S	R	Q_n	Q_{n+1}	
\downarrow	0	0	0	0	0	0	不變
\downarrow	0	0	0	0	1	1	
\downarrow	0	1	0	0	0	0	清除
\downarrow	0	1	0	1	1	0	/ 用
\downarrow	1	0	1	0	0	1	設定
\downarrow	1	0	0	0	1	1	
<u></u>	1	1	1	0	0	1	轉態
1	1	1	0	1	1	0	特比

(b) 真值表

輔	入狀態	態	下一個輸出狀態	説明
CK	J	K	Q_{n+1}	武功
\downarrow	0	0	Q_n	不變
	0	1	0	清除
\downarrow	1	0	1	設定
\downarrow	1	1	\overline{Q}_n	轉態


(五)用途

JK 正反器通常應用在計數器、移位暫存器等電路中。



例題 7-2 JK 正反器輸出波形

假設負緣觸發JK 正反器的輸入CK 及J、K 之波形,如右圖所示,且輸出原來的狀態Q=0,則輸出Q 之波形為何?



解 輸出 Q 之波形分析如下:


1. 當
$$t = t_1 \cdot J = 1 \cdot K = 0$$
 時:輸出Q 設定為1。

2. 當
$$t = t_2 \cdot J = 0 \cdot K = 1$$
 時:輸出 Q 清除為 0 。

3. 當
$$t = t_3 \cdot J = 0 \cdot K = 0$$
 時:輸出 Q 維持 $0 \cdot$


4. 當
$$t = t_4 \cdot J = 1 \cdot K = 1$$
 時:輸出 Q 轉態為 $1 \circ$

所以輸出 Q 之波形如下圖所示。時間<u>tı ta ta</u>



演練 2

假設正緣觸發JK 正反器的輸入CKQJ、K之波形,如右圖所示,且輸出原來的狀態Q = 0,則輸出Q之波形為何?



二 具有預設與清除的JK 正反器

雖然上述的RS 正反器與JK 正反器,都可以利用RS 或JK 輸入端來設定其輸出端狀態,但是並無法預先設定正反器的輸出起始狀態,具有預設 (preset,簡稱PR)與清除 (clear,簡稱CLR)的正反器,正好可以解決這個問題。在所有正反器中,預設與清除都具有最高的優先權,但是兩者不可以同時動作。

預設與清除有高態動作與低態動作兩種類型,本節以具有預 設與清除的負緣觸發JK 正反器為例,來說明預設與清除的功能。

- (一)預設與清除為高態動作
- 1. 符 號 圖7-11 是預設與清除為高態動作的JK 正反器符號。
- 2. 接腳功能
- (1) 當 $PR = 1 \cdot CLR = 0$ 時,無論正反器的CK 與 $J \cdot K$ 輸入狀態 為何(以X 表示),輸出Q 都會預設為1。
- (2) 當 $PR = 0 \cdot CLR = 1$ 時,無論正反器的CK 與 $J \cdot K$ 輸入狀態 為何(以X 表示),輸出端Q 都會清除為Q。
- (3) 當 $PR = 1 \cdot CLR = 1$ 時,輸出Q 既預設又清除,所以這是不允許的狀態,以?表示。
- (4) 當 $PR = 0 \cdot CLR = 0$ 時,正反器才能正常工作,其輸出依CK 與 $J \cdot K$ 輸入而變化。

3. 真值表

預設與清除為高態動作的 JK 正反器之真值表,如表7-5 所 表7-5 預設與清除為高態動作的 JK 正反器之真值表

	輔	入狀態	態		下一個輸出狀態	説明	
PR	CLR	CK	J	K	Q_{n+1}	武功	
1	0	×	×	×	1	預設	
0	1	×	×	×	0	清除	
1	1	×	×	×	?	不允許	
0	0	\downarrow	0	0	Q_n		
0	0	\downarrow	0	1	0	正常	
0	0	\downarrow	1	0	1	工作	
0	0	\downarrow	1	1	\overline{Q}_n		



- (二)預設與清除為低態動作
- 1. 符 號

圖7-12 是預設與清除為低態動作的JK 正反器符號。

- 2. 接腳功能
- (1) 當 $PR = 0 \cdot CLR = 1$ 時,無論正反器的CK 與 $J \cdot K$ 輸入狀態為何(以 \times 表示),輸出Q 都會預設為1。

- (2) 當 $\overline{PR} = 1 \cdot \overline{CLR} = 0$ 時,無論正反器的CK與 $J \cdot K$ 輸入狀態為何(以×表示),輸出Q都會清除為0。
- (3) 當PR=0、CLR=0 時,輸出Q 既預設又清除,所以這是不允許的狀態,以?表示。
- (4) 當 $\overline{PR} = 1 \cdot CLR = 1$ 時,正反器才能正常工作,其輸出依CK 與 $J \cdot K$ 輸入而變化。

3. 真值表

預設與清除為低態動作的 JK 正反器之真值表,如表7-6 所示。 ▼表 7-6 預設與清除為低態動作的 JK 正反器之真值表

	輔	入狀態	影	下一個輸出狀態	説明		
\overline{PR}	CLR	СК	J	K	Q_{n+1}	一	
0	1	×	×	×	1	預設	
1	0	×	×	×	0	清除	
0	0	×	×	×	?	不允許	
1	1	\downarrow	0	0	Q_n		
1	1	\downarrow	0	1	0	正常	
1	1	\downarrow	1	0	1	工作	
1	1	\downarrow	1	1	\overline{Q}_n		


三 主僕式JK 正反器

主僕式(master-slave)正反器又稱為主從式正反器,它是由兩個正反器與一個NOT 閘所組成,第一級的正反器稱為主正反器(可為RS 或JK 正反器),第二級的正反器稱為僕正反器(固定為RS 正反器),而NOT 閘的功用是將CK 反相成為互補的觸發信號。

當主正反器為JK正反器、僕正反器為RS正反器時,稱為主 僕式JK正反器;當主正反器為RS正反器、僕正反器為RS正反器 時,稱為主僕式RS正反器。兩者之電路原理相同,所以我們以主 僕式JK正反器為例,來說明主僕式正反器的原理。

(一) 方塊圖

主僕式JK正反器之方塊圖如圖7-13所示。




- (二) 電路原理
 - 如圖7-13所示,其電路原理說明如下:
- 1. 當CK 為正緣 (即由0轉變為1) 時:主正反器的輸出 Q_m 會依據輸入 $J \setminus K$ 的狀態而變化,此時僕正反器不會動作。
- 2. 當CK 為負緣(即由1轉變為O)時:主正反器不會動作,而僕正反器的輸出 Q。會依據輸入S、R的狀態而變化。
- 3. 所以主僕式JK正反器必須經過一個完整的時脈信號,輸出Q才會依據輸入J、K的狀態而變化,因此在真值表中以「 $_{\square}$ 」表示CK信號。

一 D 型正反器


D型正反器可以由RS 正反器或JK 正反器與反閘組合而成。D型正反器又可區分為正緣觸發與負緣觸發兩種類型,其符號、內部電路、電路原理、真值表與用途說明如下:

(一) 符 號

圖7-14 是D型正反器之符號,它有兩個輸入端,分別是D與CK,而輸出端Q與Q互為反相,其中圖7-14(a) 是正緣觸發D型正反器之符號,而圖7-14(b) 是負緣觸發D型正反器之符號。








(b) 負緣觸發 D型正反器之符號


▲ 圖 7-14 *D* 型正反器之符號

(二) 內部電路

我們以正緣觸發D型正反器為例,說明D型正反器之內部電路,RS 正反器組成的正緣觸發D型正反器如圖7-15(a) 所示,JK 正反器組成的正緣觸發D型正反器如圖7-15(b) 所示。



(a) 由 RS正反器組成



(b) 由 JK 正反器組成

▲ 圖 7-15 正緣觸發 D型正反器之內部電路

- (三) 電路原理
- 1. RS 正反器組成的正緣觸發 D 型正反器,如圖7-15(a) 所示, 其電路原理說明如下:
- (1) 當CK 為正緣觸發且D=0 時:使S=0、R=1 時,所以輸出Q的下一個狀態 Q_{r+1} 清除為0。
- (2) 當CK 為正緣觸發且D=1 時:使S=1、R=0 時,所以輸出Q 的下一個狀態 Q_{n+1} 設定為1。

- 2. JK 正反器組成的正緣觸發D 型正反器,如圖7-15(b) 所示,其電路原理說明如下:
- (1) 當CK 為正緣觸發且D=0 時:使J=0、K=1 時,所以輸出Q 的下一個狀態 Q_{n+1} 清除為0。
- (2) 當CK 為正緣觸發且D=1 時:使J=1、K=0 時,所以輸出Q 的下一個狀態 Q_{n+1} 設定為1。

(四) 真值表

正緣觸發D型正反器之真值表,如表7-7所示。

▼ & I ⁻ I		表 7-7	正緣觸發	D型正反器之真值表
----------------------	--	-------	------	-----------


輸入	狀態	下一個輸出狀態	説明
СК	D	Q_{n+1}	武明
1	0	0	清除
1	1	1	設定

(五)用途

由於D型正反器具有記憶或儲存資料的功能,所以D型正反器通常應用在記憶體、移位暫存器與強生計數器等電路中。

例題 7-3 D型正反器輸出波形


假設正緣觸發D型正反器的輸入CK與D之波形,如右圖所示,且輸出原來的狀態Q = 0,則輸出Q之波形為何?



解輸出 Q 之波形分析如下:


- 1. 當 $t = t_1 \cdot D = 1$ 時:輸出Q 設定為 $1 \cdot$
- 2. 當 $t = t_2 \cdot D = 0$ 時:輸出Q 清除為0。
- 3. 當 $t = t_3 \cdot D = 1$ 時:輸出Q設定為1。
- 4. 當 $t = t_4 \cdot D = 1$ 時:輸出Q設定為1。

所以輸出 Q 之波形如下圖所示。



演練 3

假設負緣觸發D型正反器的輸入CK與D之波形,如右圖所示,且輸出原來的狀態Q = 0,則輸出Q之波形為何?




二 T型正反器


只要將JK 正反器的輸入端J、K 連接在一起,即成為T型正反器。T型正反器又可區分為正緣觸發與負緣觸發兩種類型,其符號、內部電路、電路原理、真值表與用途說明如下:

(一) 符 號

圖7-16 是T型正反器之符號,它有兩個輸入,分別是T與CK,而輸出Q與Q互為反相,其中圖7-16(a) 是正緣觸發T型正反器之符號,而圖7-16(b) 是負緣觸發T型正反器之符號。







(b) 負緣觸發 T 型正反器之符號

▲ 圖 7-16 T型正反器之符號

(二)內部電路


我們以正緣觸發T型正反器為例,說明T型正反器之內部電路。JK正反器組成的正緣觸發T型正反器如圖7-17所示。

(三) 電路原理

0

如圖7-17所示,其電路原理說明如下:

- 1. 當CK 為正緣觸發且T=0 時:使J=0、K=0,所以輸出Q的下一個狀態 Q_{n+1} 維持不變
- 2. 當CK 為正緣觸發且T=1 時:使J=1、K=1,所以輸出Q的下一個狀態 Q_{n+1} 會轉態。



▲ 圖 7-17 正緣觸發 *T*型正反器 之內部電路

(四)真值表

正緣觸發T型正反器之真值表,如表7-8 所示。

▼ 表 7-8 下緣觸發 T型下反器之真值表

輸入	狀態	下一個輸出狀態	÷∺ □□
СК	T	Q_{n+1}	説明
\uparrow	0	Q_n	不變
\uparrow	1	\overline{Q}_n	轉態


(五)用途

當T型正反器的輸入T=1且CK 觸發後,其輸出端會轉態, 所以T型正反器具有除2的功能,因此T型正反器常應用在計數 器電路中。



例題 7-4 T型正反器輸出波形

假設正緣觸發T型正反器的輸入T=1,且輸入CK之波形如右圖所示,若輸出原來的狀態Q=0,則輸出Q之波形為何?




解 輸出 Q 之波形分析如下:

- 2. 當 $t = t_2$ 、T = 1 時:輸出Q轉態為0。
- 3. 當 $t = t_3 \setminus T = 1$ 時:輸出Q轉態為1。
- 4. 當 $t = t_4 \setminus T = 1$ 時:輸出Q轉態為0。

所以輸出 Q 的波形如下圖所示。因此輸出 Q 的波形頻率為輸入 CK 頻率的一半,相當於除2 電路。

演練 4

續上題,若輸入CK的頻率為10kHz,則輸



一激勵表

激勵表是由真值表推導而來,真值表是列出正反器的輸入端 狀態與輸出端下一個狀態;而激勵表恰好相反,激勵表是依據正 反器輸出端目前的狀態(即現態)Qn與下一個狀態(即次態) Qn+1的變化,列出對應輸入端所有的狀態。所有的正反器皆可 以列出激勵表,我們以RS正反器為例,說明激勵表的推導過程。

(一) RS 正反器之激勵表

如表7-9(a) 所示為RS 正反器的真值表。表7-9(b) 所示為RS 正反器的激勵表,其推導的過程說明如下:

- 1. 當輸出現態 $Q_n = 0$ 轉變成次態 $Q_{n+1} = 0$ 時,則輸入有兩種可能的 狀態發生,可能是 $R = 0 \cdot S = 0$ 或 $R = 1 \cdot S = 0$,因此R可能是0或1,以X或0表示,且S = 0。
- 2. 當輸出現態 $Q_n=0$ 轉變成次態 $Q_{n+1}=1$ 時,則輸入R=0且S=1
- 3. 當輸出現態 $Q_n=1$ 轉變成次態 $Q_{n+1}=0$ 時,則輸入R=1且S=0。
- 4. 當輸出現態 $Q_n = 1$ 轉變成次態 $Q_{n+1} = 1$ 時,則輸入有兩種可能的 狀態發生,可能是 $R = 0 \cdot S = 0$ 或 $R = 0 \cdot S = 1$,因此R = 0,且S 可能是0 或1,以X 或 ϕ 表示。

▼表 7-9 RS正反器的真值表與激勵表

(a) RS正反器的真值表

輸入		下一個輸出狀態
R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	?

(b) RS正反器的激勵表

輸	出	輸	入
Q_n	Q_{n+1}	R	S
0	0	×	0
0	1	0	1
1	0	1	0
1	1	0	×

(二) $JK \cdot D$ 型與T 型正反器之激勵表

以此類推,我們可以推導出JK 正反器、D 型正反器與T 型正反器之激勵表,表7-10 是JK 正反器、D 型正反器與T 型正反器之直值表與激勵表。

▼ 表 7-10 JK 正反器、D型正反器與 T型正反器之真值表與激勵表

類型	真值表					激厲	勘表		
	輸	入	下一個輸出狀態		輸	出	輸	入	
	J	K	<i>Q</i> _{n+1}		Q_n	Q_{n+1}	J	K	
JK 正反器	0	0	Q_n		0	0	0	×	
JK 正汉命	0	1	0		0	1	1	×	
	1	0	1		1	0	×	1	
	1	1	\overline{Q}_n		1	1	×	0	

D	型.	E	反	器

輸入	下一個輸出狀態
D	Q_{n+1}
0	0
1	1

輸	出	輸入
Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

T型正反器

輸入	下一個輸出狀態
T	Q_{n+1}
0	Q_n
1	\overline{Q}_n

輸	出	輸入
Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

二特徵方程式

所謂特徵方程式是將正反器的輸入端與輸出端目前的狀態(即現態) Q_n 視為輸入變數,求輸出端下一個狀態(即次態) Q_{n+1} 的最簡布林代數式。所有的正反器皆可寫出對應的特徵方程式,我們以RS 正反器為例,說明RS 正反器的特徵方程式。

(一) RS 正反器之特徵方程式

根據RS 正反器的真值表,將正反器的輸入端R、S 與輸出端現態 Q_n 視為輸入變數,則可以列出輸出端次態 Q_{n+1} 的所有狀態,如表7-11 中RS 正反器完整的真值表所示,當R=0、S=0 時, Q_{n+1} 維持不變,即 $Q_{n+1}=Q_n$,所以若 $Q_n=0$ 時,則 $Q_{n+1}=0$;若 $Q_n=1$ 時,則 $Q_{n+1}=1$,以此類推,可以列出 Q_{n+1} 的其他狀態。再利用卡諾圖,化簡輸出函數 Q_{n+1} 為最簡布林代數式,即RS 正反器之特徵方程式為

$$Q_{n+1}(R, S, Q_n) = S + \overline{R}Q_n$$

▼表 7-11 RS 正反器完整的真值表與特徵方程式

輸入 R S Q _n	輸出説明		
0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 0 0 0	$ \begin{array}{c c} Q_{n+1} \\ \hline 0 \\ \hline 1 \\ Q_{n+1} = Q_n \\ \hline 1 \\ Q_{n+1} = 1 \\ \hline 0 $	SQ_n $00 01 11 10$ $0 0 1 1 1$ $1 0 0 \times \times$	$Q_{n+1}(R, S, Q_n) = S + \overline{R}Q_n$
1 0 1	$Q_{n+1} = 0$	$\overline{R}Q_n$ S	
1 1 0	× 不允許		
1 1 1	X NOTET		

(二) $JK \cdot D$ 型與T 型正反器之特徵方程式

以此類推,我們可以推導出JK 正反器、D 型正反器與T 型正反器之特徵方程式,表7-12 是JK 正反器、D 型正反器與T 型正反器完整的真值表與特徵方程式。

▼表 7-12 JK正反器、D型正反器與 T型正反器完整的真值表與特徵方程式

類型	完整的真值表					卡諾圖 最簡布林代數式	
JK 正反器	J 0 0 0 1 1 1	輸入	Q _n 0 1 0 1 0 1 0 1	輸出 <i>Q_{n+1}</i> 0 1 0 0 1 1 1	説明 $Q_{n+1} = Q_n$ $Q_{n+1} = 0$ $Q_{n+1} = 1$ $Q_{n+1} = \overline{Q}_n$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	


輸	入	輸出	<u></u>
D	Q_n	Q_{n+1}	説明
0	0	0	0 - 0
0	1	0	$Q_{n+1}=0$
1	0	1	0 -1
1	1	1	$Q_{n+1}=1$

D^Q	n = 0	1	
0	0	0	
1	1	1)	-D

$$Q_{n+1}(D, Q_n) = D$$

T型 正 反器

輸入		輸出	説明
T	Q_n	Q_{n+1}	元 切
0	0	0	0 - 0
0	1	1	$Q_{n+1} = Q_n$
1	0	1	$\left[\begin{array}{cc} - \overline{0} \end{array} \right]$
1	1	0	$Q_{n+1} = \overline{Q}_n$




 $Q_{n+1}(T, Q_n)$ $= \overline{T}Q_n + T\overline{Q}_n$ $= T \oplus Q_n$

三 正反器之互换

(一) 將RS 正反器轉換成其他正反器

表7-13 是將RS 正反器轉換成JK 正反器、D 型正反器與T 型正反器之電路圖,其電路原理已在7-3 與7-4 節中詳細說明。

▼表 7-13 RS正反器轉換成 JK正反器、D型正反器與 T型正反器之電路





(二) 將JK 正反器轉換成其他正反器

表7-14 是將JK 正反器轉換成D 型正反器與T 型正反器之電路圖,其電路原理已在7-4 節中詳細說明。

▼表 7-14 JK正反器轉換成 D型正反器與 T型正反器之電路




(三) 將D 型正反器轉換成其他正反器

由於D型正反器輸出端的特徵方程式為Qn+1 = D,所以只要將其他正反器的特徵方程式代入D,即可取代原正反器。表7-15是將D型正反器轉換成RS 正反器、JK 正反器與T型正反器之電路。

類型	特徵方程式	電路圖
D 型正反器 $\rightarrow RS$ 正反器	RS 正反器的特徵方程式 $Q_{n+1} = S + \overline{R}Q_n = D$	$\begin{array}{c c} R & \longrightarrow & $






四 正反器的最高時脈頻率

瞭解各種正反器的類型與互換的方法之後,接者介紹IC資料手冊(data sheet)中,有關正反器的最高時脈頻率與相關特性。

(一) 設定時間與保持時間

當時序脈波 (CK) 的邊緣觸發時,若要使正反器的輸出能正確地依據輸入狀態而變化,則輸入的資料在時間上必須符合兩個條件,即設定時間 $(setup\ time)$ 簡稱 t_s) 與保持時間 $(hold\ time)$ 簡稱 t_h)



▲圖 7-18 正反器的設定時間與保持時間

№ 如圖7-18 所示。

由於正反器的輸入端有雜散電容的存在,所以當資料輸入時,必須經過內部的邏輯閘傳遞之後輸出才能達到穩定的狀態,因此若要使正反器的輸出能正確地依據輸入的狀態而變化,則在時序脈波(CK)的正緣或負緣到達之前,輸入的資料必須先準備好,這種資料輸入必須比時序脈波的邊緣早到的最小時間,稱為設定時間(t_s)。


由於輸入的資料必須維持一段時間,才能使內部的電晶體有足夠的時間去轉變狀態,所以當時序脈波的邊緣觸發之後,輸入的資料必須再維持一段時間,這段時間稱為保持時間(t_n)。

(二) 傳遞延遲時間

從信號輸入到正反器輸出改變所需的時間,稱為傳遞延遲時間(propagation delay,簡稱 t_P),如圖7-19 所示,這些延遲時間是指在輸入與輸出波形的電壓值50% 處所測得之時間,其中 t_{PLH} 是表示輸出從低態轉為高態的傳遞延遲時間,而 t_{PEL} 是表示輸出從高態轉為低態的傳遞延遲時間。通常在資料手冊中,廠商皆標示傳遞延遲時間 t_{PLH} 與 t_{PEL} 的最大值,兩者並不相等,所以傳遞延遲時間是取兩者的平均值,即傳遞延遲時間為:

$$t_P = \frac{t_{PLH} + t_{PHL}}{2}$$

7-2 式



(三) 最高時脈頻率

為了確保正反器的輸出能正確地依據輸入狀態而變化,則CK的週期必須大於或等於設定時間、保持時間與傳遞延遲時間之和,即CK的週期 $T_{CK} \geq t_s + t_h + t_p$,因為傳遞延遲時間 $t_p >> t_s + t_h$,所以只需考慮 t_p ,即 $T_{CK} \geq t_p$,因此時序脈波的頻率 $f_{CK} \leq \frac{1}{t_p}$,則最高時脈頻率為

$$f_{CK(\text{max})} = \frac{1}{t_P}$$

7-3 式

若資料手冊中標示 $f_{CK(max)} = 10MHz$,則CK的頻率必須低於或等於10MHz,正反器才能正常工作。