

Средства симуляции ЦП и ОС и изучение поведения программ

Лекция №3



Державин Андрей Шурыгин Антон


≻ Квиз

- Процедура декодирования
- Архитектура RISC-V
- Дерево декодирования
- Домашнее задание №2

- Квиз
- Процедура декодирования
 - Архитектура RISC-V
 - Дерево декодирования
 - Домашнее задание №2


Стадии интерпретатора

• 5 стадий интерпретации



Стадии интерпретатора

• 5 стадий интерпретации



Декодирование

```
Instruction decode (Register bytes) {
  Instruction insn{.opcode=get opcode(bytes)};
  switch (insn.opc) {
    case Opcode::kAdd:
      insn.src1 = get src1(bytes);
      insn.src2 = get src2(bytes);
      insn.dst = get dst(bytes);
      break;
  return insn;
```

Анализ выражений


```
letter = [a-zA-Z]
digit = [0-9]
digits = digit digit*
```

fraction = .digits |
$$\epsilon$$

exponent =
$$((E \mid e) (+ \mid - \mid \epsilon))$$
 digits) $\mid \epsilon$

number = digits fraction exponent

parenthesis = (|)



Декодирование как анализ

- Машинное представление инструкций – тоже всего лишь язык
- Особенности языка, позволяющие строить декодеры оптимально:



Декодирование как анализ

- Машинное представление инструкций – тоже всего лишь язык
- Особенности языка, позволяющие строить декодеры оптимально:
 - Длина инструкций
 - Префиксный код
 - Режим процессора



Процедура декодирования

- В реальной процессоре декодер это блок из логических элементов
- В функциональном симуляторе процедура на языка программирования





Схема двоичного декодера 2-4

Процедура декодирования


- Вход массив байт, полученный на фазе Fetch
- Выход:
 - Код возврата декодирования
 - Поля результата



Блок-схема процедуры декодирования для машинного слова переменной длины

Процедура декодирования

- Вход массив байт, полученный на фазе Fetch
- Выход:
 - ✓ Код возврата декодирования
 - Поля результата
 - Код операции
 - Информация об операндах
 - Длина инструкции
 - Дополнительная информация



Блок-схема процедуры декодирования для машинного слова переменной длины

Декодирование

```
Instruction decode (Register bytes) {
  Instruction insn{.opcode=get opcode(bytes)};
  switch (insn.opc) {
    case Opcode::kAdd:
      insn.src1 = get src1(bytes);
      insn.src2 = get src2(bytes);
      insn.dst = get dst(bytes);
      break;
  return insn;
```

Декодирование

```
Instruction decode (Register bytes) {
  Instruction insn{.opcode=get opcode(bytes)};
  switch (insn.opc) {
    case Opcode::kAdd:
      insn.src1 = get src1(bytes);
      insn.src2 = get src2(bytes);
      insn.dst = get dst(bytes);
      break;
  return insn;
```

- Квиз
- Процедура декодирования
- > Архитектура RISC-V
- Дерево декодирования
- Домашнее задание №2

Архитектура RISC-V

- Что такое RISC-V?
 - Открытая, свободная и расширяемая система





Архитектура RISC-V

- Что такое RISC-V?
- Toolchain RISC-V и симулятор QEMU







RV32I

• Регистры

- Ширина каждого регистра 32 бита
- Регистр x0 аппаратный ноль
- Регистры общего назначения x1 x31
- PC (англ. program counter) регистр,
 хранящий адрес текущий инструкции





- В RV32I четыре основных формата инструкций:
 - R register type
 - I immediate type
 - S store type
 - U type
- Фиксированная длина инструкции – 32 бита
- Выравнивание в памяти и IALIGN=32



Основные типы кодировок RV32I

- Особенности работы с immediate
 - B branch type
 - J jump type
- Различие B-type от S-type и U-type от J-type
- Знаковое расширение






CONTROL					
FLOW	STORE/LOAD	ARITHMETIC	DATA FLOW	SYSTEM	UPPER IMM
JAL	LB	ADD ADDI	SLT	ECALL	LUI
JALR	LH	SUB SUBI	SLTI	EBREAK	AUIPC
	LW	OR ORI	SLTIU	FENCE	
BNE	LBU	XOR XORI			
BLT	LHU	AND ANDI			
BEQ	SB	SRL SRLI			
BGE	SH	SLL SLLI			
BLTU	SW	SRA SRAI			
BGEU					

- Квиз
- Процедура декодирования
- Архитектура RISC-V
- Дерево декодирования
 - Домашнее задание №2

Распознавание шаблонов


- Сопоставление массива байт набору шаблонов из документации архитектуры
- Любой входной последовательности бит соответствует минимум один шаблон



Шаблон кодировки архитектуры SPARC

Оптимизация декодирования

- Число шаблонов для сложной архитектуры может быть большим
- Переход от линейного декодера к дереву поиска



- Квиз
- Процедура декодирования
- Архитектура RISC-V
- Дерево декодирования
- Домашнее задание №2

Домашнее задание №2

- Реализуйте интерпретатор RISCV32I. Команды могут поступать на вход из массива (не elf-файл).
- В качестве инструкции завершения можно использовать EBREAK
- ECALL, FENCE не обязательны к реализации
- Интерпретировать байт-код программы поиска n-ого числа Фибоначчи

Домашнее задание №2

CONTROL					
FLOW	STORE/LOAD	ARITHMETIC	DATA FLOW	SYSTEM	UPPER IMM
JAL	LB	ADD ADDI	SLT	ECALL	LUI
JALR	LH	SUB SUBI	SLTI	EBREAK	AUIPC
	LW	OR ORI	SLTIU	FENCE	
BNE	LBU	XOR XORI			
BLT	LHU	AND ANDI			
BEQ	SB	SRL SRLI			
BGE	SH	SLL SLLI			
BLTU	SW	SRA SRAI			
BCEU					

Литература

- 1. <u>Simulation Foundations Book, in Russian, Grigory Rechistov</u>
- 2. The RISC-V Instruction Set, Manual Volume I, Unprivileged Architecture