


Descripción de las señales				
Señal	Descripción	state_ctrlr	pwm_dp_mem	pwm_counter
EN	Enable general.	in	-	-
N_ADDR	Número de direcciones de la memoria y estados que conforman un ciclo completo del PWM.	in	-	-
CYC_SYNC	Señal externa que actualiza al mismo tiempo todos los pwm_top. En la dual port memory, intercambia los valores de lectura y escritura.	in	in	-
CNT_END	Indicador de final de cuenta de cada estado dentro de un ciclo del PWM.	in	ı	out
RD_ADDR	Dirección de memoria y estado a ejectuar.	out	in	1
(WR_DEBUG)	WR_EN, WR_ADDR y WR_DATA. Señales para programa la memoria dual port en simulación.	-	in	ı
RD_DATA / CNT_LEN	Número de pulsos que dura cada estado dentro de un ciclo del PWM.	-	out	in
PWM_INIT	Valor inicial de la salida del PWM.	-	-	in
PWM	Valor de salida del PWM.	-	-	out





- En pwm_dp_mem, cuando hay un cambio en rd_addr se habilita la lectura.
- En pwm_counter, habría que cargar PWM_INIT antes de activar el enable.
- ¿Cúantos ciclos de memoria va a haber al actualizar la pwm_dp_mem? ¿Meter un estado de espera?

