

SoC VISION FRAMEWORK

Register Map Datasheet

Final Exact-Sync Demo Build

Item	Value
Document ID	DS-SOCVISION-RM-001
Version	v1.0
Date	2026-08-10
Target Board	Digilent Zybo Z7-20 rev 1.2
Device	xc7z020clg400-1
Toolchain	Vivado / Vitis 2024.2
PL Runtime Clock	62.5 MHz
Primary Interface	AXI4-Lite 32-bit + AXI4-Stream / AXI DMA

문서 기준

현재 시연에 사용한 Exact-Sync 하드웨어/BSP 와 최종 Vitis 드라이버 계약을 기준으로 작성했다. 이전 qrcode_reader.xsa 의 Runtime CSR Base(0x40001000)와 현재 Exact-Sync Runtime Base(0x43C20000)를 혼용하지 않는다.

Source of Truth

qr_csr.h · qr_runtime_csr_core_exact_v2.v · generated xparameters.h · current Vitis drivers

1. 문서 범위와 주소 체계

본 문서는 SoC 기반 영상 처리 프레임워크에서 PS 가 직접 접근하는 프로젝트 레벨 Custom IP CSR 와, 통합 시 필요한 주요 AXI IP Base Address 를 정리한다. AMD/Xilinx 표준 AXI DMA/VDMA/VTC 의 내부 Vendor Register 정의는 해당 Product Guide 를 따른다.

1.1 Final Exact-Sync System Memory Map

Block	Base	High	Range	Type	Role
Vision Front-End	0x40000000	0x40000FFF	4 KB	Custom	전처리 설정/상태
OV7670 AXIS	0x40010000	0x4001FFFF	64 KB	Custom	카메라 Capture 제어/상태
Result AXI DMA	0x40400000	0x4040FFFF	64 KB	AMD IP	QRP1 S2MM -> DDR
Image AXI DMA	0x40410000	0x4041FFFF	64 KB	AMD IP	Gray8 S2MM -> DDR
AXI VDMA	0x43000000	0x4300FFFF	64 KB	AMD IP	RGB888 Video S2MM/MM2S
DynClk	0x43C00000	0x43C0FFFF	64 KB	Digilent IP	HDMI Pixel Clock
VTC	0x43C10000	0x43C1FFFF	64 KB	AMD IP	HDMI Video Timing
QR Runtime Exact	0x43C20000	0x43C2FFFF	64 KB	Custom	Exact-Sync CSR / Result / ACK
PS I2C0	0xE0004000	0xE0004FFF	4 KB	PS	OV7670 SCCB via EMIO

Legacy Address Note

기존 qrcode_reader.xsa 에서는 QR Runtime CSR 가 0x40001000 에 존재했다. Exact-Sync 하드웨어에서 Runtime IP 가 0x43C20000 으로 이동했으며, CSR Offset/Bit 계약은 유지되었다. 최종 Vitis 에서는 생성된 xparameters.h 를 우선한다.

1.2 Access 표기

표기	의미
R	Read Only
R/W	Read / Write
W1P	Write 1 -> 1-clock Pulse
R/W1C	Read / Write-1-to-Clear
Reserved	0 으로 쓰고 읽기값에 의존하지 않음

2. QR Runtime Exact CSR

Base Address: 0x43C20000. AXI4-Lite 데이터 폭은 32 bit 이며, 레지스터 Offset 은 0x00~0x3C 구간에 배치된다. 이 블록은 프레임 처리 상태, Result Packet 전송, Gray8 image capture, Exact-Sync 완료/ACK 및 IRQ 상태를 PS 에 제공한다.

Offset	Absolute	Register	Access	Reset / Fixed	Description
0x00	0x43C20000	CONTROL	R/W	0x000000A1*	Persistent 설정 + W1P 제어
0x04	0x43C20004	STATUS	R	Dynamic	Runtime 상태
0x08	0x43C20008	FRAME_ID_SEED	R/W	0x00000000	다음 수락 Frame ID seed
0x0C	0x43C2000C	RESULT_WORDS	R	Dynamic	QRP1 Word 수 [15:0]
0x10	0x43C20010	CANDIDATE_COUNT	R	Dynamic	Candidate 수 [7:0]
0x14	0x43C20014	ERROR_FLAGS	R	Dynamic	QRP1/파이프라인 오류
0x18	0x43C20018	IMAGE_BYTES	R	0x0004B000	307,200 Byte
0x1C	0x43C2001C	IMAGE_FORMAT	R	0x00000001	1 = Gray8
0x20	0x43C20020	FE_CONFIG	R	Dynamic	valid_margin / fe_mode_applied
0x24	0x43C20024	IMAGE_SIZE	R	0x01E00280	{H=480, W=640}
0x28	0x43C20028	IMAGE_STRIDE	R	0x00000280	640 Byte/row
0x2C	0x43C2002C	IRQ_STATUS	R/W1C	0x00000000	IRQ pending latch
0x30	0x43C20030	IRQ_ENABLE	R/W	0x00000000	IRQ mask
0x34	0x43C20034	ACTIVE_FRAME_ID	R	Dynamic	현재 처리 Frame ID
0x38	0x43C20038	DROP_COUNT	R	Dynamic	Frontend drop count [15:0]
0x3C	0x43C2003C	IMAGE_FRAME_ID	R	Dynamic	Gray8 Image Frame ID

* **CONTROL reset:** Exact-Sync RTL v2 기준 0xA1. 단, 최종 소프트웨어는 초기화 중 명시적으로 persistent=0x00 을 기록해 Runtime 을 quiesce 한 뒤 DMA/카메라 준비 후 0xA1 로 활성화한다.

3. CONTROL / STATUS 상세

3.1 CONTROL (Offset 0x00)

Bit	Name	Type	Reset	Meaning
31:8	Reserved	-	0	0 유지
7	AUTO_START_ENABLE	R/W Persistent	1	frame_ready 수신 시 자동 처리 시작 허용
6	FRAME_ACK	W1P	0	Exact-Sync completion pending 상태 ACK/해제
5	IMAGE_CAPTURE_ENABLE	R/W Persistent	1	Gray8 image capture 경로 허용
4	STREAM_START	W1P	0	준비된 QRP1 Result AXI4-Stream 전송 시작
3	ERROR_CLEAR	W1P	0	내부 오류/통계 clear 요청
2	SOFT_RESET	W1P	0	Runtime functional core reset pulse
1	MANUAL_START	W1P	0	수동 processing start 요청
0	ENABLE	R/W Persistent	1	Runtime 동작 허용

CONTROL Write 규칙 - 매우 중요

Pulse bit 만 단독으로 쓰면 Persistent bit 도 함께 0 으로 갱신될 수 있다. 항상 현재 persistent_control 과 pulse bit 를 OR 해서 기록한다. 기본 persistent 값은 0xA1 이다.

Operation	Write Value	Calculation
Persistent Enable	0x000000A1	0x80 0x20 0x01
MANUAL_START	0x000000A3	0xA1 0x02
SOFT_RESET	0x000000A5	0xA1 0x04
ERROR_CLEAR	0x000000A9	0xA1 0x08
STREAM_START	0x000000B1	0xA1 0x10
FRAME_ACK	0x000000E1	0xA1 0x40

3.2 STATUS (Offset 0x04)

Bit	Name	Meaning
31:13	Reserved	0
12	FRAME_COMPLETE_PENDING	Result/Image 완료 결합 후 PS ACK 대기
11	FRAME_ID_PROTOCOL_ERROR	Frame ID 계약 위반
10	IMAGE_OVERFLOW_ERROR	Gray8 image capture overflow
9	FRAME_STUCK	프레임 처리 timeout/stuck 상태
8	IMAGE_TX_DONE	Image AXI4-Stream 전송 완료
7	PACKET_TX_DONE	QRP1 Result 전송 완료
6	FRONTEND_FRAME_READY	Frontend 완료 프레임 보유
5	STREAM_BUSY	QRP1 Result stream 전송 중
4	FEATURE_START_READY	후처리 시작 수락 가능
3	COMBINED_ERROR	Runtime 통합 오류
2	IRQ	(IRQ_STATUS & IRQ_ENABLE) != 0
1	RESULT_READY	QRP1 Result 준비 완료
0	PROCESSING_BUSY	후처리 동작 중

4. IRQ 와 Error Flags

4.1 IRQ_STATUS / IRQ_ENABLE

IRQ 출력은 `|(IRQ\_STATUS \& IRQ\_ENABLE)` 로 생성된다. IRQ_STATUS 는 W1C 이며, 이벤트가 clear 와 같은 cycle 에 다시 발생하면 event set 이 우선한다.

Bit	IRQ Name	Latch Source
7	FRAME_COMPLETE_PENDING	Exact-Sync completion pending rising edge
6	FRAME_ID_PROTOCOL_ERROR	Frame ID protocol error
5	IMAGE_OVERFLOW_ERROR	Image overflow
4	FRAME_STUCK	Frame stuck/timeout
3	COMBINED_ERROR	통합 오류
2	IMAGE_TX_DONE	Gray8 image stream done
1	PACKET_TX_DONE	QRP1 result stream done
0	RESULT_READY	Result ready rising edge

W1C 예시

모든 Runtime IRQ pending 을 지우려면 IRQ_STATUS 에 0x000000FF 를 쓴다. ERROR_CLEAR pulse 는 오류 계열 IRQ_STATUS[6:3]도 함께 정리한다.

4.2 ERROR_FLAGS (Offset 0x14)

Bit	Meaning
0	scan_vcc_error
1	candidate_overnrun_error
2	candidate_drop_error
3	coordinate_error
4	arbiter_protocol_error
5	row_done_overnrun_error
6	event_overflow_error
7	row_order_error
8	event_protocol_error
9	ccl_hit_overflow_error
10	ccl_label_overflow_error
11	ccl_protocol_error
12	property_overflow_error
13	property_protocol_error
14	candidate_buffer_overflow_error
15	packet_protocol_error
31:16	Reserved = 0

5. Image / Frame Contract

5.1 Fixed Gray8 Contract

Register	Value	Meaning
IMAGE_BYTES	307200 / 0x0004B000	640 x 480 x 1 byte
IMAGE_FORMAT	1	Gray8
IMAGE_SIZE	0x01E00280	[31:16]=480, [15:0]=640
IMAGE_STRIDE	640 / 0x00000280	Byte per row

5.2 FE_CONFIG (Offset 0x20)

Bits	Field	Meaning
31:12	Reserved	0
11:6	VALID_MARGIN	전처리 경계 영향 margin; QR profile 검증값 19
5:0	FE_MODE_APPLIED	해당 프레임에 실제 적용된 Front-End mode

5.3 Frame ID Registers

Register	Access	Meaning / Rule
FRAME_ID_SEED	R/W	다음 수락 프레임의 ID seed. Active frame 중 변경은 protocol error 가 될 수 있음.
ACTIVE_FRAME_ID	R	현재 PL Runtime 이 처리 중인 Frame ID.
IMAGE_FRAME_ID	R	Gray8 image stream 에 대응하는 Frame ID. Exact-Sync 확인에 사용.
DROP_COUNT	R	Frontend 에서 수락되지 못한 frame drop count [15:0].

- Frame ID 는 32-bit unsigned 로 자연 wrap 한다.
- 수락 전에 drop 된 frame 은 ID 를 소비하지 않는다.
- 동시에 active frame 은 1 개이며 내부 reorder 를 가정하지 않는다.
- VDMA Frame Store 번호와 PL Frame ID 는 동일한 개념이 아니다.

6. Vision Front-End CSR

Base Address: 0x40000000. 아래 Offset 은 현재 XSA/Custom Driver 에서 확인된 레지스터 구조다. THRESH 와 GEOM 의 상세 bit packing 은 현재 최종 소프트웨어에서 직접 덮어쓰지 않으며, 본 데이터시트에서도 임의 정의하지 않는다.

Offset	Absolute	Register	Access	Description
0x00	0x40000000	CTRL	R/W	Enable / Soft Reset / polarity / status clear 계열 제어
0x04	0x40000004	FE_MODE	R/W	Stage Enable/Bypass 및 profile 선택. QR 검증값 0x3D
0x08	0x40000008	THRESH	R/W	Global/Adaptive Threshold 파라미터 - bit packing 은 driver 기준
0x0C	0x4000000C	GEOM	R/W	Width/Height geometry - bit packing 은 driver 기준
0x10	0x40000010	STATUS	R	Busy / Ready / Drop / Error 상태
0x14	0x40000014	FRAME_CNT	R	Frontend frame counter
0x18	0x40000018	FE_META	R	mode_applied / valid_margin metadata
0x1C	0x4000001C	VERSION	R	Expected 0x00010000

현재 QR Front-End Profile

검증된 FE_MODE = 0x0000003D, VALID_MARGIN = 19. Pipeline 구성은 Gray/Gaussian/Adaptive Threshold/Closing 중심이며 Sobel 은 bypass profile 로 사용했다.

7. OV7670 AXIS CSR

Base Address: 0x40010000. 카메라 픽셀 스트림 Capture Enable 과 통계 clear, raw status 를 제공한다.

Offset	Absolute	Register	Access	Description
0x00	0x40010000	CONTROL	R/W	bit0 CAPTURE_EN, bit1 STAT_CLEAR pulse
0x04	0x40010004	CAM_STATUS	R	Camera frame/line diagnostic raw word
0x08	0x40010008	FIFO_STATUS	R	Capture FIFO diagnostic raw word
0x0C	0x4001000C	IP_VERSION	R	Expected 0x00010000

7.1 CONTROL Bits

Bit	Name	Type	Meaning
31:2	Reserved	-	0 유지
1	STAT_CLEAR	W1P	상태/통계 clear. Driver 는 CAPTURE_EN 상태를 보존하며 pulse
0	CAPTURE_EN	R/W	1=AXI4-Stream camera capture enable, 0=disable

Bring-up 규칙

ARM/PS 소프트웨어 재시작만으로 PL AXI-Lite 레지스터가 반드시 초기화된다고 가정하지 않는다. 시작 시 CONTROL bit0 를 명시적으로 0 으로 만든 뒤 DMA/Frontend 준비가 끝난 후 capture 를 켜다.

8. 권장 Programming Sequence

8.1 System Initialization

1. OV7670 AXIS CONTROL.CAPTURE_EN = 0 으로 강제해 카메라 producer 를 정지한다.
2. Vision Front-End 를 probe 한 뒤 quiesce 하고 FE_MODE/필요 파라미터를 설정한다.
3. Runtime CONTROL persistent = 0x00 으로 두고 ERROR_CLEAR 를 pulse 한 뒤 IRQ_STATUS=0xFF W1C 한다.
4. Video VDMA / HDMI 와 Result DMA, Image DMA 를 초기화한다.
5. 첫 Gray8 Image DMA S2MM 을 307200 Byte 로 Arm 한다.
6. OV7670 SCCB 설정과 sensor probe 를 완료한다.
7. Vision Front-End 를 enable 한다.
8. Runtime persistent = 0xA1 로 기록한다.
9. OV7670 AXIS CAPTURE_EN = 1 로 설정해 프레임 입력을 시작한다.

8.2 Frame Runtime - Exact-Sync

1. STATUS.RESULT_READY = 1 을 기다린다.
2. RESULT_WORDS 를 읽고 Result DMA S2MM 을 먼저 Arm 한다.
3. CONTROL = persistent | STREAM_START 를 기록한다. 기본 persistent 가 0xA1 이면 write 값은 0xB1 이다.
4. Result DMA / Image DMA 완료를 확인하고 cache invalidate 한다.
5. 카메라 AXIS 를 일시 정지한 뒤 PS 에서 Gray8 QR decode 와 HDMI UI overlay 를 수행한다.
6. STATUS.FRAME_COMPLETE_PENDING = 1 을 확인한다.
7. CONTROL = persistent | FRAME_ACK 를 기록한다. 기본값 기준 0xE1 이다.
8. FRAME_COMPLETE_PENDING, FRONTEND_FRAME_READY, RESULT_READY 가 모두 clear 되는 것을 확인한다.
9. CONTROL = persistent | ERROR_CLEAR(0xA9)로 다음 프레임 전에 sticky diagnostic 을 정리한다.
10. 다음 Image DMA 를 Arm 한 뒤 카메라 AXIS 를 다시 enable 한다.

필수 순서

Result 전송은 반드시 "DMA S2MM Arm -> STREAM_START" 순서를 지킨다. 반대 순서에서는 stream data 손실 또는 packet protocol error 가 발생할 수 있다.

9. Vitis MMIO 사용 예

9.1 Runtime Persistent + Pulse

```
qr_csr_t csr;

qr_csr_init(&csr, XPAR_QR_RUNTIME_EXACT_0_BASEADDR);

/* Quiesce during bring-up */
qr_csr_set_persistent(&csr, 0x00000000U);
qr_csr_pulse(&csr, QR_CTRL_ERROR_CLEAR);
qr_csr_clear_irq(&csr, QR_IRQ_ALL);

/* Enable normal runtime */
qr_csr_set_persistent(&csr, QR_CTRL_PERSISTENT_DEFAULT); /* 0xA1 */

/* Example: Start QRP1 stream while preserving 0xA1 */
qr_csr_pulse(&csr, QR_CTRL_STREAM_START);          /* write 0xB1 */
```

9.2 STATUS Polling

```
u32 status;

do {
    status = qr_csr_read(&csr, QR_CSR_STATUS);
} while ((status & QR_STATUS_RESULT_READY) == 0U);

if ((status & QR_STATUS_COMBINED_ERROR) != 0U) {
    u32 err = qr_csr_read(&csr, QR_CSR_ERROR_FLAGS);
    /* log / recover */
}
```

9.3 Exact-Sync Frame ACK

```
while ((qr_csr_read(&csr, QR_CSR_STATUS) &
        QR_STATUS_FRAME_COMPLETE_PENDING) == 0U) {
    /* wait */
}

qr_csr_pulse(&csr, QR_CTRL_FRAME_ACK); /* persistent 0xA1 -> write 0xE1 */
```

10. Acceptance Checklist

Check	Expected	Pass Condition
Runtime Base	0x43C20000	생성 xparameters.h 와 일치
Image DMA Base	0x40410000	S2MM enabled
Result DMA Base	0x40400000	S2MM enabled
CONTROL persistent	0x000000A1	Enable + Image Capture + Auto Start
IMAGE_BYTES	307200	640x480 Gray8
IMAGE_FORMAT	1	Gray8
IMAGE_SIZE	0x01E00280	480 x 640
IMAGE_STRIDE	640	Byte/row
Frontend VERSION	0x00010000	probe PASS
OV7670 AXIS VERSION	0x00010000	probe PASS
IRQ_STATUS clear	0x000000FF W1C	pending 0 확인
Frame completion	FRAME_COMPLETE_PENDING -> FRAME_ACK	다음 frame re-arm 확인

10.1 Source Files

- qr_csr.h - 최종 Vitis Runtime CSR driver contract
- qr_runtime_csr_core_exact_v2.v - Exact-Sync CSR reset/read/write/IRQ semantics
- qr_runtime_exact_wrapper_v1.v - FRAME_COMPLETE_PENDING / FRAME_ACK lifecycle
- generated xparameters.h - Final Exact-Sync physical base addresses
- vision_frontend driver / XSA hardware report - Front-End register offsets
- ov7670_axis_ctrl.c - Camera AXIS control/status offsets and CONTROL semantics

문서 사용 시 주의

이 문서는 프로젝트의 Custom IP CSR 계약을 고정하기 위한 문서다. AXI DMA, AXI VDMA, VTC, Zynq PS I2C 의 내부 레지스터 비트는 AMD/Xilinx 공식 Product Guide/BSP Driver 정의를 사용하고, 본 문서의 Base Address 와 결합해 접근한다.